JPS6151831A - ガラス封止ダイオ−ド装置 - Google Patents

ガラス封止ダイオ−ド装置

Info

Publication number
JPS6151831A
JPS6151831A JP59173738A JP17373884A JPS6151831A JP S6151831 A JPS6151831 A JP S6151831A JP 59173738 A JP59173738 A JP 59173738A JP 17373884 A JP17373884 A JP 17373884A JP S6151831 A JPS6151831 A JP S6151831A
Authority
JP
Japan
Prior art keywords
wafer
diode
diode device
sealed
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59173738A
Other languages
English (en)
Inventor
Noboru Yamamoto
昇 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59173738A priority Critical patent/JPS6151831A/ja
Publication of JPS6151831A publication Critical patent/JPS6151831A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野1 本発明は、特に高耐圧ダイオードを構成するガラス封止
ダイオード装置に関するものである。
[発明の従来技術] ガラス封止ダイオード装置は、一般的には第4図のよう
にJiIff成されている。すなわち、半導体ダイオー
ド索子41の主表面部を、たとえば二酸化シリコンから
成る第1の絶縁体膜12て被覆し、ざらにその上に、プ
ラズマ窒化膜のパッシベーション膜等による第2の絶縁
体[!413を積層する。そして、この第1および第2
の絶縁体膜12.13に対して、上記ダイオード素子4
1の電極部の位置に、開孔を設け、その間孔部に金属電
極14を形成している。
そして、この半導体素子41を、主にガラスで形成され
た外囲器15内に、1対の導電性リード16.17で挟
み込むように封止設定する。この際、上記素子41の金
属電極14と上部導電性リード11との間は、適宜半田
によって接続している。
ここで、上記ダイオード素子表面の第1 J5よび第2
の絶縁体膜12.13は、半導体ウェハが未切断の段階
で、19故の素子に共通に形成される。そして、ウェハ
上に各ダイオード素子が完成した後、ダイシンクを行な
って各素子単位を得るのである。
したがって、この分断された各ダイオード素子の側面は
露出している。
[従来技1イ、iの問題点] 上記の従来のダイオード装置は、第4図に示した第1お
にひ第2の絶縁体股下の半導体層のエツジ部分すなわち
矢印Aで示した部分と、外囲器15の上部導電性リード
17との間に放電が生じやすい点に問題がある。放電は
、両(阪の間隔H1)が大きいほど生じにくくなるが、
通常、このエツジ部分と上部導電性リードとの間隔Hb
は約50μmである。
[発明が解決しようとする問題点] 本発明は上記の問題点を鑑みてなされたもので、高電圧
が印加された場合であっても、半導体層のエツジ部分と
上部導電性リードとの間に放電が生じにくいガラス封止
ダイオード装置を提供することを目的としている。
[問題点を解決するための手段] すなわち、本発明に係るダイオード装置は、未切断のウ
ェハに対してウェハ切断弁1’lfi 42に沿った溝
を形成し、この溝表面を含めてウェハ表面に絶縁体膜を
形成する。そして、ウェハ上にFl数のダイオード素子
が完成した後、先の切断線にしたがって各素子を切り離
して、側面にも絶縁体膜が形成されたダイオード素子を
得て、これをガラス外囲器内に封止して構成される。
[作用] 放電を生じにくくするためには、放電開始電圧を上げる
ことが必要である。そして放電開始電圧を上げる方法に
は、パッシェンの法則として知られているように、外囲
器内の気体の圧力を極端に上げるかまた極端に下げる方
法と、放電が生じる電Iとなる2つの物体間の距離をよ
り大きくする方法とがある。前者の方法を採る場合には
、気体の圧力を設定する必要があるため組立て装置が複
雑になり、ダイオード装置の大坦生産には適当ではない
。そこで、ここでは後者の方法を採用し、ダイオード素
子の側面に絶縁体膜を形成して、カラス封止ダイオード
素子において一般に放電が生じゃすい2物体の間隔、ず
なわち素子のエツジと外囲器の上部導電性リードとの間
隔を従来の装aよりも大−きくしている。
[発明の実施例] 以下、図面を参照して本発明の一実施例を説明する。第
1図が、そのガラス封止ダイオード装置の断面溝造を示
す図であるが、ここでは、説明の便宜上、製造工程にし
たがい第2図より説明を始める。まず、シリコンウェハ
20の主表面部分に、不純物拡散層(N領域)18を形
成する。そして、通常の製造工程に入る前に、第2図に
拡大して示したように、シリコンウェハ20のウェハ切
断分離線21部分にエツチングを施して、切断分離幅2
2より広い満23を形成する。この溝の深さはたとえば
40μmである。また、エツチングの方法は、化学的、
機械的、放電励起化学的方法等である。この溝23の形
状は、任意にできるものであるが、たとえば、第3図に
示したようなくさび形にしてもよい。
このように満23を形成した後、この満23の表面を含
めてウェハ20の表面に対して、熱酸化法等により酸化
物11124を形成する。
このウェハ20に対して、以下、通常の方法によって各
種処理を施してダイオードを形成する。まず、第2図に
示した上記酸化物膜24を、写衰蝕刻法により、第1因
に示した素子のP′領領域5形成予定部分だけエッチオ
フする。そこへCVD法、熱拡散法によってP型物質を
導入してP+領域25を形成する。次に、このP2領域
25より外側を写真蝕刻法でエッチオフし、そこにチャ
ネルストッパとなるN+領域26を形成する。この領域
の形成も、CVD法、熱拡散法である。なお、図面には
、酸化物膜24.およびP”領域25の形成に使用、し
たc v o 膜、およびN”Jjiii!26の形成
に使用したCVD膜等、複数の絶縁体膜を合わせたもの
を、第1の絶縁体膜12として示しである。
ざらに、この第1の絶縁体膜12の全体を、第2の絶縁
体膜13で覆う。この第2の絶縁体膜13は、プラズマ
窒化膜や高濃度のPSG膜等で形成されるパッシベーシ
ョン膜である。
次に、上記P+領域25の電極取り出し部分が露出する
ように、第1および第2の絶縁体膜12.13をエッヂ
オフする。このエッチオフには、ドライエツチング法、
写真蝕刻法等を用いる。そして、ここに金合金等を蒸着
して、金属電極14を形成する。さらに、この金属電極
14の上に、銀の通電メツキ法により突起電極28を形
成する。
一方、裏面には、金合金および銀の連続蒸着により厚さ
60〜180μmのラッピングを行ない、裏面電極21
を形成する。
このようにして複数のダイオードが形成されたウェハを
、前記のウェハ切断分離線21にしたがって切断分離幅
22をもって切断し、ダイオード素子11を得る。
R後に、このダイオード素子11を、主にガラスで形成
された外囲器15中に封止し、裏面電極28を下部導電
性リード16に接続し、突起電極28を上部導電性リー
ド17に接続して、ガラス封止ダイオード装置を形成す
る− すなわち、このガラス封止ダイオード装置の製造中、未
切断のウェハ20に溝23を形成し、その溝表面に酸化
物膜24を形成したので、第1図に間隔Haで示したよ
うに、ダイオード素子11のエツジ部分と外囲器の上部
導電性リードとの距離を大ぎくすることができた。
なお、上記実施例のダイオード装置では、ダイオード素
子11の主表面と側面(溝の表面)とを第1および第2
の絶縁体膜12.13で被覆したが、これらの表面は、
少なくとも一枚の絶縁体膜で被区されていれ(Jよい。
また、ウェハ切断弁1iilt線21部分に対する!i
+723の形成と絶縁体膜の形成とは、上記のダイオー
ド素子製造の途中に行なうこともできる。
[発明の効果] このように、本発明に係るガラス封止ダイオード装置の
ダイオード素子は、素子の主表面の他に、側面にも絶縁
体膜が形成されている。したがって、このダイオード素
子を外囲器中に封止すると、外囲器の上部導電性リード
表面と、素子の半導体層のエツジ部との間隔(上記実施
例ではHaで示された間隔)が、゛従来のダイオード装
置におけるその間隔(第4図の間隔Hb)よりも大きく
なる。
その結果、放電電圧が大きい、すなわち放電が生じにく
いガラス封止ダイオード装置を得ることができる。
【図面の簡単な説明】
第1図は本発明の一実施例に係るガラス封止ダイオード
装置の断面を示ず図、第2図および第3図はそれぞれ上
記ダイオード装置の切断分離線に対応する部分を拡大し
て示す図、第1[図は従来のダイオード装置の断面を示
す図である。 11・・・ダイオード素子、12.13・・・絶縁体膜
、14・・・金fX電(距、15・・・外囲器、16・
・・下部導電性リード、17・・・上部導電性リード、
18・・・N領域、20・・・シリコンウェハ、21・
・・ウェハ切断分離線、22・・・切断分離幅、23・
・・溝、24・・・酸化物膜、25・・・P’領領域2
6・・・N十領域、27・・・裏面電極、28・・・突
起電極。 出願人代理人 弁理士 鈴江武彦 第1図 第2図      第3図

Claims (1)

    【特許請求の範囲】
  1. ダイオードを構成する半導体素子の切断分離線に対応し
    て溝を形成した後、この溝部分を含む上記半導体素子の
    主表面に対して電極取り出し部分を除いて絶縁体膜を形
    成して成り、この半導体素子を、1対の導電性リードが
    対向設定されているガラス外囲器内に封止したことを特
    徴とするガラス封止ダイオード装置。
JP59173738A 1984-08-21 1984-08-21 ガラス封止ダイオ−ド装置 Pending JPS6151831A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59173738A JPS6151831A (ja) 1984-08-21 1984-08-21 ガラス封止ダイオ−ド装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59173738A JPS6151831A (ja) 1984-08-21 1984-08-21 ガラス封止ダイオ−ド装置

Publications (1)

Publication Number Publication Date
JPS6151831A true JPS6151831A (ja) 1986-03-14

Family

ID=15966209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59173738A Pending JPS6151831A (ja) 1984-08-21 1984-08-21 ガラス封止ダイオ−ド装置

Country Status (1)

Country Link
JP (1) JPS6151831A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02185110A (ja) * 1989-01-12 1990-07-19 Nippon Telegr & Teleph Corp <Ntt> インタフェース回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02185110A (ja) * 1989-01-12 1990-07-19 Nippon Telegr & Teleph Corp <Ntt> インタフェース回路

Similar Documents

Publication Publication Date Title
JPH058591B2 (ja)
JPWO2017168733A1 (ja) 半導体装置の製造方法及び半導体装置
JPH051623B2 (ja)
KR860003109A (ko) 실리콘 노즐 및 그 제조방법
JPS6151831A (ja) ガラス封止ダイオ−ド装置
JPS59213145A (ja) 半導体装置及びその製造方法
JP2542718B2 (ja) Dhd型ダイオ―ドの製造方法
JPH05259274A (ja) 半導体装置及びその製造方法
JPS613431A (ja) 多層配線を有する半導体装置およびその製造方法
JPH08124879A (ja) メサ型半導体装置の製造方法
JPS61253830A (ja) 半導体装置の製造方法
JPS62181436A (ja) 半導体装置
JP3049703B2 (ja) プレーナ型半導体素子およびその製造方法
JPS60130163A (ja) 半導体集積回路
JPS61287120A (ja) 半導体装置の製造方法
JPH03125469A (ja) Mimキャパシタの構造
JPS63138771A (ja) シヨツトキバリア形半導体装置およびその製造方法
JPS60160120A (ja) 半導体素子用電極の形成方法
JP2021141090A (ja) 縦型化合物半導体デバイスの製造方法
JPH0521374A (ja) 半導体装置およびその製造方法
JPH05206264A (ja) 半導体基板におけるガードリング領域の形成方法
JPS59100563A (ja) メサ型半導体装置の製造方法
JPS6118350B2 (ja)
JPS61253829A (ja) 半導体装置の製造方法
JPH08316255A (ja) 圧接平型半導体装置およびその製造方法