JPS6151279A - パタ−ン認識装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパターンマツチング法を用いたパターン認識装
置、特に類似パターンに対する誤認識を低減させたパタ
ーン認識装置に関する。

〔従来の技術〕

前述のパターンマツチング法では、基準パターンを記憶
した辞書メモリをあらかじめ用意しておき、被認識パタ
ーンと辞書パターンとを比較してパターン認識を行なう
。かかるパターンマツチング法では、類似パターン（例
えばアルファベントのＯとＣ）の誤認識をすることがあ
る。この誤認へ織の防止対策としては、パターンの特徴
部分を強調する重み付は法があるが、この方法にも後述
する様な問題点がある。

〔発明が解決しようとする問題点〕

すなわち、類似パターンの誤認識を防ぐために重み付は
法を採用すると、辞書として特徴パターン部分を格納す
る必要があるため、辞書のメモリ容量が大きくなり、ま
た正しい文字に対する認識率が低下するという問題点が
生ず、る。

〔問題点を解決するための手段〕

本発明は上述の問題点を撮像系と、撮像系からのアナロ
グ映像信号をデジタル化するＡ／Ｄ変換回路と、該デジ
タル信号を格納するフレームメモリと、該フレームメモ
リ内に格納された被認識パターンとあらかじめ作成した
辞書メモリ内の辞書パターンとを重ね合わせ両者の不一
致ビットを計数するパターンマツチング回路ζ焚書パタ
ーンと被認識パターンとを重ね合わせることによって得
られる両者の不一致パターンの局所的パターン密度を計
数する局所密度計数回路と、該局所密度の最大値と該不
一致ビット数を用いて辞書と被認識パターンとの整合を
判断する判定回路とを備えたことを特徴とするパターン
認識装置によって解決するものである。

〔作用〕

すなわち、本発明ではデジタル化され、フレームメモリ
に格納された被認識パターンと、辞書パターンとをパタ
ーンマツチング回路で重ね合わせるに際して、攬単に両
者の不一致ビット数を計数１１　　　　　　　　　　す
るだけでなく、不一致パターンの局所的パターン密度を
局所密度計数回路で計数する。そして辞書パターンと被
認識パターンとの整合性は、前記パターンマツチング回
路の出力と前記局所密度計数回路の出力とを併用して判
定することによって、従来弁別しにくかったｒＯＪ、ｒ
ＣＪの様な文字も高い認識率で認識できる様にしたもの
である。

〔実施例〕

以下、図を用いて本発明の一実施例を詳細に説明する。

第１図は、本発明にかかるパターン認識装置のプロンク
図である。図中、１は被認識パターン、２は撮像系、３
は２値化回路、４はフレームメモリ、５はパターンマツ
チング回路、６は辞書メモリ、７は制御系、８は局所密
度計数回路。

９は判定回路である。゛ 以下、第Ｆ図のパターン認識装置の動作について説明す
る。

文字などの被認識パターン１は、撮像系２で撮像される
。撮像系２から出力されるアナログ映像信号ａは２値化
回路３で２値化され、２値化映像信号すは２次元フレー
ムメモリ４に一旦格納される。一方、辞書メモリ６には
基準となる辞書パターンがあらかじめ多数格納されてい
る。前記フレームメモリ４に格納された被認識パターン
ｊと、辞書パターンｉはパターンマツチング回路５で電
気的に重ね合わせられて比較される。パターンマツチン
グ回路は両者の不一致ビット数を計数し不一致度Ｃを出
力する。また、パターンマツチング回路５は、被認識パ
ターンｊと辞書パターンｉとを重ね合わせて比較するこ
とによって得られるビット単位で一致、不一致を示すパ
ターンを、例えば３ｂｉｔＸ３ｂｉｔのサブマトリクス
に分割し、局所パターンｆとして局所密度計数回路８へ
入力する。前記サブマトリクスを模式的に示したのが第
２図である。同図においてＸ印で示すのが不一致ビット
であり、実線はサブマトリクスの境界を示している。局
所密度計数回路８へはサブマトリクス単位で局所パター
ンｆが順次入力され、第２図にＦで示すようにサブマト
リクス中の全ビットが不一致である局所パターンの数が
計数される。

同図中ではかかる局所パターンが３個存在している。

判定回路９は不一致度Ｃ及び密度計数値ｇに基いて判定
を行なう。以下、その判定動作につき説明する。

第３図は本発明に於ける判定動作を説明するための図で
あり、ｔａｌ−は辞書パターン（アルファベントの「０
」）を示す図、（ｂ）は被認識パターンがアルファベッ
ト「０」である場合の不一致ビ・ノドの分布を示す図、
（Ｃ）は被認識パターンがアルファベットｒＣＪである
場合の不一致ビットの分布を示す図である。尚、図、黒
点が不一致ビットを示す。

同時かられかる様に不一致ビット数が近似していても、
実際に辞書パターンと被認識パターンが相違する場合に
は、局所的に不一致ビットが集中する領域が生ずる。本
発明は、この点を利用したもので２局所的に不一致ビッ
トが集中している場合には、そのときの辞書パターンは
被認識パターンと不一致であると判定するものである。

すなわち、不一致ビット数をＡ、第２図に於いて下で示
した様な全ビットが不一致であるサブマトリクスの数を
８９判定基準をＳとしたときに、下式を満たす場合には
そのときの辞書パターンｉは被認識パターンと等しくな
いと判定するのである。

Ａ＋ｎＢ≧Ｓ（ｎ：係数） たとえば、第３図（ｂ）の場合にはＢ＝Ｏ，（Ｃ）の場
合にはＢ≧１となる。従って、単に不一致ビ・７ト数だ
けでは判定しにくい文字でも容易に認識することができ
る。

この様にして得られた判定結果りは制御系７へ送られる
。制御系７は、辞書パターンが被認識パターンと等しい
と判定されれば認識結果出力ｅを発生し、そうでなけれ
ば辞書メモリ６に対して次の辞書パターンを出力する様
に辞書指示ｄを出力する。

第４図は前述の判定回路の一例を示すブロック図である
。図中、１０は重ね合わせた回路、１１は不一致ドツト
計数回路、１２はアンドゲート１３ばカウンタ、　　Ｓ
＋　　〜Ｓ３　はそれぞれシフトレジスタ、Ｌ＋　〜Ｌ
９　シフトレジスタの各段の出力。

）　　　　　オアい０．ｊ７゜よ、３よ。ウッ、１７ケ
８．〜８３を使い、このシフトレジスタに３Ｘ３　ｂ　
ｉ　ｔのサブマトリクスのデータを順次ロードする。サ
ブマトリクスのデータがロードされると、シフトレジス
タの各段の出力Ｌ１　〜Ｌ９　はアンドゲート１２へ入
力され、サブマトリクス内の全ビットが不一致であれば
、アンドゲート１２の出力を受けてカウンタ１３がカウ
ントアツプする様になっている。

尚、上述の実施例ではシフトレジスタを使用しているが
、不一致ビットの分布の粗密の弁別はこれに限らず、フ
ーリエ変換による画像変換（空間周波数画像）後に周波
数フィルターをかけてもよい。

〔発明の効果〕

以上、説明した様に本発明によれば重み付は法の様に大
容量の辞書を用意しなくても、従来法では弁別しにくか
ったｒＯ」、ｒｃ」の様な文字も高い認識率で認識でき
る。

【図面の簡単な説明】

第１図は本発明にかかるパターン認識装置のブロック図
、第２図はサブマトリクスを示す図、第３は本発明にか
かる判定動作を説明するための図であり、（ａ）は辞書
パターンを示す図、（ｂ）はアルファヘット「０」と比
較した場合の不一致ビットの分布を示す図、（Ｃ）はア
ルファベット「Ｃ」と比較した場合の不一致ビットの分
布を示す図、第４図は本発明に於ける判定回路の一例を
示すブロック図である。 １−−一一−−−被認識パターン、　　２−−−−−一
撮像系、３−−−２値化回路、　　４−−−−−−フレ
ームメモリ、５−°−パターンマツチング回路、　　６
−−−−−一辞書メモリ、７　・−−−ｍ−制御系、　
　８　−−−−−一局所密度計数回路、　　９−−−−
一判定回路、１（１−一一一・−重ね合せ回路。 １１　−−−−−一不一致ビット計数回路、　　１２−
−−−−アンドゲート、　　１３−−−−−一カウンタ
、ＳＬ　−３３−−−−−シフトレジスタ 第１図 箔　２　図 第３図 （（Ｌ） （ｂン　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　（Ｃ）第４　図

Claims (1)

【特許請求の範囲】
1. 撮像系と、撮像系からのアナログ映像信号をデジタル化
   するＡ／Ｄ変換回路と、該デジタル信号を格納するフレ
   ームメモリと、該フレームメモリ内に格納された被認識
   パターンとあらかじめ作成した辞書メモリ内の辞書パタ
   ーンとを重ね合わせ両者の不一致ビット数を計数するパ
   ターンマッチング回路と、辞書パターンと被認識パター
   ンとを重ね合わせることによって得られる両者の不一致
   パターンの局所的パターン密度を計数する局所密度計数
   回路と、該局所密度の最大値と該不一致ビット数を用い
   て辞書と被認識パターンとの整合を判断する判定回路と
   を備えたことを特徴とするパターン認識装置。