JPS6149260A - Channel processing device - Google Patents

Channel processing device

Info

Publication number
JPS6149260A
JPS6149260A JP59171146A JP17114684A JPS6149260A JP S6149260 A JPS6149260 A JP S6149260A JP 59171146 A JP59171146 A JP 59171146A JP 17114684 A JP17114684 A JP 17114684A JP S6149260 A JPS6149260 A JP S6149260A
Authority
JP
Japan
Prior art keywords
processing device
channel processing
service processor
processor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59171146A
Other languages
Japanese (ja)
Other versions
JPH0363098B2 (en
Inventor
Jitsuo Masuda
増田 実夫
Nobuyuki Kikuchi
菊池 伸行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59171146A priority Critical patent/JPS6149260A/en
Publication of JPS6149260A publication Critical patent/JPS6149260A/en
Publication of JPH0363098B2 publication Critical patent/JPH0363098B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To minimize a constraint on control of a channel processing device by a service processor by generating an interruption request signal to the channel processing device in accordance with a special command which a service processor issues. CONSTITUTION:An interruption control circuit 23 to generate interruption is located at a processor 10, and program execution of the processor 10 is interrupted by one of various kinds of interruption request signals 24 generated with an event detected at other part of a channel processing device 3 as a factor. A command processing circuit 27 outputs the interruption request signal on a signal line 25 by receiving a special command. When the processor 10 detects that interruption occurs and it is a request on the signal line 25, reads the contents of a designating information register 29 and preserves at a suitable register or memory, etc. The processor 10, immediately after that, returns to interrupted processing and after the processing, the processing such as a test is started in accordance with indicated information.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理システムのチャネル処理装置に係り、
特にサービスプロセッサがチャネル処理装置に発する各
種指令を受信するための制御方式に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a channel processing device for an information processing system,
In particular, the present invention relates to a control method for receiving various commands issued by a service processor to a channel processing device.

中規模以上の情報処理システムにおいては、各種構成装
置の監視、試験、初期設定等を制御するために、それら
の装置を制御するサービスプロセッサを設けることが多
い。
In medium-sized or larger information processing systems, a service processor is often provided to control the monitoring, testing, initial setting, etc. of various component devices.

〔従来の技術〕[Conventional technology]

第3図はサービスプロセッサを有する情報処理システム
の構成の一例を示す図である。この例では、2台の中央
処理装置1、主記憶装置2、チャネル処理装置3が制御
装置4に接続されて、制御装置4によりそれらの装置間
相互の通信を制御することにより、1つの情報処理シス
テムを1)ケ成している。
FIG. 3 is a diagram showing an example of the configuration of an information processing system having a service processor. In this example, two central processing units 1, a main storage device 2, and a channel processing device 3 are connected to a control device 4, and the control device 4 controls mutual communication between these devices, so that one piece of information can be stored. The processing system is: 1) constructed;

サービスプロセッサ5はシステム内の前記のような各装
置の、初期化、リセット、障害等の情報記録、状態監視
等の処理を行うために設けられ、制御装置4に接続して
共通のインタフェースによって各装置との通信を可能と
すると共に、破線によって概念的に示すように、対象の
装置ごとの専用インクフェースを設けて、サービスプロ
セッサ5が各装置1.2.3等を直接に制御することを
可能としている。
The service processor 5 is provided to initialize, reset, record information such as failures, and monitor the status of each of the above-mentioned devices in the system, and is connected to the control device 4 to control each device through a common interface. In addition to enabling communication with the devices, a dedicated ink face is provided for each target device, as conceptually shown by the broken line, so that the service processor 5 can directly control each device 1, 2, 3, etc. It is possible.

第4図はこのようなチャネル処理装置3における専用イ
ンタフェースの一構成例である。    。
FIG. 4 shows an example of a configuration of a dedicated interface in such a channel processing device 3. .

プロセッサ10はチャネル処理装置3全般の制御論理を
実行するプロセッサであって、信号線1).12によっ
て制御装置4と接続し、主として中央処理装置1と制御
情報を授受して、指定された入出力処理を実行する。
The processor 10 is a processor that executes the overall control logic of the channel processing device 3, and is connected to the signal lines 1). 12, it is connected to the control device 4, mainly exchanges control information with the central processing device 1, and executes specified input/output processing.

サービスプロセッサ5は信号線15.16によって、チ
ャネル処理装置3のコマンド処理回路17と接続する。
The service processor 5 is connected to the command processing circuit 17 of the channel processing device 3 by signal lines 15, 16.

コマンド処理回路17はサービスプロセッサ5からのコ
マンド情報を受信すると、プロセッサ10の内部レジス
タ等に接続する一群の信号綿18の所要の信号線に信号
を出力して、該内部レジスタ等の強制的な設定、あるい
は信号線19への読出し等を行う。
When the command processing circuit 17 receives command information from the service processor 5, it outputs a signal to a required signal line of a group of signal wires 18 connected to the internal registers, etc. of the processor 10, and forcibly controls the internal registers, etc. Setting or reading to the signal line 19 is performed.

信号線19へ読み出した信号はコマンド処理回路17が
サービスプロセッサ5へ中継する。
The command processing circuit 17 relays the signal read to the signal line 19 to the service processor 5.

このような専用のインクフェースを使用することによっ
て、サービスプロセッサ5は相手の装置例えば中央処理
装置1の内部レジスタの内容を直接読み取り、あるいは
内部レジスタに所要の値を強制的に設定したりすること
ができ、それによって該装置のきめ細かな試験等を可能
とするように構成されている。
By using such a dedicated ink face, the service processor 5 can directly read the contents of the internal registers of the other device, for example, the central processing unit 1, or forcefully set a required value in the internal registers. It is configured to enable detailed testing of the device.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、このような直接制御の方法によれば、この制御
の行われている間は、相手装置では一般に本来のり1作
が中断される。このために、チャネル処理装置3のよう
に、入出力装置のデータ転送等の動作に実時間で同期し
て処理しなければ、データの消失等の不都合を生じる可
能性のある装置については、サービスプロセッサ5から
の直接的な制御の方法を利用できる場合が非常に制限さ
れる。
However, according to such a direct control method, while this control is being performed, the original glue operation is generally interrupted in the partner device. For this reason, for devices such as the channel processing device 3, which may cause problems such as data loss if processing is not performed in real-time synchronization with operations such as data transfer of input/output devices, service There are very limited cases where direct control from the processor 5 can be used.

又、直接的制御を行う場合には、チャネル処理装置5等
の内部の構成等をすべて認識して、サービスプロセッサ
3からの制′41■を構成することが当然必要であるの
で、装置が複雑化するに従いサービスプロセッサ3の制
御機能構成上の困難性が次第に増加している。
In addition, in the case of direct control, it is naturally necessary to recognize all the internal configurations of the channel processing device 5, etc., and configure the control from the service processor 3, which reduces the complexity of the device. The difficulty in configuring the control functions of the service processor 3 is gradually increasing.

このような状況から、特にチャネル処理装置3のように
実時間性の強い装置に対して、従来サービスプロセッサ
からの適切な制御方式が無いという問題があった。
Under such circumstances, there has been a problem in that there is no appropriate control method from the conventional service processor, particularly for devices with strong real-time characteristics such as the channel processing device 3.

〔問題点を解決するための手段〕[Means for solving problems]

前記の問題点は、サービスプロセッサからチャネル処理
装置に対して指令信号を転送するに際して、該サービス
プロセッサの発行する特定のコマンドに従って、該チャ
ネル処理装置に割込み要求信号を発生する手段、及び該
割込み要求を受信することによって起動され、上記サー
ビスプロセッサからの指令情報を受信する手段により構
成される木筆1の発明のチャネル処理装置によって解決
される。
The above problem is that when a command signal is transferred from a service processor to a channel processing device, there is a means for generating an interrupt request signal to the channel processing device according to a specific command issued by the service processor, and a means for generating an interrupt request signal to the channel processing device. The problem is solved by the channel processing device of the invention of Mokushi 1, which is activated by receiving the service processor and includes means for receiving command information from the service processor.

このような構成において、該チャネル処理装置がすべて
の割込み要求信号を受け付けない所定の状態にある場合
には、上記特定のコマンドにより発生される信号によっ
て、該状態を割込み信号を受付可能な状態に変更するよ
うに構成された木筆2の発明のチャネル処理装置によっ
て、従来の問題点は更に十分な解決を得ることができる
In such a configuration, if the channel processing device is in a predetermined state in which it does not accept any interrupt request signals, the signal generated by the above-mentioned specific command changes the state to a state in which it can accept interrupt signals. By means of the channel processing device of the invention of Woodbrush 2, which is configured to be modified, the problems of the prior art can be more satisfactorily solved.

〔作用〕[Effect]

即ち、サービスプロセッサ5とチャネル処理装置3との
インタフェースとして、チャネル処理装置3の割込み機
構を利用してサービスプロセッサ5の発する特定のコマ
ンドによって、チャコ2ル処理装置3に割込みを発生す
るようにする。
That is, as an interface between the service processor 5 and the channel processing device 3, the interrupt mechanism of the channel processing device 3 is used to generate an interrupt in the channel processing device 3 in response to a specific command issued by the service processor 5. .

又、この割込みを受け付けたとき、チャネル処理装置3
は別のインタフェースにより、サービスプロセンサ5か
らの指令情報を受信するようにし、この指令を解読して
所定の試験等の処理を実行する(恣4I′、7をチャネ
ル処理装置3自身で持つようにする。
Also, when this interrupt is accepted, the channel processing device 3
receives command information from the service processor 5 through another interface, decodes this command, and executes processing such as a predetermined test. Make it.

従って、チャネル処理装置3では、サービスプロセッサ
5からの制御を、通常の非同1す1な割込みの発生と同
様に受け付けて、本来の処理を妨害しない時期にその指
令を実行すればよく、必要な場合は、通常の割込み機構
のマスクの方法によって、この割込みをある期間抑止で
きるようにすることもできる。
Therefore, the channel processing device 3 only needs to accept control from the service processor 5 in the same way as the occurrence of a normal non-identical interrupt, and execute the command at a time when it does not interfere with the original processing. In such cases, this interrupt can be suppressed for a certain period of time by using the usual method of masking the interrupt mechanism.

サービスプロセッサ5としては、チャネル処理゛装置3
がデータ転送処理中か等の状態に関係なく、チャネル処
理装置3に試験等の指令を発行してよく、且つ該指令に
基づくチャネル処理装置3内の制御を、サービスプロセ
ッサ5側で構成する必要がな゛くなるので、その負担を
大幅に軽減することができる。
As the service processor 5, the channel processing device 3
It is possible to issue a command such as a test to the channel processing device 3 regardless of whether the channel processing device 3 is in the process of data transfer processing, and it is necessary to configure the control within the channel processing device 3 based on the command on the service processor 5 side. The burden can be significantly reduced.

第2の発明によって、チャネル処理装置3が、いわゆる
ラン状態か、あるいはストップ状態ですべての割込みの
受付不能になっているか、に関わらず、上記特定のコマ
ンドを発信すれば常に割込み信号の受付が行われるよう
になるので、サービスプロセッサ5のコマンド発信にお
いて、チャネル処理装置3の状態を識別する必要は更に
減少される。
According to the second invention, regardless of whether the channel processing device 3 is in a so-called running state or in a stop state and cannot accept all interrupts, if the above-mentioned specific command is sent, interrupt signals can always be accepted. Therefore, the need to identify the state of the channel processing device 3 in command issuing by the service processor 5 is further reduced.

〔実施例〕〔Example〕

第1図は本発明の一実施例のチャネル処理装置の構成を
示すブロック図である。
FIG. 1 is a block diagram showing the configuration of a channel processing device according to an embodiment of the present invention.

プロセッサ10には割込みを発生するための割込み制1
)1)回路23があり、チャネル処理装置3の他の部分
で検出される事象、あるいはプロセッサ10内で検出さ
れる事象等を要因として発生される各種の割込み要求信
号24を入力として、所定の優先順によって該要求信号
の1つを選択して、プロセッサ10の現に進行中のプロ
グラム実行を中断し、所定の割込み処理プログラムを起
動する、いわゆる割込みを起こす。
The processor 10 has an interrupt controller 1 for generating interrupts.
)1) There is a circuit 23, which inputs various interrupt request signals 24 generated due to events detected in other parts of the channel processing device 3 or events detected in the processor 10, etc. One of the request signals is selected according to the priority order, interrupting the program execution currently in progress by the processor 10 and activating a predetermined interrupt processing program, that is, a so-called interrupt is generated.

本発明により、コマンド処理回路27からの割込み要求
信号線25が設けられる。
According to the present invention, an interrupt request signal line 25 from command processing circuit 27 is provided.

コマンド処理回路27は特定のコマンドを受信すると、
信号線26をオンにする。信号線26は信号線21との
論理積によって信号線25の割込み要求信号を構成する
When the command processing circuit 27 receives a specific command,
Turn on the signal line 26. The signal line 26 constitutes the interrupt request signal of the signal line 25 by ANDing with the signal line 21.

信号′fLFA21はマスクレジスタ28の出力信号で
、常時オンとされ、コマンド処理回路27からのv1込
み要求による割込みの発生を抑止する必要のある場合に
、プロセッサ10で実行されるプログラムの制御により
、必要な期間リセットされているものとする。
The signal 'fLFA21 is an output signal of the mask register 28 and is always on. When it is necessary to suppress the occurrence of an interrupt due to a v1 interrupt request from the command processing circuit 27, it is controlled by the program executed by the processor 10. It is assumed that it has been reset for the necessary period.

割込み制御回路23は信号線25の要求信号を信号線2
,4の場合と同様に処理し、所定の優先順位で選゛択す
ると、プロセッサ10に割込みを発生する。
The interrupt control circuit 23 transmits the request signal on the signal line 25 to the signal line 2.
, 4, and when selected in a predetermined priority order, an interrupt is generated to the processor 10.

コマンド処理回路27は、前記特定のコマンドに続いて
サービスプロセッサ5から指令情報を受信すると、これ
を指令情報レジスタ29にセットし、サービスプロセッ
サ5には処理終了信号を返送する。
When the command processing circuit 27 receives command information from the service processor 5 following the specific command, it sets this in the command information register 29 and returns a processing end signal to the service processor 5.

プロセッサ10は割込みが起こり、それが信号線25の
要求信号、即ちサービスプロセッサ5からの割込み要求
であることを検出すると、指令情報レジスタ29の内容
を読み取って、要すれば適当なレジスタまたはメモリ等
に保持する。
When the processor 10 detects that an interrupt occurs and that it is a request signal on the signal line 25, that is, an interrupt request from the service processor 5, it reads the contents of the command information register 29 and, if necessary, stores the contents in an appropriate register or memory. to hold.

プロセッサ10は、その後直ちに、又は割込みで中断さ
れた処理に復帰してその処理を終わった後に、上記の指
令情報に従って試験等の処理を開始する。
Immediately thereafter, or after returning to the process interrupted by the interrupt and finishing that process, the processor 10 starts processing such as a test in accordance with the above command information.

第2図は木筆2の発明の一実施例構成を示すブロック図
である。
FIG. 2 is a block diagram showing the configuration of an embodiment of the invention of the wood brush 2. As shown in FIG.

ラッチ30はプロセッサ10内にあり、プロセッサの状
態が、いわゆるラン状態かストップ状態かを表示するラ
ンチである。
Latch 30 is located within processor 10 and is a latch that indicates whether the processor is in a so-called run state or a stop state.

この種ランチは;公知のように例えばラン状態において
オン、ストップ状態でオフにされることにより、ストッ
プ状態ではその出力信号線31で全割込み要求信号の割
込み制御回路23への入力を阻止するように構成される
As is well known, this kind of launch is turned on in a run state and turned off in a stop state, so that in the stop state, the output signal line 31 prevents all interrupt request signals from being input to the interrupt control circuit 23. It is composed of

本発明により、サービスプロセッサ5から前記の特定の
コマンドを受信してプロセッサ10への割込み要求を発
生する場合に、ストップ状態の場合には、該要求信号の
信号線26により、論理積ゲート32を経て、信号33
にラッチ30をラン状態にセットする信号を発生する。
According to the present invention, when receiving the above-mentioned specific command from the service processor 5 and generating an interrupt request to the processor 10, in the case of a stop state, the AND gate 32 is activated by the signal line 26 of the request signal. After that, signal 33
A signal is generated to set latch 30 to the run state.

従って、ストップ状態であっても、自動的にラン状態に
変更され、信号線26の要求信号は割込み制御回路23
に入力されて、前記のように割込みを発生することがで
きる。
Therefore, even if it is in a stop state, it is automatically changed to a run state, and the request signal on the signal line 26 is transmitted to the interrupt control circuit 23.
can be input to generate an interrupt as described above.

〔発明の効果〕〔Effect of the invention〕

以上の説明から明らかなように本発明によれば、サービ
スプロセッサによるチャネル処理装置の制御上の制約が
少なくなるので、情報処理システムの撮作性、信頼性を
向上するという著しい工業的“効果がある。
As is clear from the above description, according to the present invention, there are fewer restrictions on the control of the channel processing device by the service processor, so there is a significant industrial effect of improving the imaging performance and reliability of the information processing system. be.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は木筆1の発明の一実施例構成を示すブロック図
、 第2図は木筆2の発明の一実施例構成を示すブロック図
、 第3図は情報処理システムの構成図、 第4図は従来のチャネル処理装置の構成例を示すブロッ
ク図である。 図において、 1は中央処理装置、  2は主記憶装置、3はチャネル
処理装置、4は制御装置、5はサービスプロセッサ、 10はプロセッサ、 17.27はコマンド処理回路、 23は割込み制御回路、 29は指令情報レジスタ、3
0はラッチを示す。 穿 1 図 茶 3 図
Fig. 1 is a block diagram showing the configuration of an embodiment of the invention of wood brush 1, Fig. 2 is a block diagram showing the structure of an embodiment of the invention of wood brush 2, Fig. 3 is a block diagram of an information processing system, FIG. 4 is a block diagram showing an example of the configuration of a conventional channel processing device. In the figure, 1 is a central processing unit, 2 is a main storage device, 3 is a channel processing device, 4 is a control device, 5 is a service processor, 10 is a processor, 17.27 is a command processing circuit, 23 is an interrupt control circuit, 29 is the command information register, 3
0 indicates a latch. Perforation 1 Diagram 3 Diagram

Claims (3)

【特許請求の範囲】[Claims] (1)サービスプロセッサからチャネル処理装置に対し
て指令信号を転送するに際して、該サービスプロセッサ
の発行する特定のコマンドに従って、該チャネル処理装
置に割込み要求信号を発生する手段、及び該割込み要求
を受信することによって起動され、上記サービスプロセ
ッサからの指令情報を受信する手段を有することを特徴
とするチャネル処理装置。
(1) When transferring a command signal from a service processor to a channel processing device, means for generating an interrupt request signal to the channel processing device according to a specific command issued by the service processor, and receiving the interrupt request. A channel processing device characterized in that the channel processing device is activated by the service processor and has means for receiving command information from the service processor.
(2)上記割込み要求信号発生手段は該信号の発生を抑
止するマスク手段を有することを特徴とする特許請求の
範囲第(1)項記載のチャネル処理装置。
(2) The channel processing device according to claim (1), wherein the interrupt request signal generating means includes masking means for suppressing generation of the signal.
(3)サービスプロセッサからチャネル処理装置に対し
て指令信号を転送するに際して、該サービスプロセッサ
の発行する特定のコマンドに従って、該チャネル処理装
置に割込み要求信号を発生する手段、及び該割込み要求
信号を受信することによって起動され、上記サービスプ
ロセッサからの指令情報を受信する手段を有し、該チャ
ネル処理装置がすべての割込み要求信号を受け付けない
所定の状態にある場合には、上記特定のコマンドにより
発生される信号によって、該状態を割込み信号を受付可
能な状態に変更するように構成されてなることを特徴と
するチャネル処理装置。
(3) means for generating an interrupt request signal to the channel processing device according to a specific command issued by the service processor when transferring a command signal from the service processor to the channel processing device, and receiving the interrupt request signal; and has means for receiving command information from the service processor, and when the channel processing device is in a predetermined state in which it does not accept any interrupt request signals, the interrupt request signal is generated by the specific command. 1. A channel processing device, characterized in that the channel processing device is configured to change the state to a state in which an interrupt signal can be accepted in response to a signal.
JP59171146A 1984-08-17 1984-08-17 Channel processing device Granted JPS6149260A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59171146A JPS6149260A (en) 1984-08-17 1984-08-17 Channel processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59171146A JPS6149260A (en) 1984-08-17 1984-08-17 Channel processing device

Publications (2)

Publication Number Publication Date
JPS6149260A true JPS6149260A (en) 1986-03-11
JPH0363098B2 JPH0363098B2 (en) 1991-09-30

Family

ID=15917835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59171146A Granted JPS6149260A (en) 1984-08-17 1984-08-17 Channel processing device

Country Status (1)

Country Link
JP (1) JPS6149260A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01134651A (en) * 1987-11-12 1989-05-26 Internatl Business Mach Corp <Ibm> Bus unit direct control mechanism

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57143669A (en) * 1981-02-28 1982-09-04 Omron Tateisi Electronics Co Debugging device for multiprocessor system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57143669A (en) * 1981-02-28 1982-09-04 Omron Tateisi Electronics Co Debugging device for multiprocessor system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01134651A (en) * 1987-11-12 1989-05-26 Internatl Business Mach Corp <Ibm> Bus unit direct control mechanism
JPH0574110B2 (en) * 1987-11-12 1993-10-15 Ibm

Also Published As

Publication number Publication date
JPH0363098B2 (en) 1991-09-30

Similar Documents

Publication Publication Date Title
US5758059A (en) In-circuit emulator in which abrupt and deferred arming and disarming of several events on a microprocessor chip are controlled using a single-input pin
JPS6149260A (en) Channel processing device
KR100256097B1 (en) Serial bus controller
JPS599927B2 (en) Data transfer control method
JP3087481B2 (en) In-circuit emulator
JPS59121519A (en) Clock stop control system of input and output controller
JP2558902B2 (en) Semiconductor integrated circuit device
JP3012402B2 (en) Information processing system
JPH0157376B2 (en)
JPS60254362A (en) Saving method of status information in data processor
JPS60140438A (en) System switching control system of information processing system
JPS59103121A (en) Information processor
JP2554423Y2 (en) Memory controller
JPH04138750A (en) Communication controller diagnostic system
JPH0535455B2 (en)
JPS634210B2 (en)
JPS584365B2 (en) Reset control system
JPS6228841A (en) Input/output processor
JPH08329026A (en) Dual processor system
JPH0795283B2 (en) Redundant control device
JPS5887612A (en) Controlling and diagnosing device for input and output
JPH0149981B2 (en)
JPS60107140A (en) System for execution of instruction
JPH01314362A (en) Error processing system
JPS6318203B2 (en)