JPS6147025B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はフアクシミリ受信機あるいはデータ出
力機器等において、複数画素同時記録方式を用い
た多階調記録装置を簡単な回路構成により実現す
ることを目的とする。

従来フアクシミリ受信機あるいはデータ出力機
器等の記録装置においては、より高速度で記録さ
せるために複数個の画素を同時に記録するよう構
成されたものが多い。例えば一列に多数の画素再
現素子を配列したいわゆる一列並置多針電極を用
い、横方向の全画素あるいは全画素を数分割した
ものを同時記録出来るよう構成されたものが知ら
れている。しかし、フアクシミリ受信機あるいは
データ出力機器等の記録装置では通常全画素に対
応してその濃淡情報は時間的に順次直列的信号形
態で回線などを通して与えられる。このため同時
記録すべき濃淡情報は一時記憶する必要があり、
通常多階調の濃淡情報を記憶し同時記録させるの
は回路構成上実現不可能とされ、一般的には容易
に実現できる二値記録方式が用いられて来た。

一般に電気エネルギーを濃度に変換する記録装
置においては電気エネルギーを変化させることに
より多階調を再現している。電気エネルギー、す
なわち電力量を変化させる要因は電圧又は電流と
印加時間に大別出来る。感熱記録を例にとつて説
明すれば、発熱抵抗体より形成される画素再現素
子に通電する際発生するジユール熱により記録媒
体に熱記録要因を与えて発色を促す。この発色の
濃淡は与えられた熱エネルギーすなわち電力量に
依存し、電力量が大きければ濃く、小さければ淡
く発色する。従つて通電時間が一定であれば、電
圧、電流が大きければ濃く、あるいは電圧、電流
が一定ならば、その通電時間が長ければ濃く発色
する。

本発明は階調情報信号により通電時間を変化さ
せ、階調情報信号に対応した濃度を得ると共に、
フアクシミリ受信機などにおける受信画像を、送
信側副走査線密度に対応したリサキユレート機能
を受信側に具備することにより重複走査記録を行
なわせ高鮮明な記録を得る記録装置である。

以下本発明の実施例を示す第１図と第２図とと
もに詳細に説明する。第１図において、１はアナ
ログ記録情報信号イの振幅をパルス幅に変換する
パルス幅変調回路で、ロはそのクロツクパルス、
２_１〜２_nは所要階調数に応じたビツト数を持ち
データ転送機能とタイマー機能及びリサキユレー
ト機能を具備し記録子５_１〜５_nに対応し、２_１
〜２_nは階調段数が７段なら７ビツトの容量、記
録子５が2048ビツト、階調段数が７段ならば2048
×７ビツトのシフトレジスタ、ニはシフトレジス
タ２_１〜２_nのクロツクパルスであり、これらの
シフトレジスタ２_１〜２_nは縦続接続され、パル
ス幅変調回路１で変換されたパルス変調出力信号
ハを入力とするシフトレジスタ群２を構成してい
る。３はパルス幅変調回路のクロツクパルスロと
シフトレジスタ２_１〜２_nが具備しているリサキ
ユレート機能を制御する制御信号ホを入力としリ
サキユレートの回数を制御するゲート回路であり
内蔵のプリセツト可能なカウンタによりリサキユ
レートの回数を設定することが出来る。４はシフ
トレジスタ２_１〜２_nの出力信号ヘによりそれぞ
れ対応する記録子５_１〜５_nを駆動するドライバ
ー回路、トはドライバー回路４の動作を制御する
ゲート信号でシフトレジスタ２_１〜２_nがタイマ
ー動作中のみその出力信号により記録子５_１〜５
_nを駆動し、チは記録子５_１〜５_nを駆動する記録
子駆動信号である。

パルス幅変調回路１はアナログ記録情報信号イ
の振幅をパルス幅としてリニアに変換する回路
で、そのクロツクロの周期は通常１画素の時間幅
とする。このパルス幅に変換された名画素の階調
情報をそれぞれの画素に対応したｌビツトのシフ
トレジスタ２_１〜２_nに転送する。つまり１画素
分の時間幅の１／ｌ倍の周期のクロツクニにより
パルス幅変調出力信号ハをサンプリングし、１画
素当りｌビツトの階調信号に変換された情報をシ
フトレジスタ２_１〜２_nにより転送、記憶する。
当然ｌは大きい程階調情報を忠実に転送すること
が出来る。各画素の階調情報をそれぞれ対応した
シフトレジスタに転送し終わるとシフトレジスタ
群２はリサキユレート制御信号ホにより記憶した
各画素の階調信号をリサキユレートする。同時に
ゲート信号トによりドライバー回路４を動作状態
にする。これによりシフトレジスタ２_１〜２_nの
階調信号は順次読み出され対応する画素再現素子
の電力印加時間を制御することが出来る。つまり
シフトレジスタ２_１〜２_nの通電時間を制御する
タイマーとして動作させるのである。このよう
に、シフトレジスタ２_１〜２_nはパルス幅変換さ
れた階調情報をシフトレジスタに転送記憶するデ
ータ転送機能と、記憶した階調情報をシフトレジ
スタ内で循環するリサキユレート機能と、画素再
現素子にシフトレジスタの階調情報を画素再現素
子に出力するタイマー機能の３つの機能を持つて
いる。

第２図は上記の動作を簡単に図示したタイムチ
ヤートであり、イはアナログ記録情報信号、ロは
アナログ記録情報信号をサンプリングし、振幅を
パルス幅としてリニアに変換するパルス幅変調回
路１のクロツクパルスでその周期は通常一画素の
時間幅、ハはアナログ記録情報信号の振幅をパル
ス幅変調回路でリニアにパルス幅に変換したパル
ス幅変調出力信号、ニはシフトレジスタ群２のク
ロツクパルスでその周期は１画素分の時間幅は
１／ｌ倍であり、シフトレジスタ群２に記憶する
時リサキユレート信号ホは“０”レベルであるた
めパルス幅出力ハがシフトレジスタ群２の入力に
なり、シフトレジスタのクロツクニによつてパル
ス幅出力ハの“１”レベルの信号がシフトレジス
タ群２内に取り込まれ、２_１から２_nまで順次記
憶される。データ転送動作（フアクシミリでは一
主走査区間に相当する）が終了すると次にタイマ
ー動作に移り、リサキユレート信号は“１”レベ
ルになるためパルス幅出力イのシフトレジスタの
入力は断たれる。ホはシフトレジスタ群２のリサ
キユレート機能制御信号でシフトレジスタ群２が
タイマー動作中シフトレジスタ群２に転送、記憶
された階調情報をそれぞれのシフトレジスタ内で
リサキユレートさせるのであり、シフトレジスタ
２_１から２_nは各々のシフトレジスタ内で循環動
作になるものであり、ヘはパルス幅変調出力信号
ハをシフトレジスタ群２のクロツクパルスニでサ
ンプリングされ１画素当りｌビツトの階調信号に
変換されシフトレジスタ群２に転送、記憶された
階調情報、トは内蔵されたカウンタでクロツクパ
ルスロをカウントし、所定のカウント数に達する
までリサキユレート制御信号ホを出力するゲート
回路の出力信号であり、この信号によりドライバ
ー回路４のゲートを制御することによりリサキユ
レートの時間を設定できる。すなわち第１図のゲ
ート回路３のプリセツト可能なカウンタの設定値
を予めプリセツトすることでその時間幅を変える
ことが出来、その時間幅は最大リサキユレート制
御信号ホの時間幅と同じになる。チはゲート信号
トによりドライバー回路４のゲートが開きドライ
バー回路４が動作状態となりシフトレジスタ群２
の階調情報を増幅、変換し、画素再現素子５_１〜
５_nを駆動する記録子駆動信号である。

次にマトリクス構成に本発明を応用した場合に
ついて説明する。通常一列並置多針電極型の記録
子は、その駆動回路を簡略化するためマトリクス
構成としたものが多い。第３図に感熱記録子にお
けるｍ×ｎのマトリクスの例を示す。第３図にお
いて９は画素再現素子である発熱抵抗体であり１
０は各発熱抵抗体間を電気的に分離する分離ダイ
オードである。このｍとｎの端子によりｍ×ｎ個
の各記録子をそれぞれ独立に指定することが出来
る。この記録子を用いｍ画素ずつ同時通電する一
般的な記録装置のブロツク図を第４図に示す。第
４図において１１は第３図に示す記録子であり、
１４は１本の入力とｍ本の出力を持つ直列変換回
路で順次直列に入力される画素信号１６をｍ画素
分記憶し同時出力する機能を持つ。１２はこの直
並列変換回路１４の出力により記録子１１を駆動
するドライバー回路である。１５は直並列変換回
路１４のｍ画素出力に対応する画素ブロツクを指
定するブロツク選択回路で、ブロツク選択信号１
７により順次ブロツク選択を行なう。

１３はブロツク選択回路１５により選択された
ブロツクを駆動するドライバー回路を示す。

これらの回路によりｍ画素ずつ順次ｎブロツク
記録することにより１列の全画素を再現すること
が出来る。このようなｍ×ｎのマトリクス構成と
した記録子を用い、順次直列的画素信号を入力と
しｍ画素同時通電する記録法において、特に有効
な多階調、高鮮明重複記録装置を提供する本発明
について説明する。この実施例は第４図に示す直
並列変換回路１４を第５図に示すような回路構成
にするものであり、これは基本的には第１図に示
す回路と同じであるが、第１図のシフトレジスタ
群２を２列設けたことを特徴としている。なお、
第１図と共通する素子については同一番号を付し
ている。

次にこの回路の動作を説明する。第５図でシフ
トレジスタ群２はｍ画素分の時間のｍ−１／ｍ倍
の周期をタイマー動作とし残り１／ｍ倍の周期の
時間をデータ転送動作となるように構成してあ
る。こうすることによりシフトレジスタ群２がタ
イマー動作時に連続的に入力される階調画素情報
を一時記憶しなければならない。この情報を記憶
するのがシフトレジスタ群８である。先ずアナロ
グ記録情報信号イをパルス幅変調回路１によりパ
ルス幅に変換された情報をシフトレジスタ８_１〜
８_nに転送、記憶させる。この時シフトレジスタ
２_１〜２_nはタイマー動作中であり、ｍ画素分の
時間ｍ−１／ｍ倍の周期が経過すると同時にシフ
トレジスタ群２のクロツクパルスニにより１／ｍ
倍の周期の時間でシフトレジスタ８_１〜８_n-1に
記憶された情報をシフトレジスタ２_２〜２_nに転
送する。データ転送完了と同時にリサキユレート
制御信号ホによりシフトレジスタ２_１〜２_nは転
送、記憶した階調情報をリサキユレートすると共
にゲート制御信号トによりドライバー回路６を動
作状態にする。シフトレジスタ群２がタイマー動
作中に次のｍ画素の階調情報をデータ転送用クロ
ツクニによりシフトレジスタ群８に転送する。こ
の動作を繰り返えし行なうことによりｍ×ｎ画素
の階調を再現し、重複記録を行なうことが出来
る。

この様に連続的アナログ階調信号を２列のシフ
トレジスタ群を用い、各画素ブロツク毎に交互に
データ転送動作及びタイマー動作に切り換えると
共にシフトレジスタ群２を複数回リサキユレート
させ、ドライバー回路７を制御することにより、
効率的な多階調、重複記録を容易に実現できる。
なお第５図におけるシフトレジスタ群２の各シフ
トレジスタのビツト数とシフトレジスタ群８の各
シフトレジスタのビツト数とはそれぞれ１対１に
対応する様に設定する。また各記録法において、
電気エネルギーと発色の階調が正比例関係にない
場合は、上記パルス幅変調回路の前にその補正回
路を追加することにより簡単に解決することがで
きる。

第６図はこの動作を簡単に図示したものであ
り、イはアナログ記録情報信号の１ブロツク分で
ｍ個の画素から成り、ロはアナログ記録情報信号
イをサンプリングし、パルス幅に変換するパルス
幅変調回路１のクロツクパルスでその周期は通常
１画素の時間幅、ハはパルス幅変調回路１により
アナログ記録情報イの振幅をパルス幅に変換した
パルス幅変調出力信号、ニは１画素分の時間幅の
１／ｎ倍の周期のクロツクパルスでパルス幅変調
出力信号をシフトレジスタ群８にデータ転送し、
シフトレジスタ群８に記憶された階調情報を１ラ
インの時間幅の１／ｍ倍の時間内にシフトレジス
タ群２に転送するクロツクパルス、ホはシフトレ
ジスタ群２のリサキユレート機能制御信号でシフ
トレジスタ群８に記憶された階調情報がシフトレ
ジスタ群２に転送される時間のみシフトレジスタ
群のリサキユレート機能を停止させる信号である
と共にゲート回路３の入力信号でもある。トはゲ
ート回路３でゲートされ、ドライバー回路７のリ
サキユレート機能の時間幅を設定するリサキユレ
ート制御信号、リはシフトレジスタ群２がリサキ
ユレート動作を行ない、その階調情報がドライバ
ー回路６で増幅、変換されゲート信号トにより制
御される記録子駆動信号である。

第７図は、記録素子とドライバ回路とシフトレ
ジスタの関係を示す図である。第７図について説
明すると、記録素子１１は発熱記録子９と分離ダ
イオード１０とからなりｍ×ｎのマトリクス構成
で、ｍ端子はドライバー回路７に接続され、また
ドライバー回路７はシフトレジスタ群２に接続さ
れている。

第８図は第７図の動作を示す図であり、シフト
レジスタ群２の中の１シフトレジスタで８ビツト
で階調段数４段において、かつリサキユレート回
数２回における動作を示している。

ハはシフトレジスタに蓄えられた内容、又はシ
フトレジスタを２回リサキユレートした時のシフ
トレジスタの状態図、トはリサキユレート制御信
号、ニはデータ転送用クロツク、ルは記録素子１
１のｎ端子に電力供給する信号、リはドライバー
回路７の出力信号、ヌは記録濃度変化を示す。

ルのｎ端子のタイミングは分割数によつて決ま
るもので、データ転送用クロツクニを分周して作
られる。

シフトレジスタの内容ハのａとｂは、リサキユ
レートされて、ヌのa′，b′になり、記録紙に記録
した結果はa″，b″とａとｂとなる。

ヌの記録結果は１回目で、a″は記録濃度は
“２”、b″は“１”であるが、リサキユレートす
ることでａは記録濃度は“４”、ｂは“２”
となる。

また、ドライバー回路７の出力信号リと記録濃
度変化出力ヌはシフトレジスタ記録内容ハとの関
係で示したものであり、実際はｎ端子の電力供給
信号ルとの関係でサンプリングされた波形出力と
なる。

なお本発明は感熱記録方式に限定されるもので
はなく印加時間幅により濃度が変化する他の方式
についても利用できる。

以上のように本発明は回路構成が簡単であり、
充分な階調性を有する高速度の多階調記録が容易
に得られる。またリサキユレート機能によりフア
クシミリにおける送信側の副走査線密度に応じて
受信側に重複走査記録を行なわせることが出来高
鮮明な受信画像が得られる。さらにアナログフア
クシミリの特徴を生かすために本発明の装置を受
信機側で用いることにより、送信機側で階調を出
すため特別な信号を送出することなく、容易に階
調性を出すことができる。

【図面の簡単な説明】

第１図は本発明の多階調記録装置の一実施例の
ブロツクダイヤグラム、第２図は第１図の動作説
明用タイムチヤート、第３図はｍ×ｎマトリクス
構成とした記録子の構成図、第４図は第３図の記
録子を用いた記録装置の一例のブロツクダイヤグ
ラム、第５図は第１図のシフトレジスタ群を２列
設けた記録装置の構成図、第６図は第５図の動作
説明用タイムチヤート、第７図は同実施例の要部
回路構成図、第８図は第７図の動作説明図であ
る。 １……パルス巾変調回路、２_１〜２_n……シフ
トレジスタ、３……ゲート回路、４……ドライバ
回路、５_１〜５_n……記録子。

Claims (1)

1. 【特許請求の範囲】 １ アナログ記録情報入力をその振幅に応じたパ
   ルス幅に変換するパルス幅変調回路と、このパル
   ス幅変調回路出力を入力とし画素再現素子数と所
   要階調数に応じたビツト数を持ち、かつ画素再現
   素子の一列並置多針電極の分割数に対応するよう
   に分割したシフトレジスタ群と、このシフトレジ
   スタ群の出力を一列並置多針電極に順次印加する
   ドライバ回路から構成され、前記シフトレジスタ
   群は分割したシフトレジスタを縦続接続し、前記
   パルス幅変調回路からの入力をシフトレジスタ群
   にデータ転送するデータ転送機能と、シフトレジ
   スタ群の出力を前記ドライバー回路を介して画素
   再現素子に電力印加し、電力印加時間を制御する
   タイマー機能と、前記分割したシフトレジスタ内
   で記憶した各画素の階調信号をリサキユレートす
   るリサキユレート機能とを有することを特徴とす
   る多階調記録装置。 ２ 特許請求の範囲第１項においてシフトレジス
   タ群を２列設け、パルス幅変調回路の出力を前記
   ２列のシフトレジスタ群に交互にデータ転送動作
   およびタイマー動作に切り換えることを特徴とす
   る多階調記録装置。