JPS6146048A - 電極配線 - Google Patents
電極配線Info
- Publication number
- JPS6146048A JPS6146048A JP16635784A JP16635784A JPS6146048A JP S6146048 A JPS6146048 A JP S6146048A JP 16635784 A JP16635784 A JP 16635784A JP 16635784 A JP16635784 A JP 16635784A JP S6146048 A JPS6146048 A JP S6146048A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electrode wiring
- layer
- thickness
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体装置用電極配線に係り、特に。
ＶＬＳ Ｉ用に好適に微細電極配線に関する。
【５１！明の背景〕
従来は、Ｓｉ基板との接触を有する電極配線にはＡｌ１
−５ｔを使ってきたが、電極配線の微細化に伴い、（１
）耐エレクトロマイグレーション性。
−５ｔを使ってきたが、電極配線の微細化に伴い、（１
）耐エレクトロマイグレーション性。
（２）クリープ破断、（３）電極配線の部分的欠損のよ
うな問題もできてきた。これらの中で（１）の問題を解
決すべく、特公昭５５−３１６１９のような発明がいく
つかあるが、どれも完全とはいえない。
うな問題もできてきた。これらの中で（１）の問題を解
決すべく、特公昭５５−３１６１９のような発明がいく
つかあるが、どれも完全とはいえない。
本発明の目的は、今述べたような微細電極配線の諸問題
を解決することにある。
を解決することにある。
前述の諸問題の原因のかなりの部分は、電極配線の結晶
粒径に対して電極配線の幅が狭くなっていることにある
。即ち、上記問題点のうち、（２）と（３）は結晶粒径
が関係していると考えられ、更に、電極配線の加工性に
ついても、その幅に対し。
粒径に対して電極配線の幅が狭くなっていることにある
。即ち、上記問題点のうち、（２）と（３）は結晶粒径
が関係していると考えられ、更に、電極配線の加工性に
ついても、その幅に対し。
結晶粒が大きいと、電極配線のふちがぎざぎざになる。
これらの問題が発生する頻度は、ある、好ましくない方
位の結晶粒界の配線を横切る方向の長さが配線の幅の数
分の−を越すと、多くなる。
位の結晶粒界の配線を横切る方向の長さが配線の幅の数
分の−を越すと、多くなる。
従って、結晶粒の大きさは配線の幅の数分の一以下にし
たい、実際の配線の幅が最小０．５〜１μｍになること
を考えると、必要な結晶粒径は約０．１μｍとなる。
たい、実際の配線の幅が最小０．５〜１μｍになること
を考えると、必要な結晶粒径は約０．１μｍとなる。
一般に、安定な蒸着膜の結晶粒の大きさはその膜の厚さ
程度になるので、０．１μｍμｍ下の膜が必要になる。
程度になるので、０．１μｍμｍ下の膜が必要になる。
実際の電極配線の厚さは数百ｎｍから２〜３μｍ程度ま
であるので、このような場合前記の厚さ０．１μｍ以下
の層を重ね合わせる必要がある。ただし、同じ材料では
、結晶粒がつながってしまうので、異種物質の蒸着膜を
重ね合わせる。また、各店の厚さが少なくとも単原子あ
るいた単分子層はないと、その暦の上下の層が同一材料
のとき部分的につながってしまうことが多くなる。
であるので、このような場合前記の厚さ０．１μｍ以下
の層を重ね合わせる必要がある。ただし、同じ材料では
、結晶粒がつながってしまうので、異種物質の蒸着膜を
重ね合わせる。また、各店の厚さが少なくとも単原子あ
るいた単分子層はないと、その暦の上下の層が同一材料
のとき部分的につながってしまうことが多くなる。
以下、実施例で更に詳細に説明する。
実施例１
第１図に示すように、Ｓｉ基板２上に厚さ０．５μｍの
熱酸化５ｉ０２膜１を形成し、その上にＴａ層３を５ｎ
ｍ、Ａｆ１層４を１１００ｎ蒸着した。このＡ Ｑ ／
Ｔ ａ膜を９層重ねて蒸着してから。
熱酸化５ｉ０２膜１を形成し、その上にＴａ層３を５ｎ
ｍ、Ａｆ１層４を１１００ｎ蒸着した。このＡ Ｑ ／
Ｔ ａ膜を９層重ねて蒸着してから。
幅１μｍ程度の配線を加工した。この配線は、エレクト
ロマイグレーションに対する寿命がＡｎ−Ｓｔに比し二
指以上高く、しかも２５０℃で数時間加熱しても、前述
のクリープ破断や配線に欠損というような不良は全く認
められなかった。一方。
ロマイグレーションに対する寿命がＡｎ−Ｓｔに比し二
指以上高く、しかも２５０℃で数時間加熱しても、前述
のクリープ破断や配線に欠損というような不良は全く認
められなかった。一方。
Ａｎ−８ｉ配線では、クリープ破断や配線の部分的欠損
が認められた。ここで、Ｔａの代りにＷやＭｏを用いて
も、同様の結果が得られた。
が認められた。ここで、Ｔａの代りにＷやＭｏを用いて
も、同様の結果が得られた。
実施例２
第２図に示すように、Ｓｔ基板５の上にＳｉｎ。
６を形成し、１μｍ角の電極孔７を設けた。次に、厚さ
１１００ｎのＷ８を化学蒸着法（ＷＦ、使用）で形成し
、その上に、実施例１で述べた電極配線９を形成した。
１１００ｎのＷ８を化学蒸着法（ＷＦ、使用）で形成し
、その上に、実施例１で述べた電極配線９を形成した。
このようにして形成した幅１μｍの電極配線は前述の三
種の不良が起きにくく、更に、Ｓｉとの界面も安定であ
った。即ち、従来のＡＱ−８ｉでは、電極孔部でＳｔが
基板から電極配線側へ拡散したり、ＡＱ−８ｉ中のＳｉ
が電極部に析出することがあったが、第２図の電極配線
では、４５０℃で数時間加熱しても、そのような問題は
起きなかった。
種の不良が起きにくく、更に、Ｓｉとの界面も安定であ
った。即ち、従来のＡＱ−８ｉでは、電極孔部でＳｔが
基板から電極配線側へ拡散したり、ＡＱ−８ｉ中のＳｉ
が電極部に析出することがあったが、第２図の電極配線
では、４５０℃で数時間加熱しても、そのような問題は
起きなかった。
以上、説明したように、本発明によれば、電極配線の結
晶粒を小さくすることができるので、前述の不良を少な
くする効果がある。また、結晶粒を小さくする極限とし
て、非晶質にすることも考えられ、本発明の各層あるい
は一部を非晶質にしてもよい。ただし、Ｗ１極配線を一
層で厚くすると、非晶質膜が結晶化して前述の問題が発
生することになる６なお、電極配線を低温で形成して、
低温で使うだけならば、本発明のような多層膜化は不必
要であるが、実際には、電極配線形成後、各種加熱工程
があり、ｉ高使用中にも昇温するので、本発明のように
できる限り安定な状態で結晶粒を小さくすることが必要
となる。
晶粒を小さくすることができるので、前述の不良を少な
くする効果がある。また、結晶粒を小さくする極限とし
て、非晶質にすることも考えられ、本発明の各層あるい
は一部を非晶質にしてもよい。ただし、Ｗ１極配線を一
層で厚くすると、非晶質膜が結晶化して前述の問題が発
生することになる６なお、電極配線を低温で形成して、
低温で使うだけならば、本発明のような多層膜化は不必
要であるが、実際には、電極配線形成後、各種加熱工程
があり、ｉ高使用中にも昇温するので、本発明のように
できる限り安定な状態で結晶粒を小さくすることが必要
となる。
第１図、第２図は本発明の一実施例になる多層電極配線
を示す断面図である。
を示す断面図である。
Claims (1)
- 各層の厚さが単分子（または原子）層以上、１００ｎｍ
以下で、二層以上の、合計二種以上の物質を蒸着するこ
とにより形成される電極配線。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16635784A JPS6146048A (ja) | 1984-08-10 | 1984-08-10 | 電極配線 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16635784A JPS6146048A (ja) | 1984-08-10 | 1984-08-10 | 電極配線 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6146048A true JPS6146048A (ja) | 1986-03-06 |
Family
ID=15829884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16635784A Pending JPS6146048A (ja) | 1984-08-10 | 1984-08-10 | 電極配線 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6146048A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02147186U (ja) * | 1989-05-13 | 1990-12-13 |
-
1984
- 1984-08-10 JP JP16635784A patent/JPS6146048A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02147186U (ja) * | 1989-05-13 | 1990-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4952904A (en) | Adhesion layer for platinum based sensors | |
| JP2009044194A (ja) | 多層メタル線を有する薄膜構造 | |
| JP2005222065A (ja) | 薄膜トランジスタ液晶表示装置（ｔｆｔｌｃｄ）用基板のアルミニウム配線形成方法とこれにより製造されたｔｆｔｌｃｄ基板 | |
| TW439292B (en) | Method for forming a ferroelectric capacitor with low dielectric loss | |
| JPS6146048A (ja) | 電極配線 | |
| TWI226654B (en) | Semiconductor device | |
| CN1050222C (zh) | 制造半导体器件的方法 | |
| JPH02239665A (ja) | 半導体装置の製造方法 | |
| US7800109B2 (en) | Thin film transistor with electrodes resistant to oxidation and erosion | |
| JPS62111466A (ja) | 半導体装置 | |
| US10446746B1 (en) | ReRAM structure formed by a single process | |
| JPS59167058A (ja) | 半導体装置 | |
| WO2000049645A1 (en) | Electrode for semiconductor device and its manufacturing method | |
| JPH06140401A (ja) | 集積回路装置 | |
| JPH04256313A (ja) | 半導体装置の製造方法 | |
| JPS62219921A (ja) | 半導体装置 | |
| JPH02235372A (ja) | 半導体装置とその製造方法 | |
| JPS61196554A (ja) | 半導体集積回路装置 | |
| JPS62235775A (ja) | 半導体装置およびその製造方法 | |
| JPH0428233A (ja) | 半導体装置及びその製造方法 | |
| KR930020586A (ko) | 반도체장치의 배선구조 및 옴전극 그리고 이들의 형성방법 | |
| JPH03185722A (ja) | 半導体装置の製造方法 | |
| JPH041497B2 (ja) | ||
| JPH03163874A (ja) | 半導体装置の製造方法 | |
| JPH01114065A (ja) | 半導体装置 |