JPS6145609Y2 - - Google Patents
Info
- Publication number
- JPS6145609Y2 JPS6145609Y2 JP2385980U JP2385980U JPS6145609Y2 JP S6145609 Y2 JPS6145609 Y2 JP S6145609Y2 JP 2385980 U JP2385980 U JP 2385980U JP 2385980 U JP2385980 U JP 2385980U JP S6145609 Y2 JPS6145609 Y2 JP S6145609Y2
- Authority
- JP
- Japan
- Prior art keywords
- conductive pattern
- coil
- insulating substrate
- patterns
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 20
- 239000012212 insulator Substances 0.000 claims description 3
- 229910000859 α-Fe Inorganic materials 0.000 description 19
- 239000003990 capacitor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Landscapes
- Coils Or Transformers For Communication (AREA)
Description
【考案の詳細な説明】
この考案はテレビジヨン受像機等の電子機器に
使用されるデイレーラインに関する。
使用されるデイレーラインに関する。
従来のデイレーラインは第1図に示す如く絶縁
体でできた円筒体11の表面に銅その他の金属に
より導電膜12を形成してアース電極とし、その
上に細い電線13をソレノイド巻きしてその両端
を入力及び、出力端子131,132としたもの
であつた。第2図は第1図に示すデイレーライン
の等価回路でCは分布容量成分である。
体でできた円筒体11の表面に銅その他の金属に
より導電膜12を形成してアース電極とし、その
上に細い電線13をソレノイド巻きしてその両端
を入力及び、出力端子131,132としたもの
であつた。第2図は第1図に示すデイレーライン
の等価回路でCは分布容量成分である。
しかしながら第1図のような構成の場合、形状
が大型化する欠点があり、例えば通常のテレビジ
ヨン受像機に使用されるものでも円筒体11はそ
の直径が約10mm、長さが約100mmと非常に大きい
ものとなつてしまう。これは集中定数型のデイレ
ーラインに比べ数倍の大きさである。このように
形状が大型化するのは内部が空胴となつている点
や経費等の面からフエライト等の磁性材料を使用
しない点等に起因するものである。
が大型化する欠点があり、例えば通常のテレビジ
ヨン受像機に使用されるものでも円筒体11はそ
の直径が約10mm、長さが約100mmと非常に大きい
ものとなつてしまう。これは集中定数型のデイレ
ーラインに比べ数倍の大きさである。このように
形状が大型化するのは内部が空胴となつている点
や経費等の面からフエライト等の磁性材料を使用
しない点等に起因するものである。
この考案は上記の事情に対処すべくなされたも
ので、小型でかつ安価に製造し得、使用される回
路の小型、軽量化及び構成の簡易化に寄与し得、
さらに性能の信頼性も高いデイレーラインを提供
することを目的とする。
ので、小型でかつ安価に製造し得、使用される回
路の小型、軽量化及び構成の簡易化に寄与し得、
さらに性能の信頼性も高いデイレーラインを提供
することを目的とする。
まずこの考案は積層技術により絶縁基板上にコ
イル用導電パターンとアース用導電パターンから
なる分布定数型パターンを複数積層することによ
り、コイルとコンデンサを多層に構成して集中定
数型のデイレーラインよりもさらに小さなチツプ
形状の分布定数型のデイレーラインを形成するも
のである。
イル用導電パターンとアース用導電パターンから
なる分布定数型パターンを複数積層することによ
り、コイルとコンデンサを多層に構成して集中定
数型のデイレーラインよりもさらに小さなチツプ
形状の分布定数型のデイレーラインを形成するも
のである。
以下図面を参照してこの考案の一実施例を詳細
に説明する。第3図において21はフエライト等
よりなる絶縁基板である。この絶縁基板21上に
はコイル用導電パターン22とアース用導電パタ
ーン23から成る分布定数型パターンが例えば印
刷法により形成されている。コイル用導電パター
ン22は絶縁基板21の略中央に半分割リング状
に形成され、一方の端部221が絶縁基板21の
一側端部211まで延在されている。アース用導
電パターン23は絶縁基板21の前記側端部21
1に直交する側端部212より前記コイル用導電
パターン22に近接する如く形成されている。こ
のように導電パターン22,23が形成された絶
縁基板21上には前記側端部212より導電パタ
ーン22,23を覆うように絶縁体として例えば
フエライト24が塗布されている。但し、このフ
エライト膜24は絶縁基板21の上面の面積の2/
3に相当する面積分Aだけ塗布されており、前記
導電パターン22の他方の端部222はフエライ
ト膜24より露出されている。
に説明する。第3図において21はフエライト等
よりなる絶縁基板である。この絶縁基板21上に
はコイル用導電パターン22とアース用導電パタ
ーン23から成る分布定数型パターンが例えば印
刷法により形成されている。コイル用導電パター
ン22は絶縁基板21の略中央に半分割リング状
に形成され、一方の端部221が絶縁基板21の
一側端部211まで延在されている。アース用導
電パターン23は絶縁基板21の前記側端部21
1に直交する側端部212より前記コイル用導電
パターン22に近接する如く形成されている。こ
のように導電パターン22,23が形成された絶
縁基板21上には前記側端部212より導電パタ
ーン22,23を覆うように絶縁体として例えば
フエライト24が塗布されている。但し、このフ
エライト膜24は絶縁基板21の上面の面積の2/
3に相当する面積分Aだけ塗布されており、前記
導電パターン22の他方の端部222はフエライ
ト膜24より露出されている。
25,26もそれぞれコイル用導電パターン、
アース用導電パターンである。この導電パターン
25も略半分割リング状に印刷されており、前記
導電パターン22と螺旋状をなすように直列接続
されている。すなわち、導電パターン22の端部
222に対向する端部252は前記端部222に
接続され、端部221に対向する端部251はフ
エライト膜24上面に位置決めされている。ま
た、導電パターン26は前記側端部212に対向
する側端部213より導電パターン25に近接す
る如く印刷されている。このように導電パターン
25,26が形成された絶縁基板21上には導電
パターン25,26を覆うように側端部213よ
りフエライト膜(図示せず)が塗布される。この
場合もフエライト膜は絶縁基板21の上面の面積
の2/3に相当する部分を覆うように塗布され、端
部251はフエライト膜より露出されている。
アース用導電パターンである。この導電パターン
25も略半分割リング状に印刷されており、前記
導電パターン22と螺旋状をなすように直列接続
されている。すなわち、導電パターン22の端部
222に対向する端部252は前記端部222に
接続され、端部221に対向する端部251はフ
エライト膜24上面に位置決めされている。ま
た、導電パターン26は前記側端部212に対向
する側端部213より導電パターン25に近接す
る如く印刷されている。このように導電パターン
25,26が形成された絶縁基板21上には導電
パターン25,26を覆うように側端部213よ
りフエライト膜(図示せず)が塗布される。この
場合もフエライト膜は絶縁基板21の上面の面積
の2/3に相当する部分を覆うように塗布され、端
部251はフエライト膜より露出されている。
以下、同様にコイル用導電パターン及びアース
用導電パターンから成る分布定数型パターンがフ
エライト膜を介在して印刷法を用いた積層技術に
より順次積層される。
用導電パターンから成る分布定数型パターンがフ
エライト膜を介在して印刷法を用いた積層技術に
より順次積層される。
第4図はこの実施例のデイレーラインの概略分
解斜視図で3層に積層される場合を代表として示
す。なお、第3図と同一部は同一符号を付す。2
7は前記導電パターン25,26を覆うフエライ
ト膜である。28はコイル用導電パターンで、半
分割リング状に形成され、端部281が前記導電
パターン25の端部251と接続されることによ
り、この導電パターン25に螺旋状に直列接続さ
れている。そして端部282はフエライト膜27
上に位置し、絶縁基板21の側端部214側に延
在されている。アース用導電パターン29は側端
部212側より導電パターン28に近接する如く
印刷されている。こうして導電パターン28,2
9が積層されると、導電パターン28,29を覆
うように絶縁基板21上面全面にフエライト膜が
塗布される。
解斜視図で3層に積層される場合を代表として示
す。なお、第3図と同一部は同一符号を付す。2
7は前記導電パターン25,26を覆うフエライ
ト膜である。28はコイル用導電パターンで、半
分割リング状に形成され、端部281が前記導電
パターン25の端部251と接続されることによ
り、この導電パターン25に螺旋状に直列接続さ
れている。そして端部282はフエライト膜27
上に位置し、絶縁基板21の側端部214側に延
在されている。アース用導電パターン29は側端
部212側より導電パターン28に近接する如く
印刷されている。こうして導電パターン28,2
9が積層されると、導電パターン28,29を覆
うように絶縁基板21上面全面にフエライト膜が
塗布される。
このようにコイル用導電パターン22,25,
28、アース用導電パターン23,26,29を
積層して行くことにより絶縁基板21上面略中央
はコイルが形成され、各コイル用導電パターン2
2,25,28と各対応するアース用導電パター
ン23,26,29とで分布容量Cが形成され、
上記構成における等価回路も第2図に示すような
ものとなる。
28、アース用導電パターン23,26,29を
積層して行くことにより絶縁基板21上面略中央
はコイルが形成され、各コイル用導電パターン2
2,25,28と各対応するアース用導電パター
ン23,26,29とで分布容量Cが形成され、
上記構成における等価回路も第2図に示すような
ものとなる。
第5図aは完成したデイレーラインの概略斜視
図である。図中30,31は入出力用の電極で、
電極30は例えば前記最底層部のコイル用導電パ
ターン22の端部221と接続され、電極33は
例えば前記最高層部のコイル用電極パターン28
の端部282と接続される。32,33はアース
電極で、アース電極32は例えばアース用導電パ
ターン23,29と接続され、アース電極33は
アース用導電パターン26に接続されている。
図である。図中30,31は入出力用の電極で、
電極30は例えば前記最底層部のコイル用導電パ
ターン22の端部221と接続され、電極33は
例えば前記最高層部のコイル用電極パターン28
の端部282と接続される。32,33はアース
電極で、アース電極32は例えばアース用導電パ
ターン23,29と接続され、アース電極33は
アース用導電パターン26に接続されている。
第5図bは完成したデイレーラインを同図aに
示すL1〓L2線に沿つて切断し矢印方向に見た断
面図である。図中34は前記導電パターン28,
29上に塗布されるフエライト膜である。第5図
cは同図aに示す図示矢印X方向よりコイル用電
極パターン22,25,28を透視した概略図
で、導電パターン22,25,28は螺旋状に積
層されたコイルが形成されている。
示すL1〓L2線に沿つて切断し矢印方向に見た断
面図である。図中34は前記導電パターン28,
29上に塗布されるフエライト膜である。第5図
cは同図aに示す図示矢印X方向よりコイル用電
極パターン22,25,28を透視した概略図
で、導電パターン22,25,28は螺旋状に積
層されたコイルが形成されている。
以上詳述したこの実施例によれば次のような効
果がある。まずデイレーラインは積層技術により
チツプ部品形状に製造されるので小型化、軽量化
及び低価格化を図ることができる。またチツプ部
品形状となつているのでこのデイレーラインを使
用する回路の小型化、軽量化に寄与することがで
きる。また、積層技術は積層コンデンサの製造等
で知られる如く現在かなり技術が進歩しているの
で、デイレーラインの性能の信頼性の向上も図る
ことができる。また、チツプ部品形状の為、従来
のデイレーラインを印刷基板に接続する場合に必
要とした端子板や端子リードが不要で、印刷基板
上の導電パターンに半田付により簡単に取り付け
ることができ、回路の構成簡易化を図ることがで
きる。
果がある。まずデイレーラインは積層技術により
チツプ部品形状に製造されるので小型化、軽量化
及び低価格化を図ることができる。またチツプ部
品形状となつているのでこのデイレーラインを使
用する回路の小型化、軽量化に寄与することがで
きる。また、積層技術は積層コンデンサの製造等
で知られる如く現在かなり技術が進歩しているの
で、デイレーラインの性能の信頼性の向上も図る
ことができる。また、チツプ部品形状の為、従来
のデイレーラインを印刷基板に接続する場合に必
要とした端子板や端子リードが不要で、印刷基板
上の導電パターンに半田付により簡単に取り付け
ることができ、回路の構成簡易化を図ることがで
きる。
なお、この考案は先の実施例に限定されるもの
ではない。例えばフエライト膜を形成する為のフ
エライトの誘電率はあまり大きくない為、デイレ
ーラインの分布容量成分が不足するような場合に
は、例えば第6図に示すようにしても良い。すな
わち、絶縁基板35にコイル用導電パターン36
を印刷した後、絶縁基板35の側端部351より
基板35上面の略半分に相当する部分に誘電体3
7を塗布し、その上にアース用導電パターン38
をコイル用導電パターン36に重ねるように印刷
する。そして次にフエライト膜39を絶縁基板3
5上面に側端部351より上面全体の約2/3に相
当する部分に塗布し、次のコイル用導電パターン
を印刷する。以下上記工程を繰り返えせば先の実
施例と同じ効果を有する他、コイル用導電パター
ンの各層毎に誘電体を介してアース用導電パター
ンが重ねられるような構成なので、充分な分布容
量値を有するデイレーラインを得をことができ
る。なお、同図bは同図aをL3−L4線に沿つて
切断し矢印方向に見た断面図である。
ではない。例えばフエライト膜を形成する為のフ
エライトの誘電率はあまり大きくない為、デイレ
ーラインの分布容量成分が不足するような場合に
は、例えば第6図に示すようにしても良い。すな
わち、絶縁基板35にコイル用導電パターン36
を印刷した後、絶縁基板35の側端部351より
基板35上面の略半分に相当する部分に誘電体3
7を塗布し、その上にアース用導電パターン38
をコイル用導電パターン36に重ねるように印刷
する。そして次にフエライト膜39を絶縁基板3
5上面に側端部351より上面全体の約2/3に相
当する部分に塗布し、次のコイル用導電パターン
を印刷する。以下上記工程を繰り返えせば先の実
施例と同じ効果を有する他、コイル用導電パター
ンの各層毎に誘電体を介してアース用導電パター
ンが重ねられるような構成なので、充分な分布容
量値を有するデイレーラインを得をことができ
る。なお、同図bは同図aをL3−L4線に沿つて
切断し矢印方向に見た断面図である。
このようにこの考案によれば、小型化及び低価
格化が図られ、かつ使用される回路の小型化、軽
量化及び構成の簡易化に寄与し得、かつ性能の信
頼性も高いデイレーラインを提供することができ
る。
格化が図られ、かつ使用される回路の小型化、軽
量化及び構成の簡易化に寄与し得、かつ性能の信
頼性も高いデイレーラインを提供することができ
る。
第1図は従来のデイレーラインを示す概略斜視
図、第2図は第1図の等価回路を示す回路図、第
3図はこの考案に係るデイレーラインの一実施例
を示す斜視図、第4図も同じく分解斜視図、第5
図aは完成品の斜視図、第5図bは同図aに示す
デイレーラインをL1−L2線に沿つて切断し矢印
方向に見た側断面図、第5図cは同図aに示すデ
イレーラインを図示矢印X方向に透視した概略
図、第6図aはこの考案の他の実施例の一部を示
す斜視図、第6図bは同図aに示すデイレーライ
ンをL3−L4線に沿つて切断し矢印方向に見た側
断面図である。 21,35……絶縁基板、22,25,28,
36……コイル用導電パターン、23,26,2
9,38……アース用導電パターン、24,2
7,34,39……フエライト膜、30,31…
…電極、32,33……アース電極。
図、第2図は第1図の等価回路を示す回路図、第
3図はこの考案に係るデイレーラインの一実施例
を示す斜視図、第4図も同じく分解斜視図、第5
図aは完成品の斜視図、第5図bは同図aに示す
デイレーラインをL1−L2線に沿つて切断し矢印
方向に見た側断面図、第5図cは同図aに示すデ
イレーラインを図示矢印X方向に透視した概略
図、第6図aはこの考案の他の実施例の一部を示
す斜視図、第6図bは同図aに示すデイレーライ
ンをL3−L4線に沿つて切断し矢印方向に見た側
断面図である。 21,35……絶縁基板、22,25,28,
36……コイル用導電パターン、23,26,2
9,38……アース用導電パターン、24,2
7,34,39……フエライト膜、30,31…
…電極、32,33……アース電極。
Claims (1)
- 絶縁基板と、コイル用導電パターン及びこのコ
イル用導電パターンに近接して配設されるアース
用導電パターンから成り前記絶縁基板上に前記コ
イル用導電パターンが螺線状に直列接続される如
く絶縁体と交互に積層される複数の分布定数型パ
ターンと、前記複数積層された分布定数型パター
ンの外周囲に略対向するように設けられ対応する
アース用導電パターンが接続されるアース電極
と、前記複数のコイル用導電パターンのうちの最
底層部のコイル用導電パターンの端部と最高層部
のコイル用導電パターンの端部にそれぞれ接続さ
れる入出力電極とを具備したデイレーライン。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2385980U JPS6145609Y2 (ja) | 1980-02-26 | 1980-02-26 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2385980U JPS6145609Y2 (ja) | 1980-02-26 | 1980-02-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS56125609U JPS56125609U (ja) | 1981-09-24 |
JPS6145609Y2 true JPS6145609Y2 (ja) | 1986-12-22 |
Family
ID=29619955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2385980U Expired JPS6145609Y2 (ja) | 1980-02-26 | 1980-02-26 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6145609Y2 (ja) |
-
1980
- 1980-02-26 JP JP2385980U patent/JPS6145609Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS56125609U (ja) | 1981-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5386206A (en) | Layered transformer coil having conductors projecting into through holes | |
US8050045B2 (en) | Electronic component and method of manufacturing the same | |
CN1307662C (zh) | 堆叠线圈装置及其制造方法 | |
US6956455B2 (en) | Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component | |
JP3048592B2 (ja) | 積層複合部品 | |
JPH06215949A (ja) | チップ型コモンモードチョークコイル及びその製造方法 | |
CN107452460A (zh) | 电子部件 | |
JP2002343649A (ja) | 積層セラミックチップ部品 | |
JPS6145609Y2 (ja) | ||
JPH0745932Y2 (ja) | 積層型コイル | |
JPH05291044A (ja) | 積層型コイル | |
JPS6119179B2 (ja) | ||
JPH11186040A (ja) | 積層型ノイズフィルタ | |
JP3048593B2 (ja) | 混成集積回路部品 | |
JPH0115160Y2 (ja) | ||
JPS6361766B2 (ja) | ||
JP2000049015A (ja) | インダクタアレイ | |
JP2835122B2 (ja) | 積層複合部品とその製造方法 | |
JPH0215411Y2 (ja) | ||
JPH0227533Y2 (ja) | ||
JPS6031242Y2 (ja) | Lc複合部品 | |
JPH02256214A (ja) | チップインダクタおよびその製造方法 | |
JP3245835B2 (ja) | 積層型インダクタの製造方法 | |
JPH0338813A (ja) | Lc複合部品 | |
JPH02101714A (ja) | チップ型インダクタンス素子とその製造方法 |