JPS6143093A - 再設定可能完全使用可能の多段階切換回路網 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明の背景 本発明は電話通信、ｔ￥ｊにセル式即ち細胞式の移動無
線通信系に有用な多段切換□回路網に関連する。再設定
可能な切換回路網は業界で公知で。

例えば米国特許第４，０２３，１４１号；第３．９７＆
２９１号；第−３５８，２６９号；第３，１２９．４０
’７号；第３．２５ａ２６９号；第４，０３８，６３８
号及び第４，０２２，９８２号明細−に記載されている
。

゛再設定可能完全使用可能回路網は唇存接続系の再設定
を会費とするが遊休端子□対の有効接続性が保証される
ものである。この１保証＋１′は１厳密に非ブロック性
１回路網で達成されるが。

この種の回路網は本発明の回路網よりも大きくかつ高価
である。

一胞式移動通信系の要求はこの種の導性系に使用される
切換回路網に別の要求を生ず号。細胞式通イ１．±では
通常、サービス範囲が比較的小さい１細胞１．即ちセル
に分割され、このセル、は１個又は２個以上のラジーア
ンテナと一つのベースステーションとを有する。この全
ベースステーションは地上線を経て移動通信切換局（Ｍ
Ｉ’ＳＯ：　Ｍｏｂｉｌｅ　Ｔｅｌｅｃｏｍｍｎｎｉｃ
ａｔｉｏｎｓ　Ｓｗｉｔｃｈｉｎｇ　０ｆｆｉｃｅ）Ｋ
接続され、この切換局は通信系の制御センターの機能を
有し、又・正規の電話回路網に接続される。

移動呼出は特殊の設定チャネルによる出先及び行先デー
タの、最も近いベースステーションに対する伝送で開始
され、このベースステーションは信号をＭｒＳｏ　Ｋリ
レーする。もし目的二ニット（ダイヤルされた番号）が
地線電話機であれば、ＭＴＳＯｉｊｌ対の音声チャネル
を移動ユニットに割当てた後、正規の電話回路網に対す
る接続を開始する。もし目的ユニットが移動式電話１ａ
−＝ｈればＭＴＳＯは目的−一ットが捜し出されるまで
一つのベースステーションから次のベースステーション
にページング信号を巡回送信する。

目的ユニットはそのローカルベースステーションに肯定
応答を伝送する仁とによって応答し。

仁の応答はＭＴＳＯにリレーされる。

移動ユニットは、これかもとの（又は現在の）セル内に
ある限９割当チャネル対の使用を継続する。しかしユニ
ットが一つのセルから他のセルに移動するといわゆる”
ハンドオフ１と称する手順が開始される。この手順は特
殊の設定チャネルを経由する後続データ交換、新しいチ
ャネ牛対の割当及び新しいベースステーションに対する
セルの径路指定を伴う。

正規の電話通信系では一度接続が行われると。

仁の接続は会話が終了するまで継続する。一方。

ハンドオフのため細胞状通信系内の接続径路がしばしば
速断され又会話が継続中は再接続される。従って細胞状
通信系は本質的に、これが使用する切換回路網に１連の
特殊かつ厳格な機能的要求を課するものである。詳記す
ればこの回路網はハンドオフ間にも再接続が保証される
ような完全な利用可能性即ち可用性を有するものでなけ
ればならない。同様な理由で仁の回路網は信頼性が高く
、又故障径路の検出と回避、並びに修理のための不良部
品の検出と分離が行われる設備を有するものでなければ
ならない。又再接続又はハンドオフが使用者に対して明
瞭にわかること、即ち継続中の会話の警告的遮断又はハ
ンドオフ間にデータ喪失が起こってはならない。最後に
、再接続は迅速に行わなければならず、又この回路網は
有効な制御アルゴリズムが実行されるものでなければな
らない。

現用の回路網では、細胞状ラジオ通信系に関連する機能
的目的を全部達成することはできず。

たとえ達成されたとして、も回路網が大きくなりかつコ
ストが高く、又これらの回路網は迅速な再接続が行われ
ないか又は有効な制御アルゴリズムが実行されなｈ０更
に現用の回路網は加入者／使用者ベースに対する追加に
容易に適合゛するものではない。例えばＮＴ入入力出出
端子を有する回路網ではこの回路網に対する追加はＮＴ
に比例するものではなく　ＮＴ　１ｏｇ２　（ＮＴ）の
割合で従って本発明の目的は、細胞状移動式）ジオ通信
系の全機能的要求に合致するのみならず。

自動構内交換設備（ＰＡＢＸ　：　Ｐｒ１ｖａｔｅ　Ａ
ｕｔｏｍａｔｉｃＢｒａｎｃｈ　Ｅｘｃｈａｎｇｅ　）
にも使用でき□る音声−データ通信に有用な再設定可能
完全可屈切換回路網を提供する仁とにある。詳記すれば
本発明のｌ−は： （ｌ）　　各段階間の過剰導線の使用を基本とする゛汎
用多段階回路網を提供することにあり。

この回路網は現用回路網に比べて遊休端子対０接続に必
要な現存接続再一定確率を大幅に減小すると共に再設定
が要求される際の手順を単純化できる。

（２）回路網を通じて径路検査が容易に行われ。

又不良部品の発見と分離手順が容易に行われる回路網構
成を提供すること。

（３）　　最小減少部品が印刷配線板であシ、又これら
の配線板が回路網中で全部同一である特殊の汎用回路網
を提供する′仁と。

（４）上記の印刷配線板が、必要な入力及び出力端子の
全数に比例して回路網の成長がで゛　きるよ゛うなｉ殊
の汎用回路網を提供すること。

（５）上記の印刷配線板が二重切換素子で、これらの素
子がそれぞれ１個の制御器を有する′２個の接触速断素
子で構成されてい゛るため印刷配線板の総数を約半分に
減少できるような′印刷配線板が使用される特殊の汎用
回路網を提供することである。

一本発萌の要旨 本発明Ｆｉ’ＮＴ入力とＮＴ比出力を有する再設定可能
かつ□完全使用可能な多段階切換回路網゛に関連する。

この回路網は段階的配列内に複数の完全使用可能切換素
子を含む。−これらの段階の内側群は複数の組込モジュ
ールで構成され、外側段の各スイッチは、全部関連した
下位内側モジュールに接続され、これらのモジュール内
では各段階を連結する少くとも１組の接続線は過剰に設
けられる。本発明、即ち連続的に小さい回路網を組込ん
だ複数組の連続構成回路網では段階の数が奇数の時は通
常１個の切換素子２段階の数が偶数の時＃′ｉ２個の切
換素子の最も深いネスティングレベルになる。本発明を
考察するには第１図によってこのネスティング概念を説
明することが有効である。

本発明の回路網はθ段階に分割される。本発明でとのθ
は偶数又は奇数の整数で６切換素子。

即ちスイッチの段数が奇数の時はθ≧３で、偶数の時は
θ≧４である。この回路網の説明では。

”１１　は回路網の段階を示し、　　ｉ＝１．２．３．
・・・、θである。之は中央段を示しθが奇数の時（Ｌ
ｂｉ ！＝θ／２１．である。

回路網内の各段は好適には厳密に非ブロック性の切換素
子を含み、これらの各切換素子は本明細書では最少減少
部品（ＬＲＥ　）と称する。１番段の全ＬＲＥは通常Ｋ
ｌ入力とに１出力とを有するから大きさ、即ちサイズは
ＫＩＸ　　Ｋｌである。もしθが偶数であれば１段内の
ＬＲＥは、　　１８段及び（Ｊ＋１）置設を除いては隣
接段内の上のサイズに尋しい全般的要求はない。

もし０が奇数であればｓ＜ｒＫ対して、又θが偶数であ
ればｉ≦７に対して、この回路網の１番段は（θ−１＋
１）置設の鏡像になり、又１番段と（θ−１＋１）置設
は相補段と称すべきものである。各相補段の全ＬＲＥは
同一サイズで、又に１三Ｋ（＄−ｉ＋１）である０同様
に、各相補段の鏡像位置を占めるＬＲＥは鏡像ＬＲＥと
称すべきである。例えば第１図でＬＲＥＩ、　（２，１
）とＸＪＲＥＨ（２，１）は鏡像ＬＲＥである０本発明
では、相補膜内のＬＲＥは１個又Ｈ２個以上のサブセッ
トにグループ化され、これらのグループはモジュールと
称する。本明細書中で使用されるようＫＪは、ｊ番段な
いしくθ−ｊ十１）（ここでｊ≦ｌ）置設内のＬＲＥで
構成ざもしθが奇数であれば−Ｅ置設゛内の各ＬＲＥも
モジュール群ｊ＝ｔに属するモジュールである。

もしθが偶数であればｊ−１番モジュール群はＬＲＥ対
である。

１番モジュール群内の各、−Ｆニジニール自体は。

（θ−２ｊ＋２）段、Ｎ入力及びＮ出力を有する完全使
用可能方形切換回路網で、又もしｊ＝ｒであればＮ、Ｅ
Ｋ、である。

５番モジュール群の全モジュール中のＩａ。

数と構成は同一であるからモジュール群ｊ内の全モジュ
ールは同一と称すべきである。

上記の全回路網はｊ＝ｘモジュール群と称するモジュー
ルと考えることができる。ｌ≦ｊ≦ｌの場合には、各モ
ジュールは一連の、連続的に小さいモジュールが組込ま
れた複数の組込セットを含み、従って２≦ｊ≦１に対す
るＳｊは（ｊ−１）番モジュール群の大きいモジュール
内に組込まれた七ジュール群ｊのモジュール数であるＯ Ｍ（ｊ、に、・Ｋ３・−−−Ｋｊｓ、　Ｋｊ）　ａ　３
番モジュール群内のＫｊ番モジュールと合同し。

このＫｊ番モジュールはモジュール群（ｊ−ｘ　）内の
Ｋ　−番モジュール内に組込まれ、以下°同様に全ての
ｊに対して１≦Ｋｊ≦Ｓｊの場合には最後のモジュール
はモジュール群ｊ＝２０に２番モジュール内に組込まれ
る。この配置構成は第１図に示される。

モジュールＭ（ｊ、に２．に３．・・・Ｋｊ−１。

Ｋ１）はモジュールＭ’（ｊ　　　１．　　Ｋ２−　　
Ｋａ−・・・。

Ｋｊ−１）内に組込まれているから、モジュールＭ（ｊ
、　Ｋ２．　Ｋ３・・・、Ｋｊ−１，Ｋｊ　）はモジー
−“Ｍ（ｊ−ｘ・Ｋ２・Ｋ３・　−Ｉ　−Ｋｊ−□）に
対して下位モジュールになシ、この後者のモジー−ルは
モジュールＭ（ｊ、ｅ　Ｋ２．に３．・・・・”Ｋｊ−
□、Ｋｊ）Ｋ対して上眩のモジュールになる。

１≦ｌ≦ｌの場合は、Ｒ１ 成するＬＲＥの数で、これらのＬＲＥはモジュール群Ｊ
＝ｉの各モジュール内に包含される。対称配置のため、
Ｒ，＃ｉこの回路網の（θ−１＋１）番段を構成するＬ
ＲＥの数で、これらのりのはモジュール群ｊ＝ｉの各モ
ジュール内に包含される。

又もしθが奇数の場合には、ｔ１１七ジュールは単−Ｌ
ＲＥで、又θが偶数の場合にはこれは１対のｆＩＭ像Ｌ
ＲＥであるからＲ１＝１である。

ｊ（／（θは奇数）又はｊ≦ｌ（θが偶数）Ｋ対し、’
Ｃｌｄ、　　ＬＲＥＬ　（Ｘ、　Ｋ２．　Ｋ３．−　・
−Ｋｊ）はモジュールＭ（ｊ、　Ｋ２．　Ｋ３．　　・
・・、Ｋｊ）内のｊ置設ＬＩＲＥのシーケンス内のＸ　
番ＬＲＥ　（ζこで１≦Ｘ≦Ｒｊ）と合同である〇一方
、ｊ＞４（θは奇数）又はｊ≧（ｊ＋１）（θは偶数）
に対しては１部ＥＨ（Ｘ、　Ｋ２．　Ｋ３・・・・、Ｋ
ｊ）はモジュールＭ（ｊ、に２・Ｋ３．・・−、Ｋｊ）
内の（θＬ、１＋１）段ＬＲＥのシーケンス内のＸ番医
（ここでｌ≦Ｘ≦Ｒｊ）と合同である◎従ってＩＪＥの
対、即ちＬＲＥＬ　（Ｘ　、　Ｋ２．　Ｋ３．・・・、
Ｋｊ）とＬＲＥＨ’（Ｘ　、〜、に３．・・・、　Ｋｊ
）は第１図に示されるように鏡像ＬＲＥである。

もしθが奇数であれば、１番段内の各ＬＲＥはモジュー
ルであるからピボットとなる複数の５部は単一の行先Ｊ
　／、に２．に３．　　・・・、にρ（ここで１≦に、
≦ｓ、）を有する。

本発明では又、上位モジュールの外側段内の各工は全下
位モジュールに接続される。下位モジュールの１組、即
ち１セツト、Ｍ（ｉ＋ｘ。

ｋ２．に３．　　・・・＃　ｋｉ−ｋｉ＋１）（ここで
１≦に１＋１≦Ｓｉ　＋　１）　　内の各モジュールに
接続されたＵのの１組内の各ＬＲＥからの導線数はｉ≦
ｌに対してｆｊである。同様に、ｉ≦ｌに対して。

ｆｊは上の１組、　ＬＲＥＨ（Ｘ、　　ｋ２．　　ｋａ
　、　　−−・ｅｅ、　ｋｌ　Ｘこζでｌ≦Ｘ≦Ｒ，）
内の各ＬＲＥに接続された下位モジュールの１組、Ｍ（
ｉ＋１゜ｋ２．に３．　　・・・、ｋｉ、ｋｊ＋１）内
の各モジュールからの導線数である。第１図は接続パタ
ーンを示し、この図面で１の全惺に対してｆｊ＝２であ
る。しかし後述のように、ただ１組の導線のみが１以上
であることが心壁である。ｆ、が１よシ大きい場合には
これらの導線は識別過剰導線と称すべきである。

もしθが偶数であれば、１番段内の任意のＵ国の任意の
出力は（Ｊ＋１　）置設内の任意の上の任意の入力に接
続され、この場合、複数のＵのが鏡像ＬＲＥに接続され
る全般的要求＃ｉないＯ もしθが奇数であれば、モジュール群ｊ＝！−１内の各
モジュールは３段回路網で、Ｓｊはこの各３股モジュー
ルの中央膜内のＬＲＥ数である。従ってθが奇数の時に
Ｒ（ｊ−１）””　ＳＪ”Ｒ（Ｚ＋１）　　であること
は本発明の特殊な特徴である０ ２≦ｊ≦ｌ　に対しては、　　Ｎｊは上Ｌ（Ｘ、に２゜
ｋａ、１Φ、ｋｊ−１）（ここでｌ≦Ｘ≦Ｒｊ−１）内
゛のＬＲＥから下位モジュールＭ（ｊ、　ｋ２．　ｋａ
−・；・ｋｊ）内の各七ジュールで受信する導線の総数
である。同様に２≦ｊ≦１の場合には、　Ｎｊは下位モ
ジュールＭ（ｊ、に２．に３．　　・・・・。

ｋｊ−１＝　　ｋｊ　”）　（こむで１≦ｋｊ≦Ｓｊ）
内の各モジュールからＬＲＦ／Ｒ（Ｘ、　ｋ２．　　ｋ
ａ、　　・・・・。

ｋｊ−ｘ）内のＬＲＥで受信する導線数である。

前記のように８本発明の全回路網自体が１つのそジニー
ルであり、従って８．：１及び！１１１１＝ＮＴで定義
される。更に第１段に対しては。

（Ａ）　＝　ＣＮＴ／ＫＩ）　（ｇ）、＊こ仁で記号Ｃ
Ａ）は本明細書では　　最小整数≧Ａｔ−意味するもの
と定義する。

２≦ｉ≦！の場合には、モジュールの分布。

モジュール間導線及び内部モジュールＬＲＥ　（複数）
はそれぞれ下式で与えらスＬる： ５ｉ＝Ｋ（ｌ１）”’（ｉ−１）　　　（ａ）Ｎｆ”ｆ
（ｌ−１）＊Ｒ（ｉ−１）　　　　　（４）及びＲ，＝
（Ｎｉ／Ｋｉ）　　　　　　　　　（５）本発明の回路
網が完全な利用性、即ち完全可用性を有するためには１
≦ｉ≦Ｐに対して下記の条件が成立しなければならない
： （Ｋ４＊Ｒ１＊、　　　ｊ）≧ＮＴ（６）コ＝１ 更にｉ方程式（３）、　（４）、　（５）及び（６）が
満足されれば、後述のような完全可用性に対して泥分な
数の千ジュール及びＬＲＥが保証される。

吋は１組込み概念、即ち下記のネステイング概念： ここでｖ＝ｉ−ｘ（ｏが奇数の時）、又Ｖ＝１（θが偶
数の時）で、ξ＝１（θが奇数の時）又ξ＝０（θが偶
数の時）である。

に基づく回路網を構成するのに必要なＬＲＨの総数であ
る。

上記回路網の構成に使用される過剰導線の重要性は方程
式（３）及び方程式（４）と（５）の組合せの帰納（ｒ
ｅｃｕｒｓｉｏｎ）　、即ち なる式から理解できよう。

上記のように、任愈の＋＜４に剪して、ｆｉ〉イの場合
にはモジュール群ｊ＝ｉ＋１内に必要なモジュール数は
ｆｉ＝１の場合に比べて、方程式（３）に従って減少さ
れ、又１番モジュール群の各モジュール内、及びこれら
に後続する下位モジュール内の庇の数は方程式（８）Ｋ
従って増加する。方程式’＜ｋ）、ｆｒよる５番モジュ
ール群内のモジュール数の上記の減少は縮小化、即ちコ
ンパクションと称する。この縮小化の結果１回路網に更
に強力な接続性が得られる。この接続性は従来装置で得
られない本発明の特徴である。

上記縮小化で得られる接続性の増大は従来公知の完全利
用可能の回路網、即ちＶ、Ｅ、Ｂｅｎｅｓ氏の論文、　
　”Ｍａｔｈｅｍａｔｉｃａｌ　Ｔｈｅｏｒ）ｒ　ｏｆ
　ＣｏｎｎｅｃｔｉｑＮｅｂｐｙｏｒｋｓ　ｆｏｒ　Ｔ
ｅ１ｅｐｈｏｎｅ　Ｔｒａｆｆｉｃ”　　Ａｃａｄｅｍ
ｉｅ　Ｐｒｅａｓ（ｌ９６５）に記載されているように
、縮小化（即ち、　　ｆｉ＝ｌ　、　　１≦ｌ≦７−１
）を使用しないが方程式（３）を満足する回路網と比較
すれば明らかである。

上記文献の回路網で、ｌ≦ｉ≦ｙ−１に対しであるｆｌ
が１例えば２に増加したと仮定しよう。

換言すれば、ｆｌ＝ｌのもとの設計が新しい設計ｆｌ＝
２になったと仮定しよう。これは新しｂ回路網ではＳ’
、＋１＝＝（Ｋ黍／２〕及びＮ′ｌ＋□＝２Ｎ１＋□−
であることを意味する。従ってこの新しい回路網内の（
ｉ＋ｘ）番モジュール群−は、・もとの°回路網、即ち
これらの各モジュールＭ（ｌ＋１゜ｋ２・　′に３・　
°°°・ｋｉ−ｋｉ＋１　）自体が完全使用可−，かつ
サイズ（２Ｎｉ　＋　１　×２Ｎｉ　＋　１　”）の副
回路網で、これに対し各Ｉ、ＲＥＬ（Ｘ；　ｋ、２．　
、　、　、　旭）がｆ、＝２連結を有し、かつ各工Ｒ（
ｘ、に’２゜・・・、”ｋ、）がｆｌ＝２連結から受信
するもとの回路網のモジュール数の約半分で構成される
。もとの回路網が完全利用性を有するため、又（ｌ＋１
）番モジュール群の各モジュールも完全利用可能副回路
網であるため、上記の折回路網は完全利用可能である。

上記の理論ｔ’　ｆｌ　＞　１の一般的の場合に発展す
ることは簡単である。従って方程式（３）ないしく６）
を満足する縮小化回路網は完全可用性である。　　　　
　　□ 完全可用性の維持に関連して同様に重要なことは２本発
明の縮小化回路網は、新しい入力対出力割当を満足する
ため既存接続を再設定しなければならない公算が低いこ
と、及び既存の回路網で上記再設定が避けられない場合
に大きい再設定選択（従って非常に簡単な再設定）が行
われるすぐれた性能を有する点である。例えば。

１番モジュール群に対してｆ（ｊ−□）＝１の時モジュ
ール間の再設定が必要の場合には、もしｆ（ｊ−□）〉
１であればこれに対応する再設定は必要ではない。しか
しｆ（ｊ−□）＞１の時再設定の必要がなくともｆ（ｊ
−□）＝１の時に再設定が必要な場合がある。又’（ｊ
−ｘ）〉１で、１番モジュール群のモジュール間再設定
が必要であれば、過剰導線は一般にモジュール間の使用
中接続径路変換のために使用されるシーケンス総数が増
加する。

方程式（３）、　（７）及び（８）を組合わせると、縮
小化汎、１用回路網中のＬＲＥの全数は下記のようＫな
る：゛ 本発明の好適実施例では１回路網の全段内のＬＲＥは同
じサイズで、ｌ≦Ｉ≦ｌの総ての値に対してに、　＝　
Ｋ　　で、又にとＮＴは下記の値を有する：数及び入力
／出力端子の数に比例し、換言すれば： ＲＴ　＝θ”　ＮＴ／に０３ に対して最大サイズに達し、又これは飽和点を限定する
。

本発明の原理で得られ、かつ方程式α呻及びαＤの条件
に従う回路網の代表的成長曲線は第２図−に示され、こ
れらの曲線は＃＝３．５及び７゜又に＝８．１６及び３
２に対するものである〇本発明の回路網の特性と利点は
添付図面による好適実施例に対する下記の詳細な説明か
ら明らかであろう。

好適実施例の説明 第３図に示す切換回路網１０は、再設定可能かつ完全可
用性回路網で、この回路網では任意の休止端子対の接続
が完全に行われるが既存の接続系では再設定が必要であ
ろう。。

館３図の特定実施例では回路網に１０２４人力と１０２
４出力（即ちＮＴ　＝　１０２４　）及び５段階（即ち
θ＝５）がめ９１人ないしＥの各段は一連の同一方形Ｌ
ＲＥ１１で構成される。

本発明によれば２回路網内の各ＬＲＥ　１１は単一の印
刷回路板（ＰＣＢ）か、又は大きいサイズのＬＲＥを構
成する１群のＰＣＢである。この特定実施例では、Ａ段
の各ＬＲＥは１６人力導線１２と１６出力導線１３（即
ちに＝１６）を有するＰＣＢである。同様にＢ段の各Ｌ
ＲＥ１１は１６人力導線１３と１６出力導線１４ｆ：有
ＩるＰＣＢである。図示のようＫ　ＬＲＥ　１１からの
出力導線は１段階内にあシ、換言すれば回路網Ａ、Ｂ、
Ｃ及びＤ段はそれぞれ次の段Ｂ、Ｃ，Ｄ及びＥ内の４Ｅ
　１１に対する入力導線になる。従って回路網１０に対
する１０２４人力は１段階から次の段階に達する１０２
４　’導線に接続し、最終段（即ぢ第５段）Ｅの１０２
４出力で終結する。

外側段ＡとＥ内のＬＲＥの数は６回路網の入力／出力総
数を単−ＬＲＦ２の端子接続数で除算すること（即ちＲ
□＝　Ｒ５＝　１０２４　／　１６　＝　６４　）によ
って計算される。

＃ｃ１段内のＬＲＥ　ｘｌｘｃ＋ｈ）−（６４）は、第
、１図に示すようにそれぞれ個々にＬ回Ｌ（ｌ）、　Ｌ
ＲＥＬ（２）　。

・・・、Ｌ即Ｌ（６４）及びＬＲＥＲ（ｌ）、住職（２
）、・・・。

ＬＲｌｉＲ（６４）と指定する。

回路網１０の図示の５段実施例では、第２゜第３及び第
４段、即ちＢ、　Ｃ及びＤ段はそれＦれ１組のモジュー
ル１５を含み、これはＡ段及びＥの下位モジュールであ
る。第３段、即ち０段では、　ＬＲＥ　ＩＩｃは一連や
内側モジュール１６を構成し、これらの内側モジュール
は七ジュールｌ、５の下位モジュールで、モジュール１
５内に組込まれる。

第３図に示すように、第１段Ａと第５段Ｅ内の各ＬＲＥ
間及び次の下位モジュール間（即ちｆｌ＝２）にはギれ
ぞれ２本の導線がある。例えば第１段Ａ内の′ＩＭｌｌ
＆（ｌ）の第１組の２導線１３ト１３′はモジュール１
５　（ｌ）に接続され、詳記すれば導線１３はＬＲＥ＝
１１ｂ（ｌ）に、又導線１３′はＬＲＥ　１ｌｂ（５）
に接続される。

各外−側ＬＲＩ　ｌａと各下位モジュール１５との間に
、は、２本の導線があるから８個の下位モジュー叩 ル　ｌ）　−（８）が必要である（即ち５２＝１６／２
　＝８）。

モジュール１５　（ｌ）−（８）はそれぞれ個々にＭ（
２，、１）、　Ｍ（２，２）ｅ　Ｍ（：２２．＋３）門
・・。

Ｍ（，２，８）と指定され、又各モジュール１５は完全
可用性３段回路網である（第１図参照）。

回路網１０に対する入力／出力は、モジュール１５　（
ｌ）−（８）間で平等に、即ちこれらの各モジュール１
５が第１段Ａの上１１ａから１２８導線１３及び１３・
′（即ちＮ２＝　２（６４）　＝　１２８　）　ｔ’経
て受信するように分布される。

各モジュール１５内では、＠２．＠３及び第４段内の１
１１ｂ　、　　ｌｉｅ及びｌｉｄはそれぞれ１６人力導
線と１６出力導線とを有する＠ イ叫）−ル１５が受信する導線総数（即ちＮ２＝　１２
８　）は各モジュールの臭側段（即ち第２段Ｂと第４段
Ｄ）内のＬＲＥ１４ｂと１４ｄＫ平等に分布される。従
って８個のＬＲＥｌｌｂとｌｉｄが各モジュール１４０
両段ＢとＤに必要である（即ちＲ２：　Ｒ４＝　１２８
／１６　＝　８　”）。゛モジュール１５　（ｌ）内の
第２段ＬＲＥｌｌｂは個々にＬＲＥＩ、（ｌ，１−）、
　ＬＲＥｌ、（２、１）　、　　・・・、　ＬＲＥＬ（
８，１）と指定され、又第４段ＬＲＥ１１ｄは個々にＬ
ＲＥＲ（ｌ，１）、　　上Ｈ（２、１）　、　　・・・
、比−（８゜ｌ）と指定される。このＬＲＥの指定法は
以下同様に、モジュール１５　（８）内の第２段り匪１
１ｂは個々Ｋ　ＬＢＥＬ（ｌ、８）　、　ＬＲＥＬ（２
、８）　、　　・−・。

ＬＲＥＨ（８、８）　、又モジュール１５　（８）内の
第４段のＬＲＥ　ｎｄは個々にＬＲＥＲ（ｌ、８）　、
　ＬＲＥＲ（２゜８）、・・・、　ＬＲＥＲ（８，８）
と指定される（第１図参照）。

中央段Ｃ内の各ＬＲＥ　ｌｉｅはこれ自体がモジュール
で、これらの特定上位モジュール１５の外側段ＢとＤ内
の各上からの導線１４と１４′に接続される。従って８
個のＬＲＥ　１ｌｃ（ｌ）　−（８）が各モジュール１
５の中央段に必要である（即ちＳ３耽１６／２＝８）。

モジュール１５　（ｌ）内の中央段Ｈの１１０はＭ（３
，１，１）、Ｍ（３，１，２）、　　・・・。

Ｍ（３，１，８）と指定され、又モジュール１５（２）
内の中央段ＬＲＥ　ｏｃ　ＦｉＭ　（３，２，１）。

Ｍ（３，２，２）、　　・・・、Ｍ（３，２，８）と指
定される。中央段ＬＲＢ　ｌｉｅのこの指定法は以下同
様に０％ジュール１５　（８）内の中央段り部ｌｉｅは
Ｍ（３，８，１）、Ｍ（３，８，２）、・番・、Ｍ（３
，８，８）と指定される。

上記の縮小化回路網ｌＯを構成するのに必要なＵのの総
数は３２０．即ち峙＝　（（２）（６４）　＋　８（ｌ
２Ｘ　８　）　＋　８　）　＝　３２０である。

上記に対して現用の５段構成で１０２４人力／出力を有
する回路網は２５６　（ｌ６Ｘ　１６　）　ＬＲＥと２
５６　（４Ｘ　４　）　ＬＲＥを必要とする。詳記すれ
ば２イ第１段と第５段に６４　（ｌ６Ｘ　１６）　ＬＲ
Ｅを有し・、第２段及び第４段のネステイングレベ′ル
にそれぞれ４（ｌ６Ｘ１６）ＬＲＥを有する１６個のモ
ジュールが必要で、各モジュール内の第３段は１６（４
Ｘ４　）素子で構成されよう。

前記の特定例で示されるように、対応回路網パラメータ
を有する現用回路網（即ちＮＴ＝１０２４及びθ＝５）
は本発明によって構成される回路網（即ち５１２対３２
０）よりも多数のＬＲＥが必要である０更忙現用回路網
は２型式のＬＲＥ（即ち（ｌ６Ｘ　１６）と（４Ｘ４　
）型式）を必要とするのに対して２本発明による過剰導
線と回路網縮小化は回路網の総合的接続性を大幅に向上
する。

従って既存接続系を新接続系に再設定する公算は大幅に
低下される。

Ｂ　回路網制御 又段階間に設けられる過剰導線による回路網ｌＯの特有
接続性は、新しい接続性要求を満足させるため既存接続
系の径路再設率に対する必要性を大幅に減少する。しか
し既存径路の再設定が必要の場合忙は回路網維持に多種
の再設定法が存在すゐ。第３図と第４図について説明す
。

ると１通常、′内部収れん制御装置“（ＩＣＣ：Ｉｎｍ
ｒｄｌｙ　Ｃｏｎｖｅｒｇｅｎｔ　Ｃｏｎｔｒｏｌ　）
　　と呼ばれる制御装置は現在好適とされているもので
ある。

ＩＣＣ法忙よれば、θ段回路網はｌ領域に分割され、こ
のｌは方程式（ｌ＆　）又は（ｌｂ）で与ｔられる◇ｉ
≦ｌに対してはＤｉはｉ番制御領域辷示す・ 制御領域は１対の回路網補助段内のＬＲＥで構成される
から、θが奇数の場合のｉ≦ｌに対して、又θが偶数の
場合のｉ≧ｌに対して、ＤｉＩＩｉｉ番段及び（置設量
＋１）置設の制御領域である。もしθが奇数であれば、
Ｉ置設のＬＲｋ−のみが制御類−１即ちり、領域を構成
する。

例えば第３図には５段回路網内の３制御領域氷示される
ｏＫ１Ｋ１制御領域値１の回路網の第１段内の指定Ｕの
１１８とモジュール１５　（ｌ）　−（８）の任意の一
つのモジュールとの間の接続の再設定を制御する。この
第１制御領域は又、モジュール１５　（ｌ）　−（８）
の任意の一つのモジニールと回路網の第５段内の指定Ｉ
Ｍ１１ｄとの間の接続の再設定をも制御する。

第２制御領域Ｄ２はモジュール１５の第２段内の指定Ｌ
ＲＥｏｂと、同じモジュール１５の第３段内のＬＲＥｌ
ｌｅとの間の接触の再設定を制御する。第２制御領域は
又モジュール１５の第３段内の指定Ｕ（ト）ｌｉｅと、
同じモジュール１５の第４段内ＬＲＥｎｄとの間の接続
の再設定をも制御するＯ 第３制御領域Ｄ３は七ジュール１５の中央股上内の径路
の再設定を制御する。

上記のＩＣＣ法は２回路網の両外側段から始まる径路を
対称的に内側に移動するように再設定する。従う一１ｔ
（ｉに対して制御領域Ｄｌは、上位モジュールＭ（ｉ、
　　入２−”３−　　・、、、に、）内で指定された１
番及び（θ−１＋１）番上から組込下位モジュールＭ　
（ｉ　＋　１　、　ｋ−２，ｋａ、・・・、に１．に、
＋□）（こむでｌ≦に、＋□≦Ｓｉ＋□）までの径路を
接続ける。この径路形成には既存接続系まで下位モジュ
ール間の再設定が必要であろう。

下位モジュールＭ（ｉ　＋１．に２．　　ｋ３ｅ＊・。

ｋｉ、に１＋□）（ここで１≦ｋｌ＋□≦Ｓｉ＋ｉ）の
うち影蕃を受けたモジュール内で、従来の接続性の問題
はり、＋□制御領域内に起こる。この領域は、影Ｉ＃を
受けた（ｉ＋１）番及び（θ＋ｉ）置設ＬＲＥから組込
下位モジュールＭ（ｉ＋２．に２゜ｋ　・・・　ｋｋ−
に、）（ここで１≦３　　　　　ｓ　　　ｉｓ　　　１
＋１＃　　　１＋２に１＋１≦Ｓｉ＋２）’達する径路
を接続するに過ぎない。

もしθが奇数であれば、上記の手順ｔ−１回反復すると
、１番段（又はθが偶数の場合は１番と（Ｊ＋１）置設
）に対して内１１１１に収れんする再設定が行われ、再
設定は最終的にＤ１制繍域内で完全に解決される。

この再設定問題はＵのの相補段対間で内側に収れんする
から１発生した問題の自然区分が行われ同時に素子分離
の問題も解決される。例えばＤｊ制御領域内で既存径路
の再設定が決定され。

仁の再設定はあるＳｊ＋、下位モジュールの既存径路の
別の再設定を要求する・これらの各下位モジュール内の
再設定は、この再設定がそれぞれ個別の下位モジュール
内に限定されているため同時に行われる。従って任意の
ｊ番下位モジュール組内にはＳｊ制御器が各モジュール
に設けられる。この各制御器＃′ｉこのモジニールの入
力段内のＲ，Ｌ）の間、及び出力段内のＲＪ　ＬＲＥ間
の径路の再設定を単独で考慮する０好適には仁の最も深
い、即ち最も内側の制御領域では、上記の接続性の問題
は一つの制御器が複数の内側モジュールに有効に機能す
るように精密に区分されるＯ ある制御領域に関連して、＊続径路が要求されている入
力ＬＲＥ　七出力ＬＲＩ２間に遊休導線を有する下位モ
ジュールが嫌い場合にのみ再設定が要求される。第４図
に示されるように１本発明の回路網は、上記の場合に、
要求された入力上に対して少くとも一つの遊休導線を有
する内側モジニール（第４図のＰ）が常に存在する。

同様に、ｌ！求された出力ＬＲＥＩＣ対して少くとも一
つの遊休導線を有する別の内側モジュール（第４図のＱ
）が常に存在する。制御器は常・に。

入力ＬＲＥ対出力ＬＲＥ連結−使用情報を含む情況表を
単に検査するだけで上記のような内側モジュール対を決
定できる・従って最も内側の制御′領域を除いて、どの
接続要求が内側モジュールを通して満足されているかを
知る必要がなｈから各内側モジュールはその独自の制御
器で使用される。

再設定に対する上記のＩＣＣ法はこの回路網の各段階に
対して同一である。一つの内側モジュールが要求された
入力及び出力ＬＲＥの両者に対して遊休導線を有する限
シ内側モジュール（即ち第４図のＰとＱ）間の使用中接
続径路の交換を簡単に行なう。との交換が行われると制
御は次の内側領域に転送される◇もしθが奇数であれば
１番段に達するまで、又０が偶数であれば１番段及び（
ｌ＋’ｉ）置設に達するまで上記の転送が反復され、こ
の到達点で回路網内に完成再設定径路が確立されて再設
定が行われる。これに関連して、再設定が要求された時
過剰導線はモジュール間の使用中接続径路交換のための
使用可能手順の総数を増加する゛ことになる。

上記のＩＣＣ法に従って再設定を制御するためマイ°ク
ロプロセサを使用する回路は当業者ＫＦｉ公知である。

再設定可能完全使用性回路網では１通常欠陥径路は遊休
端子対の接続忙使用される美大な代替径路によって隠さ
れた状態にある。従って欠陥が発生した時は修理又は交
換のため欠陥径路を分離し又識別しなければならない。

従って本発明の回路網は通常、径路検査システムを含み
。

又各ＬＲＥＫ　Ｆｉこの検査と欠陥発見のためバイパス
ループが設けられる。

回路網制御器が実装される径路検査システムは下記の機
能を有する： （ｌ）入力−出力接続が要求された時回路網内の径路が
決定される暮 （２）入力端子から試験信号が上記の径路を経て出力端
子に伝送される； （３）　　もし試験信号が正しく受信されれば使用者は
この回路網に接続される； （４）　　もし試験信号が出力端子で正しく受信されな
ければこの切換回路網内に別の径路を決定し１次の試験
のため欠隔径路を含むＬＲＥを識別して記録する； （５）欠陥ＬＲＥ　ｉ分離し、又欠陥通路を経て試験信
号を送シ、一つづつ各ＬＲＥのバイパスループを経て試
験信号を分路するＯ 　　ＬＲＥ 第５図にはＬＲＥ　１１の概略線図が示される。

１１１は、それぞれ導線２１．によって接続されたマル
チプレクサ１８と、導線２３によって接続された（　１
６　Ｘ　１６　）　スイッチ１７と、導線２４によって
接続されたトライステートドライノ＜１９に接続された
制御器１６を含む。

１６本の個々の入力導線１２は導線１２′によって（ｌ
６Ｘ　１６　）スイッチ１７に、又導＠２０によってマ
ルチプレクサ１８に接続される。もしＬＲＥＩＩがこの
回路網の第１段に禽れば入力導＠１２＃ｉ外側回路網１
０から接続され、又もしＬＲＥｏが第１段になければ入
力導線１２は先行膜内の上から接続される。

導線１３はＬＲＥｌｌの出力導線である。導線１３は導
線２５を経て（ｌ６Ｘ　１６　）スイッチ１７に接続さ
れ、又トライステートドライノ１．９（りに接続される
。もしＬＲＥＩＩがこの回路網の最終段内ｌＣアれば、
出力導線１３はこの回路網の出力になシ、又もしＬＲＥ
ｘｌが最終段になれば出力導線ｉ、　ａ　ａ次段の出力
導＠１３になる。

導線２０．２２及び２２′、マルチプレクサ１８及びト
ライステートドライバ１９（ｂ）はバイノぐスループを
構成し、このループは前記のように欠陥スイッチ１７の
検出と分離に使用される・第６図には（ｌ６Ｘ　１６　
）　ＬＲＥ、１１に対する特殊の回路図を示す。この実
施例では（ｌ６Ｘ　１６　）スイッチ１７は厳密に非プ
四ツク性の回路網であるが９次段の接続要求に従う入力
又は出力の再設定管行うものである。

この実施例でａ、　　（ｌ６Ｘ　１６　）スイッチ１７
は１６：１マルチプレクサ２７（ＪＬ）　−（ｐ）で構
成され、各マルチプレクサ２７は入力導線１２′に接続
された導線２６ｔ−受信する。各マルチプレクサ２７の
出力は各単一導線２ｓ（ａ）　−（ｐ）で伝送され。

これらの導線は一緒になってスイッチ１７の出力２５を
構成する。

制御器１６は８進レジスタ２８（ａ）　−（ｐ）で構成
される。これらのレジスタ２８　ｕ導線ｚｑ（ａ）−（
ｐ）でマルチプレクサ２７に接続される。制御器１６に
対する制御信号は導線１１０ヲ経て第４図のモジュール
制御器１１１から受信される。

第７図は（ｌ６Ｘ　１６　）ＰＣＢ　４２の線図で、こ
のＰＣＢは他の３個と組合わせて（３２ｘ　３２　）Ｌ
Ｈの１１を形成する０ＦＣＢ　４２は（ｌ６Ｘ１６）ト
ライステート出力スイッチ３Ｇ、１６：１マルチプレク
サ３３．２個の４進レジスタ３７と３８．及び２個の１
６ビジトレジスタ３９と４１を含む。

入力導ｉｌｌ　２１ま導線１２’によってトライステー
トスイッチ３０に、又導線３２によってｉルナプレクサ
３３に接続される。もしＬＲＥ　１１が第１段内にあれ
ば入力導線１２は回路網の前段内のＬＲＥＩＩから導か
れる〇 導線４４はＰＣＢ　４２に対する出力導線である。

導線４４はＬＲＥ　１１内の別の姉妹要素であるＰＣＢ
４２に接続されるか、又は次の外側段内のＬＲＥ　１１
に接続される。

導線３２．３４及び３４′、マルチプレクサ３亀及びト
ライステートドライバ３１は前記（Ｄバイパスループを
構成し、導線３４′は導線３４の１＝１６分岐である。

レジスタ３７，３８．３９及び４１はバイパスループを
制御するのに使用され、この制御信号は第４図のモジュ
ール制御器１１１から導線］１０を経て受信される。

第８図にはＰＣＢ　４２の特定の回路図が示される。

この実施例ではＬＲＥＩＩは４個のＰＣＢ　４２　”ｔ
’構成され、これは厳密に非ブロック性回路網であるが
次の段の接続要求に応じて入力又は出力の再設定を行う
。

クヤ実施例では、　　（ｌ６Ｘ　１６　）　ＰＣＢは１
６：１マルチプレクサ４６（ａ）　−（ｐ）とトライス
テートドライバ５２（ａ）　−（ｐ）で構成される。

各マルチプレクサ４６は入力導線１２′に接続されてい
る１６導線４７から受信する。各マルチプレクサ４６は
単一導線４５でトライステートドライ／（５２に接続さ
れる。各トライステートドライバ５２の出力は１６導線
４２（ｃ）　−（ｐ）に送られ、これらの導線は一緒に
なって（ｌ６×１６）スイッチ４３の出力を構成する。

制御器１６′は８進レジスタ４８（ａ）　−（ｐ）と８
進レジスタ５０（ａ）　−（ｄ）で構成される。８進レ
ジスタ４８は導線ｎ（ａ）　−（ｐ）でマルチプレクサ
４６に接続され、又８進レジスタ５０は導線５ｌ（ａ）
　−（ｐ）でトライステートドライバ５２に接続される
。

制御器１６′に対する制御信号は第４図のモジュール制
御器１１１から導Ｉｉ！１１０を経て受信される。

第９図は第５図の（ｌ６Ｘ　１６　）スイツ′チ１７の
第２実施例の線図である。この実施例の（ｌ６Ｘ　１６
　）スイッチ１７！３段構成で１２個の−（ａｘｅ）ス
イッチ１７’（ａ）　−（ｌ）で構晟される完全可用回
路網である。

入力導線１２′は第１ＲＡの４個のスイッチ１７’（ａ
）、　　（ｄ）、　　（ｇ）及び（ｊ）の間ＫｓＦ等に
分布される。従って第１段Ａの各スイッチ１７’は４本
の入力導線５３から受信する。同様に第２及び第３段（
即ちＢとＣ）内の各スイッチ１７’は４本の入力導線か
ら受信する。

再、設定可能完全可用回路網の論理によれば。

各スイッチ１７′は４出力５４を有し、これらの出力の
４組（即ち５４（ａ）　−（ｐ）　）は−緒になって（
ｌ６Ｘ１６）回路網１７の出力２５を構成する０ 上記の（ｌ６Ｘ　１６　）回路網１７は第４図のモジュ
ール制御器１１１から導線１１０を経て制御信線５５．
５６及び５７ｆ：経て各スイッチ１７′に送られる。

第１０図は第９図の（４Ｘ４）スイッチ素子１７′の回
路図である。この実施例ではこのスイッチ素子はＤ型フ
リップフロップ５８（ａ）　−（ｊ）、バッファ５９（
ａ）　−（ｇ）　、　　２人力ＮＡＮＤゲート６０（＆
）　−（ｈ）　、　　３人カー酒蔚ノ′グードロ１（’
）　’　　（ｐ）　＋２人力居のゲートａ２（ａ）　−
（ｈ）及びトライステートドライバ６３（ａ）　−（ｐ
）で構成される。

４個の入力端−ｊ　５３（ａ）　−（ａ）はそれぞれバ
ッフ７５９（ｄ）　−（ｇ）に接続され第９図の上総介
入力１２’の４構成要素である。

制御信号は端子５５，５６．６４及び５７（＆）−＜ｅ
＞でスイッチ素子１７′によって受信きれ。

とれ４の端子は第９図のＵの総合制御大男’ｌｌＯめ構
成要素で、制御信号Ｆｉ第４図のモジュール制御器ｉｘ
ｉから得られる。

第１０図に示すように、端子６４で受信された制御信号
Ｆｉ、　Ｄ型フリップフロップ５８（ａ）　−（ｊ）を
初期設定するバッファ５９（Ｃ）に印加される。Ｄ型フ
リップフロッグ５８は２人力ＮＡＮＤゲート６０（ａ）
　−（ｈ）と３人力前ゲート６１（ａ）−（Ｐ）　ｔ−
制御する。端子５５で受信された制御信号はバッファ５
９（ａ）に印加され、更ＫＤ型フリップフロップ５８（
ａ）　−（（り　Ｋ、端子５７（ａ）　−（ｅ）で得ら
れた信号をロードする。同様に、端子５６で受信された
制御信号はバッファ５９（ｂ）にロードし、このバッフ
ァは次にＤ型フリップフロップ５８（ｆ）　−（ｊ）に
７リツプフロツプ５８（ＩＬ）　−（ｅ）内の信号全ロ
ードする。端子６４で受信された制御信号は全部のＤ型
フリップフロップ５８に送られる。

ＮＡＮＤゲー）　６０（ａ）　−（ｈ）　　の出力信号
はそれぞれトライステートドライバ６３（ａ）　−（ｈ
）に送られ、これらのドライバは信号を出力端子５４（
ａ）と５４（ｄ）に供給する。出力端子５４（ａ）はト
ライステートドライバ６３（ａ）　−（ｄ）に接続され
。

又出力端子５４（ｄ）はトライステ、−トドライパ６３
（ｅ）　−（ｈ）　Ｋ接続される。

３人力陽即ゲート６１（ａ）　−（ｐ）の連続対（例え
ばａｌ（ａ）　、　　（ｂ）　：　ａｘ（ｅ）　、　（
ｄ）　：　　等）の信号はそれぞれ２人力ＮＯゲート６
２（ａ）　−（ｈ）　Ｋ送られ、更にトライステートド
ライバ６３（ｌ）　−（Ｐ）Ｋ送られる。

トライステートドライバ６３（ｌ）−（Ｊ）は出力端子
５４（ｂ）に接続され、又トライステートドライバ６３
（ｍ）　−（ｐ）は出力端子５４（（りに接続されるＯ スイッチ素子１７′の出力端子５４（ａ）　−（ｄ）は
第９図に示される上総合出力２５の４構成要素である。

上記の回路網では、出力に対する入力の指定は、もし接
続が回路網の特定の入力Ｉ、と特定の出力Ｏｖ（ここで
１≦ｐ≦ＮＴ〒１≦Ｖ≦ＮＴ。

又もしｐ≠Ｖであれば）の間に要求されるとすれば２重
型式で行われることが多く、この場合は対応接続は入カ
ニ、と出力Ｏｐとの間に要求ブれる。このような任意の
２重型式要求の場合′は要求接続の指標が交差するから
この型式の指定を交差指定と称する。

交差指定では入力／出力端子ＮＴは偶数であることが必
要で、この理由はＮＴが奇数であれば全部のＮＴ大入力
ＮＴ比出力含む２重要求の完全なセット、即ち集合は特
定できないからである。

−（ｊ）がこの回路網のｊ番段内のＬＲＥに対する特定
入力を指定し、又０ｔ（ｊ）がｊ置設（ζこで１≦Ｓ≦
ｋｊでｌ≦ｔ≦ｋｊ下ある）内のＬＩＮＥの特定出力を
指定したと仮宥しよう。

この回路網の相補膜内の２個のＬＲＥ　Ｈ、もしあらゆ
るｔ及びＳの値に対してｊ番段内のＬＲＥが１８（ｊ）
を０ｔ（ｊ）に接続し、又（θ−ｊ＋１）置設内の上が
ｉｔ（θ−ｊ＋１）を０８（θ−ｊ＋１）Ｋ接続すれば
交差状態にあると称すべきである。

本発明のθ段回路網では、θが偶数で又４□。

ｋ２．・・・、　ｋ、が全部偶数の場合には、交差指定
の実現に対して鏡像ＩλＥが交差状態にある意味で、こ
の交差指定が鏡像ＬＲＥに対して対称的に実現される。

全部の鏡像ＬＲＥが交差状態にある指定の実現は対称的
実現と称する。

回路網内の全文指宥の対称的実現を達成するには、０が
偶数であれば１番段内のＬＲＥが特殊９方式で（ｌ＋ｉ
）番内のＬＲＴＣに連結されることが必要で、鏡像ＬＲ
Ｅ間の連結は必ずしも必要ではない。この種の連結パタ
ーンを交差接続と称する。

導線過剰パランータ、　　ｆｌ、　　ｆ２．・働・、　
ｆｌ−１の特徴によって本発明では２種類の交差接続パ
ターンが使用される。詳記すれば、　１≦ｔ≦Ｋ。

に対しては各ｏｔ（ｊ）は各１ｔ（Ｊ＋１）　　に連結
され。

この場合の交差接続は「一致パターンを有する」と称す
る。一方、奇数のｔに対してｏｔ（））が１（ｔ＋ｇ（
Ａ’＋１）Ｋ連結され、又偶数のｔに対してｏｔ（ｌ）
がｉ（ｔ−ｇ（Ｊ’＋１）に連結されている場合の交差
接続Ｆｉ「切換パターンを有する」と称する。

もしｌ≦ｊ≦（Ｊ−１）の全部に対してｆｊ）１であれ
ば、各Ｍ（ｌ，に２．に、３．　　・・・、　ｋ、、　
）モジュールを含む鏡像工は上記の切換接続パターンに
よって交差接続される。

もしｊのある値に対して、又１≦ｌ≦（ｊ−１）に対し
てｆｌ＞１であれば、Ｏ＝ｊ＋１　　は、全回路網割当
の対称的実現を達成すべき交差接続を必要とする七ジュ
ール群の指標であるＯこの場合ａ工１　（ｌ，ｋ２．　
　ｋａ、　　１１１１＠、　　ｋ、　＝Ｊｌ、　＠＠１
１゜ｋ、）は一致接続パターンを使用してＬＲＪ（Ｈ（
ｌ。

ｋ２．に３．　　・・・、　ｋ、　）に交差接続され、
又同様に、　　ＬＲＦｚ（ｌ，ｋ２．　　ｋａ、　　＠
＊＠、　ｋ、＝ｂ、”＠・。

ｋ、）はＬＲＦ）Ｒ（ｌ、ｋ２．　ｋａ　、　・・・＊
ｋｃ＝４　　・・・、に、）に交差接続され、ここで（
ａ、ｂ）は命令された対（ｌ，２）、（３，４）、　　
・・・。

（”ｃ−１，Ｓｃ　）を表わす。

上記の交差接続の一例として第１１１Ｌ及ｎ１ｌｂ図は
６段構成の（３２Ｘ　３２　）回路網の３種実装例を示
す。この各回路網ではに１＝４でｌ；１゜＊＊拳、６で
ある。第１１４図ではｆｉ＝２テｆ２＝１テアル。従っ
て、に２＝１，２及び（ａ、ｂ）＝（ｌ，２）、（３，
４）に対して、ＬＲガ、（ｌ゜ｋ２　、　ａ）とＬ部Ｒ
（ｌ，ｋ２．　　ｂ　）との間、及びＩＪＥＢ（ｌ，に
２．ｂ）　　とＬＲＥＨ（ｌ，’−２，＆　）　ト（０
間の交差接続は一致接続パターンである。第１１ｂ図で
は、ｆｌ＝ｌでｆ２＝２　である。従って、３−１．２
及び（ａ、ｂ）＝（ｌ，２）、（３，４）ニ対しテＬＲ
ＥＬ（、、１、ａ　、　８３　）　　とＬＲＥＨ（ｌ、
ｂ。

ｋａ）　　との間、及び図り１．ｂ、に３）とＬＲＥＲ
（ｌ，ａ、　ｋａ　）　　との間は一致接続パターンで
ある。

本発明では、上記のように交差接続を有するθ段回路網
は、任意の入力対出力割当ができる点で完全可用性であ
る。この完全可用性を示すため、完全可用性（θ−１）
段回路網（即ち奇数段回路網）を下記のようにθ段回路
網（即ち偶数段回路網）に変換した回路網を考察しよう
。

この変換は、Ｊ置設と（Ｊ＋１）段間の連結をしゃ断し
てこの間に新段を加入すること、即ちＲＩＬＲＥ−ｉ挿
入するとと；この新段のｍ（複数）と（以前の）（Ｊ＋
１）役向のＬＲＥ（複数）との間の連結が（以前の）１
番段と（Ｉｔ＋ｉ　）役向のＩ、ＨＥ（複数）間の連結
のレプリカになるように設定するとと；及び１番段と上
記の新段との・間の工（複数）間の連結を上記の交差接
続に対応させること、によって行われる０全ＬＲＥはに
！入力及びに、出力間で完全接、続性を有するから上記
の交差接続に対して新段の挿入はもとの回路網の完全接
続憔に何の影響も与えないことは明らかである。

又上記の交差接続を有するθ段回路網は全交差割当を対
称的に実現できる。これを実証するため上記のような任
意の回路網と、これによって実現すべき一つの２重要求
を考察しよう。−及びＬＲＥＲ（ｉｏ）、１≦ｌ≦　Ｉ
Ｋ出カｏ、、ｌ≦’ｙ≦に１ヲ必要とすると仮定しよう
。この要求を満足するため任意の径路が選択できる。他
の径路内の各ＬＲＥの鏡像り四を交差状態に設定す５る
ことによって第２径路を決定するとＬＲＦｔＨ（ｉｏ　
）の入力ｌｙからＬＲＥＲ（ｉｌ）に達する径呻ができ
ることに注意されたい。換言すれば、この第２径路はも
との２重要求の他の要求を満足させる０この２径路は２
重径路と称する。従って上記のような交差接続を有する
θ段回路網の実現は一つの２重要求に対する２皿径路に
よって達成される。

これがＷ２重要求、１≦Ｗ　＜　（ＮＴ／２　’）に対
して適用できること、即ち任意のＷ又はこれよシ少い２
重要求に対して２重径路による対称的実現が行われるこ
とを仮定しよう。これが任意のＷ＋１の２重を求に対し
ても適用できることを示すためには、他の場合を仮定し
てこれが矛盾することを示せば充分であろう。従って１
回路網を通る２重径路によって１組のＷ２重要求が対称
的に実現できることを仮定し、更にとの実現がこの回路
網は別の２重要求は対称的には実現できないと仮定しよ
う。要求Ｉ　Ｆ、（、ＬＲＥＬ（ｉｊ）　。

１≦ｉｊ≦Ｒ１上のへ力ｔｙ、　１≦ｌｙ≦に□から上
Ｒ（ｉ、）、１≦１９≦Ｒ□上の出力Ｏｘ、１≦Ｏｘ≦
に□に達する要求径路として、２重要求の要求接続の一
つを表わすものとし、要求２をどの２ｍ要求の他の接続
要求を表わすものとしよう。回路網に一定状態を仮定す
ると、要求１′１に満足する回路網を通る任意の付加径
路はその仮定的の２重径路が要求２を満足するように使
用することはできないものである。同様に、！！求２を
満足する回路網を通る任意の付加径路はその仮定２重径
路が要求１を満足するように使用することはできないも
のである。しかしこれには矛盾が存在する。その理由は
もしこの回路網が、Ｗ２重径路によって７２重要求を満
足させ、更に要求１がある径路によって満足されるが、
この仮定的２重径路が要求２ｔ−満足させるように使用
できなければ、Ｗ２重径路の一つはこの２重径路の１セ
グメントを使用しなければならないからである。しかし
このセグメントの２重径路の一つの径路を使用しなけれ
ばならないが、これは要求ｌを満足させるのに使用され
た径路はそもそも使用できなかったことを意味する。従
って上記のような交差接続を有するθ段回路網は全交差
割当を対称的に実現することができる。

回路網接続性に対する大きな改良は過剰連結によって得
られる。例えば、ｆｋ＝＝１でｆｌ　＞　１゜１≦ｉ（
ｋ≦（ｊ−１）　　の回路網では、１番モジュール群の
左側と右側のＬＲＥ間の交差接続は、もし回路網入力か
ら他の回路網出力に達する一定の径路が、モジュールＭ
　（ｋ＋　ｌｅ　ｊ２　＃　　”　”・。

Ｍ（ｋ＋ｔ、ｊ２．　　・・中、　ｊｋ、、　　ｊｋ＋
□、＋１）を通る。従ってに置設内の上とＭ　（ｋ　＋
　１　、　　ｊ２　。

・・・、　ｊｋ＋□）の間の導線は、　Ｍ　（ｋ＋１．
　ｊ２．　　・・・＝ｊｋ＋１）の二つが２重径路を与
えるように使用することが必要である。これに対して、
もしｆｋ≧２であれば一つのＭ　（ｋ＋ｔ、　ｊ２．　
　・・舎。

ｊｋ＋１）が上記の２重径路を与えるのに必要であろう
。換言すれば、交差割当の対称的実現に必要な２重径路
の可用性は回路網内に過剰連結を使用すれば増大する。

Ｆ　２重上 本発明によれば２重ＬＲＥ共通制御切換素子が得られ、
この切換素子は鏡像ＬＲＥは交差割当を実現するように
交差状態に設定できる回路網特性の利点を有する。この
２重切換素子は２（ＫｘＫ）回路網（複数）と共通制御
論理回路で構成される。（ＫｘＫ）回路網の一つを特定
状態に設定する同じ組の制御信号は、僅か橙変更によっ
てこの（ＫｘＫ）回路網の鏡像を交差状態に設定するの
に使用できる。

第１２図は５段回路網内の２重素子の実装を示す。例え
ば第１２ａ図は、第１段を構成するＬＲＥ　ＩＩＡ　、
第２段を構成するＬＲＥＩＩＢ、以下第３ないし第５段
を構成するＬＲＥ　１１ｃないし工１１Ｅ、及び第３段
を通る対称線（これらの図面では矢印で示される）を有
する正規の５段回路網を、示す。

第１２＆図で、第１段と第５段は相補段で、又ＬＲＥ　
ＩＩＡとＬＲＥ　ＩＩＥは鏡偉庇である０町様に第２段
と第４段は相補段で又ＵのＩＩＢと１１０は鏡像υので
ある。

２重素子（複数）を使用する仁とＫよって。

回路網に別設を付加１例えば第１２ｂ図で段３′を付加
することＫよって対称線を移動することができる。第１
゛２ｂ図では段３と３′が相補段でＬＲＥ　ＩＩＣと１
１Ｃ′が鏡像」Ｅである。説明を簡単にするためｔＩ／
Ｅ１２図ではｆｌ＞１及びｆ２＞１　を仮定して切換交
差接続パターンを示す。

各膜対１と６．２と４及び３と３′内の鏡像ＬＲＥは同
、じ制御論理と制御論理回路の大部分を共用するからこ
れらは２重切換素子に結合される。第１２ｅ図に示゛さ
れるように、これは１１Ａ７″Ｅ＊１１１／Ｄ及び１１
　Ｃ／Ｃ’で示されるように、各２重素子に対する新し
い対称線に沿って回路網を折９重ねることに相当する。

この例に示されるように、これらの２重素子で構成され
る回路網は。

第１ｇＪＬ図の５段回路網で必要とする制御機器の　１
量の３１５を必要とするに過ぎない。従ってこの回路網
はＮＴ結合人力／出力ボートを有する。一般に、もしθ
□が奇数であれば上記の対応比率はｌ／＃になシ、又も
しθが偶数であればこの比率は１／２　Ｋなろう。

第１３図は、ｕのが２重素子の場合の第８図の′ＬＥＥ
１７に対する（４Ｘ４）切−素子１７’の特定回路図そ
ある。従って第１３図の回路図は第１０図の回路図化対
応する２重素子を示す。

２重素子実施例では、上記の（４Ｘ４）切換素子１７’
は、Ｄ型フリップ７０ツブ１５ｇ（ａ）　−（ｊ）、バ
ッファ１５９（ＪＬ）　−（ｋ）　、　２　人力ＮＡＮ
Ｄ　ケート１６０（ａ）　−（ｈ）、　　３人力ＮＡＮ
Ｄゲート１６１（ａ）−（Ｐ）、２人力ＮＯゲート１６
２（ａ）−（ｈ）及びトライステートドライバｘｓａ（
ａ）　−（ｆ）で構成される。

入力端子１５３（ａ）　−（ｂ）はそれぞれバッファ１
ｓ９（ｄ）　−（ｋ）に接続され、これらの入力端子は
第９図のＬＲＥ総合入力１２′の構成要素である。

上記の８入力端子のうちの４個（例えば１５３（ｌｋ）
　−（ｄ）　）は第１０ｅ図のＬＲＥ　１１４／Ｅ（ｌ
）の一部で、又他の４入力端子（例えば１５３（ａ）　
−（す）は第１１Ｃ図のＵ＄ん４（５）の一部である。

制御信号は切換素子１７′の端子１５５．　１５６゜１
６４及び１５７（ａ）　−（ｅ）で受信される。これら
の端子は第９図の工総合制御入力１１Ｇの構成要素であ
る。上記の制御信号は第４図のモジューー制御Ｍ−得ら
れる。

第１３図に示されるように、端子１６４で受信された制
御信号はバッファ１５９（ｃ）に印加され。

更にＤ型フリップフロップｘｓ８（ａ）　−（ｊ）　Ｋ
送られる。Ｄ型フリップフロッ１１５８は２人力Ｎｍゲ
ート１６０（ａ）　−（ｈ）及び３人力ＮＡＮＤゲート
１６１（ａ）　−（ｐ）を制御する。端子１５５で受信
された制御信号はバッファ１５９（ａ）に印加され、更
にＤ型スリップフロップｘｓｓ（ａ）　−（ｅ）に送ら
れ。

同様に、端子１５６で受信された制御信号はバッファ１
５９（ｂ）にロードされ、更に７リツプ７０ツブ１５８
（ｆ）　−（ｊ）処遇られる。端子１６４で受信された
制御信号はバッファ１５９（（りにロードされ。

更にＤ型フリップフロップ１５８に送られる。

ＮＡＮＤゲー）　１６０（ａ）　−（ｄ）の出力信号は
それぞれトライステートドライバ対、　　１６３（ａ）
と（ｇ）。

１６３（ｂ）と（ｕ）　、　１６３（ｅ）と（ｙ）及び
１６３（ｄ）と（ｅｃ）　に送られる。ＮＡＮＤゲート
ｘｓｏ（ｅ）　−（ｈ）はトライステートドライバ対、
　　１６３（ｍ）と（ｔ）。

１６３（ｍ）と（Ｘ）、　　１６３（０）と（ｂｂ）及
び１６３（ｐ）と（ｆｆ）に送られる。

３人力島卸ゲート対１６１（ａ）　−（ｐ）　（例えば
。

１６２（ａ’）　、　　（ｂ）　；　１６１（ｃ）　、
　　（ｄ）　１ど）Ｆｉそれぞれ２人力船ゲート１６２
（ａ）　−（ｈ）に送ら九る。

２人力ＮＯゲート１６２（ａ）　−（ｈ）　ノ信号はツ
レぞれトライステートドライバ対、　　１６３（ｅ）と
（ｒ）。

１６３（ｆ）と（ｖ）、　　１６ａ（ｇ）メ（・）、　
　ｔｅａ（ｈ）と゛（ｄｄ）ｔ１６３（ｉ）と（ａ）、
　１６３（ｊ）と（ｗ）、　ｔｅａ（ｋ）と（Ｕ）。

及び１６３（ｌ）と（ｅｅ）に送ら□れる。　　　□ト
ライステートドライバ１６３（＆）　−（ｄ）は出力端
子１５４（ａ）に、ドライバｔ６３（ｅ）　−：ｃｈ）
、は端子１５４（ｂ）に、ドライバ１６３（ｉ）　−（
ｊ）　Ｆｉ−子１５４（ｅ）に、ドライバ１６ａ（ｍ）
　−（ｐ）は端、子１５４（ｄ）に、ドライバ１６３（
ｑ）　−（ｔ）は端子１５４（６）に。

ドライバ１６３（ｕ）　−（ｘ）　Ｆｉ端子１５４（ｆ
）に、ドラ゛イバｘ６ａ（ｙ）　−（ｂｂ）は端子１ｓ
４（ｇ）に、又ドライバ１６３（ｃｃ）は端子ｔｓａ（
ｈ）に接続される。

端子１５３（ａ）　−（ｄ）で受信され次入力信号は何
れかの出力端子１５４（ａ）　−（ｄ）に送られ、又端
子の出力端子１５４（ｅ）　−（ｈ）に送られる。切換
素子１７′の 合出力２５の構成要素である。８出力端子中の４個（例
えは１５４（ａ）　−（ｄ）　）　は第１１ｃ図′のＬ
ＲＥｌｌルＩ（ｌ）の一部 端子（例えば１５４（ａ了−（ｈ）　）！　１１０図の
ＬＲＥ・ＩＶＥ（５’）の一部である。

【図面の簡単な説明】

第１図は縮小化汎用回路網と各モジュールとＵのの指定
を示し；第２回は明細書中の方程式（ｌ２）で表わされ
る成長面４Ｉを示し；第３図は過−導、線を使用する縮
小化５段回路網の線図で；第４図は本発明の回路網の制
御装置の全般的線図で；ｉｓ図は（ｌ６Ｘ　１６）　Ｌ
Ｔのの全般的線図で；、第６図は（ｌ６Ｘ　’１６　）
　Ｉａに使用するＰＣＢ　（印刷回路板）の−特定回路
図で；第７図は（ｌ６Ｘ　１６）　ＰＣＢの全般的線図
で、これは他のＰＣＢと組合わせて（３２ｘ　３２　）
　ＬＮ−を構成するもの奄ある。 第８図は第７図の（ｌ６Ｘ　１６　）　ＰＣＢ　ｏ特定
回路図で；第９図は、（４Ｘ４・）切換素子の３段再設
定可能回路網で構成される（　１６　Ｘ　１６　）　Ｌ
ＲＢの全般的線図で；第１０図は第９図に示されるＵ［
有］の（４Ｘ４）切換素子の特定回路図；第１１ａ図と
第１１ｂ図は（３２×３２）６段回路網の２種類の実装
の交差接続を示し；第１２ａ、第１２ｂ及び第１２Ｃ図
は５段対称回路網内の複数の２重素子の実装を示し；第
１３図はＬＲＥが２１Ｊ素子である第９図のυのの（４
Ｘ４）切換素子の特定回路図である。

Claims (1)

1. 【特許請求の範囲】 １　Ｎ＿Ｔ入力とＭ＿Ｔ出力を有する多段階切換回路網
   で、θ段（θ≧３）の配列として、配置された複数の切
   換素子を含み、これらの複数段の複数の内側群は複数の
   組込みモジュールで構成され、外側段内の切換素子はそ
   れぞれ関連した下位内側モジュールに接続され、これら
   の複数段間の接続線の少くとも１組ｆ＿ｉが過剰である
   再設定可能完全使用可能の多段階切換回路網。 ２　上記第１項記載の回路網で、Ｍ＿Ｔ＝Ｎ＿Ｔでθが
   偶数、かつ切換素子がｌ番及び（ｌ＋１）番段（ｌ＝θ
   ／２）内に配置されている時、交差指定の実現化が対称
   的交差接続で行われる、再設定可能完全使用可能の多段
   切換回路網。 ３　上記第１項又は第２項記載の回路網で、外側段内の
   複数の切換素子が全関連下位内側モジュール接続される
   、再設定可能完全使用可能の多段階切換回路網。 ４　上記第１項又は第２項記載の回路網で、該回路網内
   の各切換素子が厳密に非ブロック性切換素子である、再
   設定可能完全使用可能の多段階切換回路網。 ５　上記第１項又は第２項記載の回路網で、Ｍ＿Ｔ＝Ｎ
   ＿Ｔかつ切換素子の総数Ｒ＿Ｔが：▲数式、化学式、表
   等があります▼ ここで ｊ：ｊ≦ｌに対してｊ段ないし（θ−ｊ＋１）内の切換
   素子で構成されるモジュール群； ｉ：ｉ＝１、２、・・・、θの回路網内の任意段；Ｒ＿
   ｉ：各モジュール群ｊ＝ｉ内に含まれ、ｉ番段を構成す
   る切換素子の数； ｌ＝（θ＋１）／２、但しθが奇数の時、又＝θ／２、
   但しθが偶数の時； Ψ＝ｌ−１、但しθが奇数の時、又 ＝ｌ、但しθが偶数の時； ξ＝１、但しθが奇数の時、又 ＝０、但しθが偶数の時； Ｋ＿ｉ：ｉ番段内の切換素子のサイズ に等しい、再設定可能完全使用可能の多段階切換回路網
   。 ６　上記第１項又は第２項記載の回路網で、各切換素子
   ＬＲＥが１個又は２個以上の同一印刷回路板で構成され
   る、再設定可能完全使用可能の多段階切換回路網。 ７　上記第１項又は第２項記載の回路網で、各段階内の
   各切換素子が同じサイズである、再設定可能完全使用可
   能の多段階切換回路網。 ８　上記第５項記載の回路網で、１≦ｉ＜ｌに対してＮ
   ＿Ｔ、Ｋ及びｆ＿ｉが： ＭＯＤ（Ｎ＿Ｔ、Ｋ＾（＾Ｉ＾−＾１＾））＝０、又Ｋ
   ＾（＾Ｉ＾−＾１＾）≦Ｎ＿Ｔ・Π＾（＾ｂ＾−＾１＾
   ）＿ｉ＿＝＿１ｆ＿ｉ≦Ｋ＾Ｉの値を有し、該回路網を
   構成する複数のＬＲＥの数が Ｒ＿Ｔ＝θ・Ｎ＿Ｔ／Ｋ ここでＬＲＥは回路網中の最小減少部品である、で表わ
   されるようにＮ＿Ｔに比例する、再設定可能完全使用可
   能の多段階切換回路網。 ９　上記第６項記載の、複数の印刷回路板を有する回路
   網で、これらの各回路板の試験が容易に行われるように
   回路板にバイパスループが設けられている、再設定可能
   完全使用可能な多段階切換回路網。 １０　上記第６項記載の、それぞれバイパスループを有
   する複数の印刷回路板を含む回路網で、該回路網は： （ａ）入力端子から出力端子に一つの径路を経て試験信
   号を伝送する装置； （ｂ）上記試験信号が正しく受信された時、上記径路を
   通してこれらの両端子を接続す る装置； （ｃ）上記試験信号が不正確に受信された時、別の径路
   に接続し、次の試験のため該誤 径路の識別性を記録する装置、及び （ｄ）上記誤径路を経て試験信号を伝送し、一つ一つ各
   ＬＲＥバイパスループを通る試験 信号を分路しこの欠陥ＬＲＥを分離しかつ 識別する装置； を有する制御装置を備えた、再設定可能完全使用可能の
   多段階切換回路網。