JPS6141173B2 - - Google Patents
Info
- Publication number
- JPS6141173B2 JPS6141173B2 JP11765579A JP11765579A JPS6141173B2 JP S6141173 B2 JPS6141173 B2 JP S6141173B2 JP 11765579 A JP11765579 A JP 11765579A JP 11765579 A JP11765579 A JP 11765579A JP S6141173 B2 JPS6141173 B2 JP S6141173B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic flux
- input
- line
- operating loop
- quanta
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004888 barrier function Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 230000004907 flux Effects 0.000 description 52
- 238000000034 method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 241000238366 Cephalopoda Species 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000002887 superconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、ジヨゼフソン接合を利用した論理素
子に関するものである。
子に関するものである。
この種の論理素子としてはすでに種々の提案が
なされているが、それらは現在知られている半導
体計算機の方式、すなわち電流あるいは電圧のオ
ン―オフ状態を論理演算の１，０に対応させた方
式を、そのままジヨゼフソン素子で実現したもの
である。
なされているが、それらは現在知られている半導
体計算機の方式、すなわち電流あるいは電圧のオ
ン―オフ状態を論理演算の１，０に対応させた方
式を、そのままジヨゼフソン素子で実現したもの
である。
本発明は、このような従来の論理素子とは全く
違つた形式の回路を組むことも可能な論理素子を
提供するものである。
違つた形式の回路を組むことも可能な論理素子を
提供するものである。
即ち、本発明の論理素子は、基本的にはオペレ
ーテイング・ループからジヨゼフソン接合をのば
すことにより形成したジヨゼフソン伝送線を備え
この伝送線を伝搬する磁束量子パルスを情報の媒
体とした論理演算を行うものであり、その詳細を
以下に図面を参照して説明する。
ーテイング・ループからジヨゼフソン接合をのば
すことにより形成したジヨゼフソン伝送線を備え
この伝送線を伝搬する磁束量子パルスを情報の媒
体とした論理演算を行うものであり、その詳細を
以下に図面を参照して説明する。
第１図及び第２図は本発明の論理素子の構成の
一例を示すもので、極低温において超伝導が得ら
れる超伝導材料によつて形成したオペレーテイン
グ・ループ１は、その一部にドライブライン２を
備えると共に、必要数の入力ライン３，３及び出
力ライン４を、オペレーテイング・ループ１との
接続点において、超伝導体５，５及び７，７との
間を例えば極薄の酸化膜等からなるバリヤ６，８
で絶縁したジヨゼフソン接合を入力ライン及び出
力ラインを構成する伝送線としてのばした状態に
形成し、これらの入力ライン３，３及び出力ライ
ン４を、それらのバリヤ６，８をオペレーテイン
グ・ループ１中に介在させることにより構成して
いる。このオペレーテイング・ループ１中には必
要に応じて抵抗Ri，Roを介在させることもでき
る。
一例を示すもので、極低温において超伝導が得ら
れる超伝導材料によつて形成したオペレーテイン
グ・ループ１は、その一部にドライブライン２を
備えると共に、必要数の入力ライン３，３及び出
力ライン４を、オペレーテイング・ループ１との
接続点において、超伝導体５，５及び７，７との
間を例えば極薄の酸化膜等からなるバリヤ６，８
で絶縁したジヨゼフソン接合を入力ライン及び出
力ラインを構成する伝送線としてのばした状態に
形成し、これらの入力ライン３，３及び出力ライ
ン４を、それらのバリヤ６，８をオペレーテイン
グ・ループ１中に介在させることにより構成して
いる。このオペレーテイング・ループ１中には必
要に応じて抵抗Ri，Roを介在させることもでき
る。
基本的動作は、原則として入力ライン３，３上
を伝搬する磁束量子をオペレーテイング・ループ
内にトラツプし、そのオベレーテイング・ループ
内の磁束量子のトラツプ数の上限との関係から論
理演算を行い、出力ラインに出力の磁束量子を得
るものである。
を伝搬する磁束量子をオペレーテイング・ループ
内にトラツプし、そのオベレーテイング・ループ
内の磁束量子のトラツプ数の上限との関係から論
理演算を行い、出力ラインに出力の磁束量子を得
るものである。
従つて、上記構成を有する論理素子の入力操作
は、原則として入力ライン３，３上の磁束量子で
行い、オペレーテイング・ループ内の磁速量子の
トラツプ数の上限は、一般によく知られたdcス
クイド（dc SQUID）の原理と同様の原理により
外部磁束及びドライブライン２からのドライブ電
流でコントロールすることができる。従つて出力
ライン４に磁束量子を出力するには、オペレーテ
イング・ループ内のトラツプ数がその上限値を超
えるようにすればよいわけで、そのためには入力
ライン３，３に磁束量子を入力する方法の外部磁
速を例えばオペレーテイング・ループに付置した
導電体を流れる電流を制御することによつて変え
て上限値を変化させる方法もある。
は、原則として入力ライン３，３上の磁束量子で
行い、オペレーテイング・ループ内の磁速量子の
トラツプ数の上限は、一般によく知られたdcス
クイド（dc SQUID）の原理と同様の原理により
外部磁束及びドライブライン２からのドライブ電
流でコントロールすることができる。従つて出力
ライン４に磁束量子を出力するには、オペレーテ
イング・ループ内のトラツプ数がその上限値を超
えるようにすればよいわけで、そのためには入力
ライン３，３に磁束量子を入力する方法の外部磁
速を例えばオペレーテイング・ループに付置した
導電体を流れる電流を制御することによつて変え
て上限値を変化させる方法もある。
次に、上記論理素子の使用例について説明す
る。
る。
(1) 磁束量子保存形の論理素子
この場合には第１図及び第２図における抵抗
体R1及びR0がない状態に構成する。その場合
にオペレーテイング・ループ１が超伝導となる
ため、一範によく知られるように入力ライン及
び出力ラインのオペレーテイング・ループ中の
接合部の位相差を考慮した磁束の量子化をすな
わち磁束量子の保存が可能となり、各パラメー
タに値を反射を生じないように適切に設定する
ことにより、入力ライン３から入つてきた磁束
量子が和ペレーテイング・ループ１内でトラツ
プされる。このとき、オペレーテイング・ルー
プ内の磁束量子のトラツプ数の上限は、外部か
らの接作量即ちドライブ電流と外部磁束で定め
られるから、例えばオペレーテイング・ループ
の磁束量子のトラツプ数を２にした場合、入力
ラインから磁束量子が３つ入つてくると（時刻
はいつでもよ５。）３つ目が入力されたときに
上限を超えた１つの磁束量子が出力ラインに出
力される。従つて、記憶素子等としての利用も
考えられる。
体R1及びR0がない状態に構成する。その場合
にオペレーテイング・ループ１が超伝導となる
ため、一範によく知られるように入力ライン及
び出力ラインのオペレーテイング・ループ中の
接合部の位相差を考慮した磁束の量子化をすな
わち磁束量子の保存が可能となり、各パラメー
タに値を反射を生じないように適切に設定する
ことにより、入力ライン３から入つてきた磁束
量子が和ペレーテイング・ループ１内でトラツ
プされる。このとき、オペレーテイング・ルー
プ内の磁束量子のトラツプ数の上限は、外部か
らの接作量即ちドライブ電流と外部磁束で定め
られるから、例えばオペレーテイング・ループ
の磁束量子のトラツプ数を２にした場合、入力
ラインから磁束量子が３つ入つてくると（時刻
はいつでもよ５。）３つ目が入力されたときに
上限を超えた１つの磁束量子が出力ラインに出
力される。従つて、記憶素子等としての利用も
考えられる。
(2) 磁束量子非保存形の論理素子
第１図及び第２図の状態に構成し、この場合
はオペレーテイング・ループの一部が超伝導で
なくなるため、オペレーテイング・ループが磁
束量子を保存する機能をもたない。即ち、オペ
レーテイング・ループは磁束量子の漏れを生
じ、この漏れが抵抗Ri，Roの値により時間的
に指数関数的なものとなるので、例えばオペレ
ーテイング・ループの磁束量子のトラツプ数の
上限を１にしておくと、２つの入力ライン３，
３に同時に磁束量子がきた場合には、出力ライ
ンに磁束量子の出力が生じるが、３図に示すよ
うに、入力の時間間隔Ａがある臨界値A0以上
の場合には、先に入力された磁束量子による磁
束が漏れてしまい、次に磁束量子が入力されて
もオペレーテイング・ループ内の磁束が上限値
を超えないので出力ライン４には磁束量子が出
力されない。上記臨界値A0は、パラメータで
決まるだけでなく、上限値すなわち外部磁束及
びドライブ電流でもコントロールすることがで
きる。
はオペレーテイング・ループの一部が超伝導で
なくなるため、オペレーテイング・ループが磁
束量子を保存する機能をもたない。即ち、オペ
レーテイング・ループは磁束量子の漏れを生
じ、この漏れが抵抗Ri，Roの値により時間的
に指数関数的なものとなるので、例えばオペレ
ーテイング・ループの磁束量子のトラツプ数の
上限を１にしておくと、２つの入力ライン３，
３に同時に磁束量子がきた場合には、出力ライ
ンに磁束量子の出力が生じるが、３図に示すよ
うに、入力の時間間隔Ａがある臨界値A0以上
の場合には、先に入力された磁束量子による磁
束が漏れてしまい、次に磁束量子が入力されて
もオペレーテイング・ループ内の磁束が上限値
を超えないので出力ライン４には磁束量子が出
力されない。上記臨界値A0は、パラメータで
決まるだけでなく、上限値すなわち外部磁束及
びドライブ電流でもコントロールすることがで
きる。
従つて、この場合には、磁束量子パルス論理
演算上２入力アンド回路として使用することが
できる。
演算上２入力アンド回路として使用することが
できる。
なお、この例の外にも、オペレーテイング・
ループの磁束量子のトラツプ数と磁束量子の漏
れ具合により、種々の論理演算回路が実現でき
る。
ループの磁束量子のトラツプ数と磁束量子の漏
れ具合により、種々の論理演算回路が実現でき
る。
例えば、オペレーテイング・ループの磁束量
子のトラツプ数の上限を０にし、漏れの時定数
を比較的大きくしておくと、磁束量子が単独で
入力された場合にはその磁束量子がそのまま出
力され、同時に入力されたときには漏れにより
１つの磁束量子が出力され、残る１つ分の磁束
が漏れるこになる。これは、磁束量子パルス論
理演算上２入力回路として使用できるものであ
る。
子のトラツプ数の上限を０にし、漏れの時定数
を比較的大きくしておくと、磁束量子が単独で
入力された場合にはその磁束量子がそのまま出
力され、同時に入力されたときには漏れにより
１つの磁束量子が出力され、残る１つ分の磁束
が漏れるこになる。これは、磁束量子パルス論
理演算上２入力回路として使用できるものであ
る。
(3) その他の応用
第４図に示すように出力ライン４を分岐点９
において分岐すると共に、その分岐ライン１０
を一方の入力ライン３ａに接続すると、出力ラ
イン４に出力された磁束量子が本来の出力ライ
ン４ａと分岐ライン１０との両方に伝わる。こ
れによつて分岐ライン１０の磁束量子を入力ラ
イン３ａに戻し、オペレーテイング・ループに
磁束量子のトツプ数の上限を例えば０にしてお
くと、他方の入力ライン３ｂに磁束量子が入力
されたとき、それが分岐ライン１０を経て循環
することになる。このとき、出力ライン４ａに
は連続する磁束量子が出力され、この回路が発
振器となる。オペレーテイング・ループが磁束
量子非保存形の場合は、発振条件を漏れの時定
数により変えることができ、また、外部磁束に
よつても発振の周波数を変えることができる。
において分岐すると共に、その分岐ライン１０
を一方の入力ライン３ａに接続すると、出力ラ
イン４に出力された磁束量子が本来の出力ライ
ン４ａと分岐ライン１０との両方に伝わる。こ
れによつて分岐ライン１０の磁束量子を入力ラ
イン３ａに戻し、オペレーテイング・ループに
磁束量子のトツプ数の上限を例えば０にしてお
くと、他方の入力ライン３ｂに磁束量子が入力
されたとき、それが分岐ライン１０を経て循環
することになる。このとき、出力ライン４ａに
は連続する磁束量子が出力され、この回路が発
振器となる。オペレーテイング・ループが磁束
量子非保存形の場合は、発振条件を漏れの時定
数により変えることができ、また、外部磁束に
よつても発振の周波数を変えることができる。
上記１，２の論理素子においては、オペレー
テイング・ループが波形整形作用をもつてい
る。即ち、入力として磁速量子に限らず、どん
な波形が入力されても、出力ラインに生じる波
形はすべて磁束量子となる。しかも、その出力
側の磁束量子がある磁束量子間の相互作用によ
り一定間隔以下には縮まないので、特に磁束量
子非保存形の場合には、一度にどんなに多くの
磁束量子が入力されても、ある一定以上の数の
磁束量子は漏らしてしまうという磁束量子のリ
ミツターとしても働く。この場合に上限値は、
外部磁束及びドライブ電流でコントロールする
ことができる。
テイング・ループが波形整形作用をもつてい
る。即ち、入力として磁速量子に限らず、どん
な波形が入力されても、出力ラインに生じる波
形はすべて磁束量子となる。しかも、その出力
側の磁束量子がある磁束量子間の相互作用によ
り一定間隔以下には縮まないので、特に磁束量
子非保存形の場合には、一度にどんなに多くの
磁束量子が入力されても、ある一定以上の数の
磁束量子は漏らしてしまうという磁束量子のリ
ミツターとしても働く。この場合に上限値は、
外部磁束及びドライブ電流でコントロールする
ことができる。
なお、以上に詳述した構成例ばかりでなく、本
発明の精神を逸脱しない範囲内での説計変更によ
り種々の形式に達成できることは勿論である。
発明の精神を逸脱しない範囲内での説計変更によ
り種々の形式に達成できることは勿論である。
第１図及び第２図は本発明の論理素子の構成例
を示す斜視図、第３図は２入力アンド回路の動作
に関する説明図、第４図は応用例についての説明
図である。 １……オベレーテイング・ループ、２……ドラ
イブライン、３，３ａ……入力ライン、４，４ａ
……出力ライン、６，８……バリヤ。
を示す斜視図、第３図は２入力アンド回路の動作
に関する説明図、第４図は応用例についての説明
図である。 １……オベレーテイング・ループ、２……ドラ
イブライン、３，３ａ……入力ライン、４，４ａ
……出力ライン、６，８……バリヤ。
Claims (1)
- １ 超伝導材料によつて形成したオペレーテイン
グ・ループの一部にドライブラインを備えると共
に、必要数の入力ライン及び出力ラインとの接続
点において、ジヨゼフソンを伝送線としてのばし
た状態に形成した入力ライン及び出力ラインをそ
れらのバリヤをオペレーテイング・ループ中に介
在させて接続したことを特徴とするジヨゼフソン
接合を用いた論理素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11765579A JPS5642435A (en) | 1979-09-12 | 1979-09-12 | Logic element using josephson junction |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11765579A JPS5642435A (en) | 1979-09-12 | 1979-09-12 | Logic element using josephson junction |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5642435A JPS5642435A (en) | 1981-04-20 |
| JPS6141173B2 true JPS6141173B2 (ja) | 1986-09-12 |
Family
ID=14717028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11765579A Granted JPS5642435A (en) | 1979-09-12 | 1979-09-12 | Logic element using josephson junction |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5642435A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0626756U (ja) * | 1992-09-11 | 1994-04-12 | 東京電気株式会社 | コード巻取装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0622211D0 (en) * | 2006-11-08 | 2006-12-20 | Univ Loughborough | Fluxonic devices |
-
1979
- 1979-09-12 JP JP11765579A patent/JPS5642435A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0626756U (ja) * | 1992-09-11 | 1994-04-12 | 東京電気株式会社 | コード巻取装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5642435A (en) | 1981-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2838596B2 (ja) | 超伝導トグルフリップフロップ回路およびカウンタ回路 | |
| JPH05175819A (ja) | ジョセフソン接合を用いた回路とシステム | |
| JP2971066B1 (ja) | 超電導単一磁束量子論理回路 | |
| US2983889A (en) | Superconductive bistable elements | |
| US2966598A (en) | Superconductor circuits | |
| JPS6141173B2 (ja) | ||
| US4672244A (en) | Josephson logic integrated circuit | |
| US3573662A (en) | Weak-link supercurrent pulse generators | |
| US4611132A (en) | Circuit utilizing Josephson effect | |
| US4489424A (en) | Frequency divider making use of Josephson junction circuits | |
| Notarys et al. | Weakly superconducting circuits | |
| JP2783032B2 (ja) | ジョセフソン逆流電流防止回路 | |
| JPH0342019B2 (ja) | ||
| JP2542555B2 (ja) | パルス発生器 | |
| JPH0226418B2 (ja) | ||
| JP2855645B2 (ja) | 超伝導定電流レギュレータ回路 | |
| JPH0425640B2 (ja) | ||
| Stabler | Square-loop magnetic logic circuits | |
| JPS58146127A (ja) | ジヨセフソン効果を用いた電流注入型パルス発生回路 | |
| Mizugaki et al. | Josephson switching device utilizing the quantum transitions in a superconducting quantum interference device loop | |
| JPH0378008B2 (ja) | ||
| JP2765326B2 (ja) | ジョセフソン極性切換型駆動回路 | |
| JPS6053966B2 (ja) | ジョセフソン論理ゲ−ト | |
| JPH0223033B2 (ja) | ||
| JPS6143826A (ja) | ジョセフソン接合を用いたセルフリセット超伝導ル−プ回路 |