JPS6140111B2 - - Google Patents
Info
- Publication number
- JPS6140111B2 JPS6140111B2 JP20683681A JP20683681A JPS6140111B2 JP S6140111 B2 JPS6140111 B2 JP S6140111B2 JP 20683681 A JP20683681 A JP 20683681A JP 20683681 A JP20683681 A JP 20683681A JP S6140111 B2 JPS6140111 B2 JP S6140111B2
- Authority
- JP
- Japan
- Prior art keywords
- color
- data
- output
- memory
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000011010 flushing procedure Methods 0.000 description 9
- 230000004397 blinking Effects 0.000 description 2
- 239000002775 capsule Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
Description
本発明はキヤプテンシステムにおける色表示切
換装置に関するものである。 現在文字多重放送と並んで情報システムの１つ
として注目されているものにキヤプテンシステム
がある。このキヤプテンシステムは電話回線を介
して伝送されてきた情報センターからのデータを
利用者端末機において復調再生し、この再生デー
タを基り陰極線管画面上に文字情報を再現しよう
とするもので、送られてくるデータは利用者から
の要求に応じて選択されるものである。このキヤ
プテンシステムについては「テレビジヨン学会誌
1980、第34巻第10号」に掲載されており、特にキ
ヤプテンシステムについては第886頁以降に述べ
られている。このキヤプテンシステムに使用され
る利用者端末機はモニターとしてのテレビジヨン
受像機の他に回線接続装置、アダブタ、リモコン
キーパツドで構成されており、受信した画像情報
データは復調回路で復調された後、主制御部のマ
イクロプロセツサの制御によりフラグ処理、誤り
処理、デイスクランブル処理を行いパターン情報
メモリ及び色情報メモリの所定の位置に書込まれ
る。このメモリに書込まれた情報を陰極線管の走
査に同期させて読出しR.G.B信号に合成しカラー
エンコーダで複合映像信号に変換後、RF変調し
てVHF帯の空チヤンネルを利用してテレビジヨ
ン受像機に送り込み必要な情報を再生している。 ところでこのキヤプテンシステムのアダブタで
はランダムアクセスメモリ（以下単にRAMと略
称する）の容量は少なくするために画面表示に関
して次の様に書き込まれる。
換装置に関するものである。 現在文字多重放送と並んで情報システムの１つ
として注目されているものにキヤプテンシステム
がある。このキヤプテンシステムは電話回線を介
して伝送されてきた情報センターからのデータを
利用者端末機において復調再生し、この再生デー
タを基り陰極線管画面上に文字情報を再現しよう
とするもので、送られてくるデータは利用者から
の要求に応じて選択されるものである。このキヤ
プテンシステムについては「テレビジヨン学会誌
1980、第34巻第10号」に掲載されており、特にキ
ヤプテンシステムについては第886頁以降に述べ
られている。このキヤプテンシステムに使用され
る利用者端末機はモニターとしてのテレビジヨン
受像機の他に回線接続装置、アダブタ、リモコン
キーパツドで構成されており、受信した画像情報
データは復調回路で復調された後、主制御部のマ
イクロプロセツサの制御によりフラグ処理、誤り
処理、デイスクランブル処理を行いパターン情報
メモリ及び色情報メモリの所定の位置に書込まれ
る。このメモリに書込まれた情報を陰極線管の走
査に同期させて読出しR.G.B信号に合成しカラー
エンコーダで複合映像信号に変換後、RF変調し
てVHF帯の空チヤンネルを利用してテレビジヨ
ン受像機に送り込み必要な情報を再生している。 ところでこのキヤプテンシステムのアダブタで
はランダムアクセスメモリ（以下単にRAMと略
称する）の容量は少なくするために画面表示に関
して次の様に書き込まれる。
【表】
【表】
尚色情報の中にはサブブロツク単位でのFG
（表示部のパターンでの指定色）、BG（背景色）、
フラツシングの有無及びフラツシング位相を含ん
でいる。つまりサブブロツク単位での文字表示部
分がFG色でそのブロツクのラスタ色がBG色とな
る。 この様な情報は実際に電話回線を通して伝送さ
れてくる場合には情報部分の色及びフラツシング
指定は次の様にして伝送されてくる。
（表示部のパターンでの指定色）、BG（背景色）、
フラツシングの有無及びフラツシング位相を含ん
でいる。つまりサブブロツク単位での文字表示部
分がFG色でそのブロツクのラスタ色がBG色とな
る。 この様な情報は実際に電話回線を通して伝送さ
れてくる場合には情報部分の色及びフラツシング
指定は次の様にして伝送されてくる。
【表】
ここでC0〜C7はビツト構成を示しf1，f2はフラ
ツシング位相パラメータでありNOPは何もしな
いことを表わしている。 このFG指定色のフラツシングモードはフラツ
シング位相パラメータf1，f2の組合せによつて第
３表の様になる。
ツシング位相パラメータでありNOPは何もしな
いことを表わしている。 このFG指定色のフラツシングモードはフラツ
シング位相パラメータf1，f2の組合せによつて第
３表の様になる。
【表】
つまりフラツシング位相パラメータf1，f2の２
通りの組合せで第３表に示す様に４つのフラツシ
ングモードがとりうるもので、フラツシング位相
が「０」か「１」かの相違は第１図に示す様に点
滅状態が変化していることを示す。この「０」又
は「１」で点滅が反転してることを表わしてい
る。 この様な情報部での色の指定及びフラツシング
指定のデータにより各ドツトでの色をモニタする
のが色表示切換装置であり、色（R.G.B）及び輝
度（Ｙ）の切換動作をスムーズにおこなわせるた
めCPUにおいて演算処理し、アダブタでの処理
に適する様に処理しなおして第４表に示す様に出
力し色情報メモリに書き込んでいる。
通りの組合せで第３表に示す様に４つのフラツシ
ングモードがとりうるもので、フラツシング位相
が「０」か「１」かの相違は第１図に示す様に点
滅状態が変化していることを示す。この「０」又
は「１」で点滅が反転してることを表わしてい
る。 この様な情報部での色の指定及びフラツシング
指定のデータにより各ドツトでの色をモニタする
のが色表示切換装置であり、色（R.G.B）及び輝
度（Ｙ）の切換動作をスムーズにおこなわせるた
めCPUにおいて演算処理し、アダブタでの処理
に適する様に処理しなおして第４表に示す様に出
力し色情報メモリに書き込んでいる。
【表】
ここでF0〜F7は各ビツト構成であり、例えば
F7が「１」の場合はラスタ背景色を、F6が
「１」の場合は第１フラツシング色で、F5が
「０」の場合は第１フラツシング色で「１」の場
合は第２フラツシング色が指定されたことを表わ
し、「Ｘ」はこのビツト部分はどの様なデータで
もよいことを表わしている。 この様にCRUで処理されたデータを基に画面
表示色等を切換えるためには色表示切換装置にお
いて次の様に切換え操作する必要がある。
F7が「１」の場合はラスタ背景色を、F6が
「１」の場合は第１フラツシング色で、F5が
「０」の場合は第１フラツシング色で「１」の場
合は第２フラツシング色が指定されたことを表わ
し、「Ｘ」はこのビツト部分はどの様なデータで
もよいことを表わしている。 この様にCRUで処理されたデータを基に画面
表示色等を切換えるためには色表示切換装置にお
いて次の様に切換え操作する必要がある。
【表】
この第５表のうちで色表示切換装置が受けもつ
のは色関係であつて表示部及び非表示部を総合す
ると９種類の切換が必要となる。この切換をおこ
なうために高速のROMを使用することが必要と
なるが、現在一般に使用されているROMは８ビ
ツト構成になされており、ROM入力はA0〜A7，
ROM出力はD0〜D3で形成されている。このROM
入力のA0〜A7に第６表に示す様な入力データが
供給されると出力D0〜D2の色切換アドレス信号
が出力されD3から輝度出力（１又は０）が得ら
れるが色専用出力であるD0〜D2においてはその
組合せ方に８通りの方法しかなく第５表に示す様
な９通りの方法をおこなうことができない。
のは色関係であつて表示部及び非表示部を総合す
ると９種類の切換が必要となる。この切換をおこ
なうために高速のROMを使用することが必要と
なるが、現在一般に使用されているROMは８ビ
ツト構成になされており、ROM入力はA0〜A7，
ROM出力はD0〜D3で形成されている。このROM
入力のA0〜A7に第６表に示す様な入力データが
供給されると出力D0〜D2の色切換アドレス信号
が出力されD3から輝度出力（１又は０）が得ら
れるが色専用出力であるD0〜D2においてはその
組合せ方に８通りの方法しかなく第５表に示す様
な９通りの方法をおこなうことができない。
【表】
このため９通りの切換操作をおこなわせるには
この様なROMを複数個使用しその各ROM出力を
処理して９通りの切換用アドレス信号を作成しな
くてはならず回路構成が複雑となるばかりでなく
回路構成も大形化する欠点があり、複数のROM
及び処理回路の組合せとなるので動作の不確実性
が助長されるおそれがあつた。 本発明はこの様な点を考慮してなされたもので
既存のROMを使用ししかも簡単な回路構成でこ
れらの要求される色表示切換装置をおこなうこと
ができる色表示切換装置を提供するものである。 以下図面を参照して詳細に説明すると第２図に
おいて制御部のCPU１１において伝送されてき
た情報データを演算処理しパターン情報データは
パターンメモリ１２に、又色情報データは色情報
メモリ１３に夫々供給されて蓄積される。又第１
表に示す画面制御パケツドは出力ポート１４に供
給されこの出力ポート１４及び色情報メモリ１３
の出力はセレクタ１５に供給される。出力ポート
１４の出力のうち第１フラツシング色ａ、第２フ
ラツシング色ｂ、ヘツダ部ラスタｃ、画面ラスタ
ｄ及びインバース（Iv）を夫々第２図中に符号で
示す。前記パターンメモリ１２色情報メモリ１３
及び出力ポート１４のうちのインバース（Iv）は
ROM１６に供給される。このROM１６の具体的
な入力は第６表に示す様なデータ入力として加わ
る。 そしてこのROM１６の出力にはD0〜D2に色切
換アドレス信号が、D3に輝度信号（Ｙ）が夫々
出力される。更にこのROM１６の端子には表
示部の選択信号.が供給される。このROM
１６の出力端子D0〜D2にはバイアス端子１７が
夫々抵抗１８，１９，２０を介して接続されてお
り、出力端子D3は抵抗２１を介して基準電位点
に接続されている。前記出力端子D0〜D2は夫々
セレクタ１５に接続され色切換アドレス信号を供
給し所定の色処理信号選択をおこなう。又出力端
子D3からは輝度信号Ｙが出力端子２２に得られ
る。そして出力端子D0にはインバータ２３を介
して非表示部のヘツダ部、画面ラスタ色切換信号
が端子２４から供給される。 従つて情報部の選択信号.が「０」の時
にはROM１６に書込まれているデータが出力さ
れROM１６の出力に夫々必要なデータが読み出
される。この選択信号.が「１」の時は
ROM１６は選択されないので出力端子D0〜D3は
フローテイング状態となりD0〜D2はプルアツプ
用抵抗１８〜２０によつて「１」に、又D3はプ
ルダウン用低抗２１によつて「０」となる。そこ
で非表示部のヘツダ部、画面ラスタ色切換信号
の回路系がない場合について考えてみると選
択信号.が「０」の時は情報部データとな
つており、この時ROM１６のD0〜D2の出力は第
５表に示す様に７通り必要であるがROM１６の
D0〜D2の出力アドレス信号としては８通りの組
合せが可能なのでこの要部を充分満足している。
そしてD3の輝度出力は「０」又は「１」のいず
れで出力されている。そしてD3の輝度出力は
「０」又は「１」のいずれかで出力されている。 一方選択信号.が「１」の時は非表示部
であり、この場合には第５表からも判る様に２通
りの切換えが必要である。この場合には前記した
様にD0〜D2は全て「１」となつてしまい２通り
の切換えはできない。そこでインバータ２３の回
路系を接続することにより端子２４から切換信号
の供給の有無によつてこのD0〜D2の出力を
全て「１」の状態とD0を「０」D1〜D2を「１」
とすることにより要求されている２通りの切換え
をおこなわせることができる。すなわち切換信号
が「１」の場合と「０」の場合とを選択する
ことによつてD0〜D2を「１」「１」「１」の場合
と「０」「１」「１」の状態を作り出しD0〜D2の
値を全て「１」の場合は「７」であるが「０」
「１」「１」の時は「６」となり２通りの選択が可
能となる。このことによつて非表示部で要求され
ている２通りの切換えをおこなうことができる。 以上の様に構成することによつてROM出力に
プルアツプ又はプルダウン抵抗を接続し更に切換
信号が供給さるインバータを接続することに
よつて等価的にROMの出力又は入力を増加させ
ることができ、表示部及び非表示部で同じ色を選
択する場合に使用することができキヤプテンシス
テムにおいて要求される様な９通りの色切換アド
レス信号を必要とする様な場合にも充分使用する
ことが可能である。 尚上記説明では切換信号が供給されるイン
バータを示しているがオープンコレクタ出力の
TTLロジツクやトランジスタ又はスイツチ等で
構成することができる。更にROM出力のD0にの
みこの切換信号回路系を接続しているが各出力に
切換信号系を接続することも可能で夫々の使用能
様に応じて種々の選択変更が可能である。 以上説明してきた様に本発明によれば既存の８
ビツト構成のROMをそのまま利用でき、簡単な
回路構成で等価的に出力又は入力を増加させるこ
とができるので、回路構成が簡単となるばかりで
なく小形でしかも複数のROMを組合せて使用す
ることもないため信頼性も向上する等、実用に際
して優れた効果を発揮する色表示切換装置を提供
することができる。
この様なROMを複数個使用しその各ROM出力を
処理して９通りの切換用アドレス信号を作成しな
くてはならず回路構成が複雑となるばかりでなく
回路構成も大形化する欠点があり、複数のROM
及び処理回路の組合せとなるので動作の不確実性
が助長されるおそれがあつた。 本発明はこの様な点を考慮してなされたもので
既存のROMを使用ししかも簡単な回路構成でこ
れらの要求される色表示切換装置をおこなうこと
ができる色表示切換装置を提供するものである。 以下図面を参照して詳細に説明すると第２図に
おいて制御部のCPU１１において伝送されてき
た情報データを演算処理しパターン情報データは
パターンメモリ１２に、又色情報データは色情報
メモリ１３に夫々供給されて蓄積される。又第１
表に示す画面制御パケツドは出力ポート１４に供
給されこの出力ポート１４及び色情報メモリ１３
の出力はセレクタ１５に供給される。出力ポート
１４の出力のうち第１フラツシング色ａ、第２フ
ラツシング色ｂ、ヘツダ部ラスタｃ、画面ラスタ
ｄ及びインバース（Iv）を夫々第２図中に符号で
示す。前記パターンメモリ１２色情報メモリ１３
及び出力ポート１４のうちのインバース（Iv）は
ROM１６に供給される。このROM１６の具体的
な入力は第６表に示す様なデータ入力として加わ
る。 そしてこのROM１６の出力にはD0〜D2に色切
換アドレス信号が、D3に輝度信号（Ｙ）が夫々
出力される。更にこのROM１６の端子には表
示部の選択信号.が供給される。このROM
１６の出力端子D0〜D2にはバイアス端子１７が
夫々抵抗１８，１９，２０を介して接続されてお
り、出力端子D3は抵抗２１を介して基準電位点
に接続されている。前記出力端子D0〜D2は夫々
セレクタ１５に接続され色切換アドレス信号を供
給し所定の色処理信号選択をおこなう。又出力端
子D3からは輝度信号Ｙが出力端子２２に得られ
る。そして出力端子D0にはインバータ２３を介
して非表示部のヘツダ部、画面ラスタ色切換信号
が端子２４から供給される。 従つて情報部の選択信号.が「０」の時
にはROM１６に書込まれているデータが出力さ
れROM１６の出力に夫々必要なデータが読み出
される。この選択信号.が「１」の時は
ROM１６は選択されないので出力端子D0〜D3は
フローテイング状態となりD0〜D2はプルアツプ
用抵抗１８〜２０によつて「１」に、又D3はプ
ルダウン用低抗２１によつて「０」となる。そこ
で非表示部のヘツダ部、画面ラスタ色切換信号
の回路系がない場合について考えてみると選
択信号.が「０」の時は情報部データとな
つており、この時ROM１６のD0〜D2の出力は第
５表に示す様に７通り必要であるがROM１６の
D0〜D2の出力アドレス信号としては８通りの組
合せが可能なのでこの要部を充分満足している。
そしてD3の輝度出力は「０」又は「１」のいず
れで出力されている。そしてD3の輝度出力は
「０」又は「１」のいずれかで出力されている。 一方選択信号.が「１」の時は非表示部
であり、この場合には第５表からも判る様に２通
りの切換えが必要である。この場合には前記した
様にD0〜D2は全て「１」となつてしまい２通り
の切換えはできない。そこでインバータ２３の回
路系を接続することにより端子２４から切換信号
の供給の有無によつてこのD0〜D2の出力を
全て「１」の状態とD0を「０」D1〜D2を「１」
とすることにより要求されている２通りの切換え
をおこなわせることができる。すなわち切換信号
が「１」の場合と「０」の場合とを選択する
ことによつてD0〜D2を「１」「１」「１」の場合
と「０」「１」「１」の状態を作り出しD0〜D2の
値を全て「１」の場合は「７」であるが「０」
「１」「１」の時は「６」となり２通りの選択が可
能となる。このことによつて非表示部で要求され
ている２通りの切換えをおこなうことができる。 以上の様に構成することによつてROM出力に
プルアツプ又はプルダウン抵抗を接続し更に切換
信号が供給さるインバータを接続することに
よつて等価的にROMの出力又は入力を増加させ
ることができ、表示部及び非表示部で同じ色を選
択する場合に使用することができキヤプテンシス
テムにおいて要求される様な９通りの色切換アド
レス信号を必要とする様な場合にも充分使用する
ことが可能である。 尚上記説明では切換信号が供給されるイン
バータを示しているがオープンコレクタ出力の
TTLロジツクやトランジスタ又はスイツチ等で
構成することができる。更にROM出力のD0にの
みこの切換信号回路系を接続しているが各出力に
切換信号系を接続することも可能で夫々の使用能
様に応じて種々の選択変更が可能である。 以上説明してきた様に本発明によれば既存の８
ビツト構成のROMをそのまま利用でき、簡単な
回路構成で等価的に出力又は入力を増加させるこ
とができるので、回路構成が簡単となるばかりで
なく小形でしかも複数のROMを組合せて使用す
ることもないため信頼性も向上する等、実用に際
して優れた効果を発揮する色表示切換装置を提供
することができる。
第１図はフラツシング位相におけるフラツシン
グ状態を示す説明図、第２図は本発明に係る色表
示切換装置を示す回路構成図である。 １１……CPU、１３……色情報メモリ、１４
……出力ポート、１５……セレクタ、１６……
ROM、１８〜２０……プルアツプ抵抗、２１…
…プルダウン抵抗、２３……インバータ。
グ状態を示す説明図、第２図は本発明に係る色表
示切換装置を示す回路構成図である。 １１……CPU、１３……色情報メモリ、１４
……出力ポート、１５……セレクタ、１６……
ROM、１８〜２０……プルアツプ抵抗、２１…
…プルダウン抵抗、２３……インバータ。
Claims (1)
- １ 制御部を構成するマイクロプロセツサのデー
タ処理出力のうち画面制御情報データが供給され
る出力ポートと、前記マイクロプロセツサのデー
タ処理出力の色情報データが供給される色情報メ
モリと、このメモリからの読出しデータ及び前記
出力ポートからのデータが供給されるセレクタ
と、このセレクタを制御する様に前記出力ポート
及び色情報メモリからのデータによつて蓄績され
た内容を読み出すリードオンリーメモリと、この
メモリ出力に接続されたプルアツプ又はプルダウ
ン抵抗と、前記リードオンリーメモリ出力のうち
少なく共前記セレクタを制御する１つの出力係に
接続され切換信号によつて制御される切換装置と
を具備し、この切換信号によつてプルアツプ又は
プルダウン抵抗によつて設定された設定状態を強
制的に変更することを特徴とする色表示切換装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20683681A JPS58107594A (ja) | 1981-12-21 | 1981-12-21 | 色表示切換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20683681A JPS58107594A (ja) | 1981-12-21 | 1981-12-21 | 色表示切換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58107594A JPS58107594A (ja) | 1983-06-27 |
| JPS6140111B2 true JPS6140111B2 (ja) | 1986-09-08 |
Family
ID=16529866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20683681A Granted JPS58107594A (ja) | 1981-12-21 | 1981-12-21 | 色表示切換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58107594A (ja) |
-
1981
- 1981-12-21 JP JP20683681A patent/JPS58107594A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58107594A (ja) | 1983-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4161728A (en) | Electronic display apparatus | |
| US6252590B1 (en) | Method and apparatus for image processing and display system | |
| US5831591A (en) | Information picture display device using a double-picture type screen | |
| JP2921265B2 (ja) | テレビジョン受像機 | |
| US4907085A (en) | Television system user-accessible component display apparatus | |
| US6011592A (en) | Computer convergence device controller for managing various display characteristics | |
| JP2966510B2 (ja) | 映像字幕器の録画信号選択方式 | |
| US5193009A (en) | Signal switching method of a TV-VCR combination having two tuners | |
| US6226053B1 (en) | Video line connection apparatus for adaptively connecting external input/output line | |
| US4631692A (en) | RGB interface | |
| JP3190834B2 (ja) | Ｏｓｄ表示回路 | |
| JP2543025B2 (ja) | テレビジヨン受像機 | |
| JP2588431B2 (ja) | グラフィック・メモリ装置 | |
| JPS6140111B2 (ja) | ||
| JP2001257970A (ja) | 磁気記録再生装置 | |
| KR910009856B1 (ko) | 영상신호처리장치 | |
| JPS6253833B2 (ja) | ||
| JPH0678236A (ja) | テレビジョン受信機 | |
| JP2506929B2 (ja) | Ｓ−ｖｈｓ映像入力切り換え回路 | |
| JPS6117398B2 (ja) | ||
| JPH0430852Y2 (ja) | ||
| JPH0452007B2 (ja) | ||
| JPS63155882A (ja) | キヤプテン兼文字放送受信装置 | |
| JPH0591441A (ja) | テレビジヨン受信機 | |
| JPH02216666A (ja) | 画像表示装置 |