JPS6137818B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は、プロセス情報を各種の制御装置及び
表示装置に伝送し、また各種の制御装置からの指
令をプロセスへ出力するようにしたプロセス情報
多重伝送システムに関する。 近年、原子力発電プラントなどに代表されるよ
うに、各種の産業プラントの大型化に伴い、プラ
ントにおける計測、制御点数は膨大な数にのぼつ
ており、配線コストの増加、プラント計装計画の
複雑化が問題となつている。このためケーブル本
数を削減する目的で、プロセス情報の多重伝送シ
ステムを用いることが多くなつている。 第１図は、一般に使用されているプロセス情報
多重伝送システムの概略図である。プロセス情報
多重伝送システムは制御室１に配置される多重伝
送制御装置５、共通バス１０、バス結合部６、専
用バス８、およびプラント現場７に設置されるリ
モートプロセス入出力装置９から構成される。 多重伝送制御装置５は、プロセス制御装置２か
ら送られるプロセス制御指令１２を複数のリモー
トプロセス入出力装置９に伝送し、またプロセス
入出力装置９から伝送されるプロセス情報１３を
プロセス制御装置２に送る。リモートプロセス入
出力装置９は多重伝送制御装置５から伝送される
プロセス制御指令１２を受けてプロセス出力信号
４をプロセス１１に対して出力し、プロセス１１
から送られるプロセス入力信号３を受信する。多
重伝送制御装置５とリモートプロセス入出力装置
９の間は共通バス１０、バス結合部６、専用バス
８を介して多重伝送されるようになつている。こ
のようなプロセス情報多重伝送システムは、プロ
セス計測制御ケーブル本数の削減という意味で非
常に効果的であるが、一方では、計測・制御情報
がこのプロセス情報多重伝送システムに集中する
ため、プロセス情報多重伝送システムの障害がプ
ロセス計測制御システムをトータルシステムダウ
ンに到らしめる危険性があり、従つてシステムの
高信頼化が要求される。そこで、システムの高信
頼化を目的として種々のプロセス情報多重伝送シ
ステムの冗長構成が考えられている。第２図は、
伝送路の関係を冗長化したシステムの従来構成例
を示す概略図である。このような冗長構成法は一
つのルートでの共通バス１０、バス結合部６、お
よび専用バス８の障害発生時には、他のルートに
よるバツクアツプがある為、有効であるが、伝送
制御装置５またはリモートプロセス入出力装置９
の障害発生時上はプロセス情報多重伝送システム
としての機能を喪失するという欠点をもつ。第３
図は別の従来例を示し多重伝送制御装置５と伝送
路関係を冗長化し、冗長化された多重伝送制御装
置５のうちいずれか１つを多重伝送系統選択装置
１５によつて自動または手動で切替えるようにし
た制御装置の概略図である。このような冗長構成
法は一つのルートでの多重伝送制御装置５、共通
バス１０、バス結合部６および専用バス８の障害
発生時には有効であるが、リモートプロセス入出
力装置９の障害発生時にはプロセス情報多重伝送
システムとしての機能を喪失するという欠点をも
つ。 本発明はこのような事情に鑑みて提案されたも
のでありその目的とするところは、リモートプロ
セス入出力装置の障害発生時にも機能維持が可能
なより高信頼度なプロセス情報多重伝送システム
を実現することにある。 本発明は、多重伝送制御装置５、伝送路関係お
よびリモートプロセス入出力装置９を冗長化し、
プロセス制御装置２およびプロセスからの入力信
号３は各系統独立に取り込み、プロセス１１およ
びプロセス制御装置２に対しては多数決論理等で
出力する冗長系制御装置を備えることにより従来
の欠点を解決するものである。 第４図は本発明の実施例を示すブロツク図であ
る。本実施例は３系統のプロセス情報多重伝送シ
ステムからなるものである。制御室１に設置され
るプロセス制御装置２から出されるプロセス制御
指令１２を３台の多重伝送制御装置５がシグナル
コンデイシヨナー５３を介して独立に受けて各多
重伝送制御装置５に従属するリモートプロセス入
出力装置９に入出力する。即ち３系統のプロセス
情報多重伝送システムに対してプロセス制御指令
１２を伝達する。プロセス制御指令１２を受けた
３重のリモートプロセス入出力装置９は、各々独
立に冗長系制御装置１６に系統別プロセス出力信
号１７を送る。冗長系制御装置１６は、独立に送
られてくる系統別プロセス出力信号１７を多数決
論理演算の後、プロセス出力信号４としてプロセ
ス１１へ出力する。尚、系統別プロセス出力信号
１７はデイジタル信号である為に対応するビツト
毎に多数決論理演算を行う。多数決論理演算回路
の具体例を第５図に、その真理値表を次表に示
す。ここで、Ａ，Ｂ，Ｃは各入力、１９はAND
回路、２０はOR回路である。

【表】 また第４図において、３系統からなるリモート
プロセス入出力装置９は、プロセス１１から送ら
れるプロセス入力信号３をシグナルコンデイシヨ
ナー５３を介して各々独立に取り込み各リモート
プロセス入出力装置９と接続される多重伝送制御
装置５に伝送し、これを受けた各多重伝送制御装
置５は、各々独立に冗長系制御装置１６に系統別
プロセス情報１８を送る。冗長系制御装置１６
は、独立に送られてくる系統別プロセス情報１８
を多数決論理演算の後、プロセス情報１３として
プロセス制御装置２へ送る。さらに３系統から送
られる信号の多数決論理演算の具体的動作として
は１系統の障害発生時に対処するために、１系統
の障害発表時には２系統による比較一致出力方式
をとるものとする。その具体的実施例を第６図に
示す。第６図において、Ａ系２２、Ｂ系２３、Ｃ
系２４の３系統から信号が送られる場合、各系統
は動作状態判定部２８，２９及び３０を有し、多
数決論理演算回路３７へ動作状態信号３１，３２
及び３３を送り、動作状態が正常のときに各系か
らの送出信号３４，３５及び３６を有効としてい
る。また、各動作状態が異常のときは異常系から
送られる信号は無効とする。その結果、３系統と
も正常な場合は多数決論理演算、１系統が異常な
場合は他の２系統による比較一致論理演算を実行
することができる。 以上の実施例におけるプロセス情報多重伝送シ
ステムの冗長構成を実現するためのアナログ入力
取込時の制御方式と多数決論理演算出力の同期方
式について以下に述べる。 第７図は、リモートプロセス入出力装置９のブ
ロツク図構成を示す図である。アナログ入力処理
部４７は周期的にプロセスアナログ入力信号５０
を取込んでおり、内部バス制御部４０から送られ
る入出力情報転送指令信号５２に従つて、内部バ
ス４３を介してメモリ部４２へ格納する。デイジ
タル入力処理部４８は、周期的にプロセスデイジ
タル入力信号を取込んでおり、同様にして、メモ
リ部４２へ格納する。冗長系制御装置インターフ
エース部４９は、メモリ部４２から送られるデー
タを受け系統別プロセス出力信号１７として、冗
長系制御装置１６へ送る。伝送制御部４１はメモ
リ部４２に格納されているデータを第４図におけ
る多重伝送制御装置５へ伝送し、また多重伝送制
御装置５から伝送されるデータをメモリ部４２に
格納する。電源３８はリモートプロセス入出力装
置９の各機能部が動作するための電力を供給す
る。電源３８の異常時には電源異常信号３９が、
伝送制御部の異常時には伝送制御部異常信号４４
が、メモリ部の異常時にはメモリ部異常信号４５
が、内部バス制御部４０の異常時には内部バス制
御部異常信号４６が、各々、アナログ入力処理部
４７へ送られるようになつている。第８図はアナ
ログ入力取込時の制御方式を説明する図である。
本図中のアナログ信号コンデイシヨナー５４およ
びデイジタル信号コンデイシヨナー５５を合わせ
たものが、第４図中のシグナルコンデイシヨナー
５３に対応する。プロセス１１から送られるプロ
セスアナログ入力信号５０はアナログ信号コンデ
イシヨナー５４に取込まれた後、３系統のリモー
トプロセス入出力装置９内のアナログ入力処理部
４７に対して別々に送られる。アナログ入力処理
部４７内では、直流信号で送られてくるプロセス
アナログ入力信号５０を、チヨツパー信号発生部
５８から送られるチヨツパー信号６０によつて、
チヨツパー部６１にて交流信号に変換した後、絶
縁部６２へ送り、絶縁部６２を通つた後、再び直
流信号に変換してプロセスアナログ入力選択部６
６へ送るようになつてい。プロセスアナログ入力
選択部６６においては、走査制御部５７から送ら
れる走査信号５９によつて、複数のプロセスアナ
ログ入力信号５０から順次１つを選択しアナロ
グ・デイジタル変換部６７へ送る。アナログ・デ
イジタル変換部６７ではアナログ信号をデイジタ
ル信号に変換し、デイジタル化アナログ入力信号
６８としてデイジタル化アナログ入力信号レジス
タ６９に送る。デイジタル化アナログ信号レジス
タ６９では、このデータを一時的に記憶してお
き、第７図における内部バス制御部４０から送ら
れる入出力情報転送指令信号５２に従つて、この
データをメモリ部４２に転送する。リモートプロ
セス入出力装置異常検出部５６は、リモートプロ
セス入出力装置９内の各機能部から送られる電源
異常信号３９、伝送制御部異常信号４４、メモリ
部異常信号４５、および内部バス制御部異常信号
４６を受けて、リモートプロセス入出力装置異常
信号６３をアナログ信号コンデイシヨナー５４に
送る。アナログ信号コンデイシヨナー５４におい
ては、プロセス１１から取込まれるプロセスアナ
ログ入力信号５０を信号配分器６４にて３系統に
配分した後、異常時信号しや断部６５へ送られ
る。異常時信号しや断部６５では、リモートプロ
セス入出力装置９内のアナログ入力処理部４７か
らリモートプロセス入出力装置異常信号６３が送
られた場合に電気的にしや断し、異常系の影響が
他系統へ電気的に影響を及ぼさないようになつて
いる。第９図は、アナログ信号コンデイシヨナー
５４とアナログ入力処理部４７の一部の具体的回
路構成例を示す図である。リモートプロセス入出
力装置異常検出部５６からリモートプロセス入出
力装置異常信号６３が送られた場合、アナログ信
号コンデイシヨナー５４内のNPNトランジスタ
７２がオフし、正常時励磁状態にあるリレー７４
が無励磁となりリレー接点７５がオフし、異常系
のプロセスアナログ入力信号５０は電気的に切り
離される。また電源断時にもリレー７９は無励磁
となりリレー接点７５はオフし、この場合にも電
源断した系統を他系統とは電気的に切り離され
る。このようにして異常系の悪影響が他系統に及
ぶのを防ぐことができる。デイジタル入力信号の
取込みも上記アナログ入力信号と同様な方法で実
現することができる。 第１０図は、多数決論理演算出力の同期方式に
ついての説明図で、冗長系制御装置１６と第７図
におけるリモートプロセス入出力装置９内の冗長
系制御装置インターフエース部４９との関連を示
すものである。TAG制御部９３から、メモリア
ドレス走査部９２に対してアドレス送出指令信号
１０６を送ると共に、各系統の３つの冗長系制御
装置インターフエース部４９に対してデータ要求
を行うSRVI信号７８を送る。アドレス送出指令
信号１０６を受けたメモリアドレス走査部９２
は、メモリ部４２のアドレスを指定するアドレス
信号１０７を各冗長系制御装置インターフエース
部４９へ送出する。SRVI信号７８とアドレス信
号１０７を受けた各系統の冗長系制御装置インタ
ーフエース部４９は、メモリ部４２からデータを
読出し、各々データが用意されたことを示す
SRVO1信号７９、SRVO2信号８０、SRVO3信号
８１をTAG制御部９３へ送る。TGA制御部９３
は、原則的にはSRVO1信号７９、SRVO2信号８
０、SRVO3信号８１を全て受け取つてからレジ
スタセツトタイミング制御信号９４を複数のアナ
ログ出力処理部１０４及びデイジタル出力処理部
１０５内のレジスタセツトタイミング制御回路８
９へ送る。レジスタセツトタイミング制御回路８
９は、アドレス信号１０７を解読し、該当するア
ナログ出力処理部１０４またはデイジタル出力処
理部１０５においてのみ、レジスタセツトタイミ
ング信号９５を送出する。３系統の冗長系制御装
置インターフエース部４９のうち第１の系統から
のデータはDATA1バス８３、第２の系統からの
データはDATA2バス８４、第３の系統からのデ
ータはDATA3バス８５を通して、アナログ出力
処理部１０４またはデイジタル出力処理部へ送ら
れる。各系統から送られるデータがアナログ出力
に関するものであれば、各々、アナログデータ第
１レジスタ８６、アナログデータ第２レジスタ８
７、アナログデータ第３レジスタ８８にセツトさ
れる。また各系統から送られるデータがデイジタ
ル出力に関するものであれば、各々、デイジタル
データ第１レジスタ９９、デイジタルデータ第２
レジスタ１００、デイジタルデータ第３レジスタ
１０１にセツトされる。アナログデータ第１レジ
スタ８６、アナログデータ第２レジスタ８７、及
びアナログデータ第３レジスタ８８にセツトされ
たデータは多数決論理回路９１において第５図に
示すような多数決論理演算をビツト毎に行い、結
果を出力する。多数決論理演算の結果、得られた
データは、レジスタセツトタイミング信号９５を
遅延回路９０で多数決論理演算の実行時間だけ遅
らせたタイミングでプロセスアナログ出力レジス
タ９６にセツトする。プロセスアナログ出力レジ
スタ９６にセツトされたデータは、デイジタルア
ナログ変換部９７でアナログ信号に変換された
後、増幅器９８を経てプロセスアナログ出力とし
て出力される。デイジタルデータ第１レジスタ９
９、デイジタルデータ第２レジスタ１００、デイ
ジタルデータ第３レジスタ１０１にセツトされた
データもほぼ同様の処理後、ドライバー１０３を
経てプロセスデイジタル出力５１として出力され
るが、デイジタル・アナログ変換を行わないとこ
ろが異なる。第１１図に、各系統が正常な場合の
各冗長系制御装置インターフエース部４９と冗長
系制御装置１６とのデータ転送のタイムチヤート
を示す。何処かの系統に障害が発生し、SRVO信
号７９〜８１の何れかが規定時間内に送られてこ
ない場合は、第１０図においてTAG制御部９３
は、レジスタセツトタイミング制御信号９４を送
出すると共に、SRAO信号が送られてこない系統
に対応するアナログデータレジスタ８６〜８８及
び、デイジタルデータレジスタ９９〜１０１に対
してレジスタクリア信号１０８を送出する。こう
することによつて、３系統の多数決論理演算出力
から、２系統の比較一致論理演算出力へと良好に
移行することができる。 第１２図は本発明の他の実施例を示す図であ
る。本実施例においては、リモートプロセス入出
力装置９を制御室１にも設置し、プロセス制御装
置２をこれと接続するものである。 即ち、プロセス制御装置２もリモートプロセス
入出力装置９と同一多重伝送路に接続され、多重
伝送制御装置５はこの伝送路の占有制御をつかさ
どるだけである。本方式においてはリモートプロ
セス入出力装置９とプロセス１１間の信号も、リ
モートプロセス入出力装置９とプロセス制御装置
２間の信号も同一範ちゆうに属する。従つて、該
信号入出力部の冗長化方式も、前記の実施例と同
一方法で実現できることはいうまでもない。 本発明によれば、リモートプロセス入出力装置
の障害発生時にも機能維持ができ、プロセス情報
多重伝送装置を比較的少ないハードウエアで冗長
化する効果がある。また、冗長化制御部で単一系
となる部分、即ち冗長化できない部分を比較的少
なくできるので高稼働、高信頼度システムが実現
できる。特に、LSI化技術を導入すれば、その部
分の信頼性はさらに上げることができる。 上記の如く高信頼性プロセス情報多重伝送装置
が容易に実現できることにより、従来、信頼性の
面で制約を受けていた応用分野の制限を大巾に緩
和することが可能となり、ケーブル工事に伴う大
巾なコスト低減が期待できる。

【図面の簡単な説明】

第１図はプロセス情報多重伝送システムの一般
的に構成を示す図である。第２図は従来例におけ
るプロセス情報多重伝送システムの冗長化方式を
示し、伝送路のみの冗長化方式の構成を示す図で
ある。第３図は第２図に示す冗長化方式をさらに
改良した従来例を示し、多重伝送制御装置を冗長
化した方式を説明する図である。第４図は本発明
の冗長化方式の基本構成を説明する図である。第
５図は多数決論理演算回路の例を示す図である。
第６図は本発明の冗長化方式において、出力信号
に対する多数決論理演算部の具体例を示す図であ
る。第７図は本発明におけるリモートプロセス入
出力装置の内部ブロツク図である。第８図は本発
明におけるプロセス信号入力部の冗長化方式を説
明する図である。第９図は第８図のプロセス信号
入力部の冗長化方式を更に詳細に説明する図であ
る。第１０図は本発明におけるプロセス信号の出
力部の冗長化方式を説明する図である。第１１図
は第１０図において出力処理部と冗長系制御装置
インターフエース部との信号のやり取りを説明す
るタイムチヤートである。第１２図は本発明の他
の実施例を示す。 １……制御室、２……プロセス制御装置、３…
…プロセス入力信号、４……プロセス出力信号、
５……多重伝送制御装置、６……バス結合部、７
……プラント現場、８……専用バス、９……リモ
ートプロセス入出力装置、１０……共通バス、１
１……プロセス、１２……プロセス制御指令、１
３……プロセス情報、１６……信号処理手段。

Claims (1)

【特許請求の範囲】
1. １ 制御装置、この制御装置によつて制御される
   プロセス、前記制御装置とプロセス間とを結ぶ少
   なくとも二つ以上の独立した情報伝送ルート、前
   記制御装置から前記プロセスに与えるべき信号を
   前記情報伝送ルートに送出するとともに前記プロ
   セスから前記制御装置に与えるべき信号を前記情
   報伝送ルートから受信するための前記情報伝送ル
   ート毎に独立して設けられる第１の多重伝送制御
   装置、夫々の第１の多重伝送制御装置から得られ
   る前記プロセスからの信号を処理して前記制御装
   置に予える第１の手段、前記プロセスから前記制
   御装置に与えるべき信号を前記情報伝送ルートに
   送出するとともに前記制御装置から前記プロセス
   に与えるべき信号を前記情報伝送ルートから受信
   するための前記情報伝送ルート毎に独立して設け
   られる第２の多重伝送制御装置、夫々の第２の多
   重伝送制御装置から得られる前記制御装置からの
   信号を処理して前記プロセスに与える第２の手段
   とよりなることを特徴とするプロセス情報多重伝
   送システム。