JPS6137034Y2 - - Google Patents
Info
- Publication number
- JPS6137034Y2 JPS6137034Y2 JP1979005510U JP551079U JPS6137034Y2 JP S6137034 Y2 JPS6137034 Y2 JP S6137034Y2 JP 1979005510 U JP1979005510 U JP 1979005510U JP 551079 U JP551079 U JP 551079U JP S6137034 Y2 JPS6137034 Y2 JP S6137034Y2
- Authority
- JP
- Japan
- Prior art keywords
- performance sound
- voltage
- sound element
- correction
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
この考案は電子楽器の演奏音要素発生装置に関
し、特に、たとえば電子楽器においてメモリに記
憶している音色や音高や音量などの多種類の演奏
音要素の一部を補正して再生できるような電子楽
器の演奏音要素発生装置に関する。
し、特に、たとえば電子楽器においてメモリに記
憶している音色や音高や音量などの多種類の演奏
音要素の一部を補正して再生できるような電子楽
器の演奏音要素発生装置に関する。
一般に、電子楽器においては、演奏音要素発生
回路を電圧制御型の発振器やフイルタなどを用い
て構成し、音色や音高や音量などの演奏音要素を
有する音を発生している。このような電子楽器を
用いて演奏する場合、演奏者が演奏時において音
色や音高や音量などを調整して発出させていたの
では、演奏音要素の設定に時間を要し、音楽演奏
操作がおろそかになる。そのため、演奏音要素を
予めメモリに記憶させておき、演奏中において予
め記憶されている各種の演奏音要素を演奏音楽に
合わせて適宜発生させることが考えられる。
回路を電圧制御型の発振器やフイルタなどを用い
て構成し、音色や音高や音量などの演奏音要素を
有する音を発生している。このような電子楽器を
用いて演奏する場合、演奏者が演奏時において音
色や音高や音量などを調整して発出させていたの
では、演奏音要素の設定に時間を要し、音楽演奏
操作がおろそかになる。そのため、演奏音要素を
予めメモリに記憶させておき、演奏中において予
め記憶されている各種の演奏音要素を演奏音楽に
合わせて適宜発生させることが考えられる。
しかしながら、演奏音要素をメモリに記憶して
おき、後でその演奏音要素で演奏するとき、曲想
やそのときの気分などにより演奏音要素を多少変
更したい場合がある。たとえば音色にしてもいつ
も同じでは飽きるため、或るときは少し固く、ま
た或るときは少し柔かくしたいものである。音の
立上りにしてもテンポの早い曲のときは速く立上
つた音の方が演奏しやすく、テンポの遅い曲のと
きには遅く立上るようにして曲に合わせて個々の
演奏音要素を補正して発生させたい場合がある。
おき、後でその演奏音要素で演奏するとき、曲想
やそのときの気分などにより演奏音要素を多少変
更したい場合がある。たとえば音色にしてもいつ
も同じでは飽きるため、或るときは少し固く、ま
た或るときは少し柔かくしたいものである。音の
立上りにしてもテンポの早い曲のときは速く立上
つた音の方が演奏しやすく、テンポの遅い曲のと
きには遅く立上るようにして曲に合わせて個々の
演奏音要素を補正して発生させたい場合がある。
それゆえに、この考案の主たる目的は、予めメ
モリに記憶されている複数の演奏音要素に含まれ
る所望の演奏音要素を簡単な操作であり、かつ比
較的簡単な構成で補正し得る電子楽器の演奏音要
素発生装置を提供することである。
モリに記憶されている複数の演奏音要素に含まれ
る所望の演奏音要素を簡単な操作であり、かつ比
較的簡単な構成で補正し得る電子楽器の演奏音要
素発生装置を提供することである。
この考案は要約すれば、記憶手段に記憶してい
る複数の演奏音要素のうち、所望の演奏音要素を
補正するために対応する電圧設定手段を操作し、
演奏音要素補正指令手段が操作されたことに応じ
てゲート手段を開き、電圧設定手段によつて設定
した補正電圧を加算手段に与えて記憶手段から読
出される演奏音要素に加算するようにしたもので
ある。
る複数の演奏音要素のうち、所望の演奏音要素を
補正するために対応する電圧設定手段を操作し、
演奏音要素補正指令手段が操作されたことに応じ
てゲート手段を開き、電圧設定手段によつて設定
した補正電圧を加算手段に与えて記憶手段から読
出される演奏音要素に加算するようにしたもので
ある。
図はこの考案の一実施例のブロツク図である。
構成において、ここに示す実施例は演奏者が可変
抵抗器Ｒ１ないしRnを調整操作することによつ
て導出される各出力の組合せに基づいて設定した
演奏音要素を、記憶手段としてのランダムアクセ
スメモリ（以下、RAM）４に書込み可能な演奏
音要素発生装置に適用したものである。
構成において、ここに示す実施例は演奏者が可変
抵抗器Ｒ１ないしRnを調整操作することによつ
て導出される各出力の組合せに基づいて設定した
演奏音要素を、記憶手段としてのランダムアクセ
スメモリ（以下、RAM）４に書込み可能な演奏
音要素発生装置に適用したものである。
まず、構成について説明する。前記可変抵抗器
Ｒ１ないしRnによつて設定された電圧値はマル
チプレクサ１に与えられる。マルチプレクサ１は
アドレスデータに応じて各可変抵抗器Ｒ１ないし
Rnを順次時分割的に選択し、各可変抵抗器Ｒ１
ないしRnの電圧値を導出してＡ−Ｄ変換回路２
に与える。Ａ−Ｄ変換回路２はマルチプレクサ１
から与えられたアナログ値としての電圧値をデイ
ジタル値に変換してデータセレクタ３に与えると
ともに、ゲートＧ１を通してRAM４に与える。
RAM４は前記可変抵抗器Ｒ１ないしRnによつて
設定される演奏音要素の数に対応する記憶領域を
有する。このRAM４から読出される演奏音要素
はデータセレクタ３に与えられる。データセレク
タ３は後述の読出信号Ｒが与えられることによつ
て、RAM４から読出された演奏音要素をＤ−Ａ
変換回路５に与えて演奏音要素としてのデイジタ
ル情報をアナログ情報に変換させる。Ｄ−Ａ変換
回路５によつてアナログ情報に変換された演奏音
要素は、デイマルチプレクサ６によつてアナログ
信号となり、それぞれの演奏音要素に対応する保
持回路７１ないし７ｎに保持される。なお、デイ
マルチプレクサ６および保持回路７は演奏音要素
発生手段を構成する。保持回路７１によつて保持
された演奏音要素は加算回路８１に与えられる。
加算回路８１は電圧設定手段としての可変抵抗器
Ｒ１１とゲート８１１と抵抗８１２，８１３，８
１５加算器８１４とによつて構成される。可変抵
抗器Ｒ１１は演奏音要素を補正するための補正電
圧を設定するものであつて、その一方端に正の電
圧＋Ｖが与えられ、他方端に負の電圧−Ｖが与え
られ、かつ中点が接続される。この可変抵抗器Ｒ
１１によつて設定された補正電圧は、抵抗８１
５、ゲート８１１を介して加算器８１４の一方入
力端に与えられ、この一方入力端に保持回路７１
から抵抗８１２を介して与えられる演奏音要素に
加算される。前記ゲート８１１は、可変抵抗器Ｒ
１〜Rnに対応して設けられる補正指令手段とし
ての補正スイツチＳ２１〜Ｓ２ｎに含まれる補正
スイツチＳ２１が操作されたときゲートが開かれ
る。このような加算回路が保持回路７２ないし７
ｎに対応して複数８２ないし８ｎが設けられる。
そして、各加算回路８２ないし８ｎは操作盤１１
の補正スイツチＳ２２ないしＳ２ｎが操作された
とき、各補正電圧を演奏音要素に固別的に加算す
る。このようにして、補正電圧が加算された演奏
音要素はシンセサイザ回路９に与えられる。
Ｒ１ないしRnによつて設定された電圧値はマル
チプレクサ１に与えられる。マルチプレクサ１は
アドレスデータに応じて各可変抵抗器Ｒ１ないし
Rnを順次時分割的に選択し、各可変抵抗器Ｒ１
ないしRnの電圧値を導出してＡ−Ｄ変換回路２
に与える。Ａ−Ｄ変換回路２はマルチプレクサ１
から与えられたアナログ値としての電圧値をデイ
ジタル値に変換してデータセレクタ３に与えると
ともに、ゲートＧ１を通してRAM４に与える。
RAM４は前記可変抵抗器Ｒ１ないしRnによつて
設定される演奏音要素の数に対応する記憶領域を
有する。このRAM４から読出される演奏音要素
はデータセレクタ３に与えられる。データセレク
タ３は後述の読出信号Ｒが与えられることによつ
て、RAM４から読出された演奏音要素をＤ−Ａ
変換回路５に与えて演奏音要素としてのデイジタ
ル情報をアナログ情報に変換させる。Ｄ−Ａ変換
回路５によつてアナログ情報に変換された演奏音
要素は、デイマルチプレクサ６によつてアナログ
信号となり、それぞれの演奏音要素に対応する保
持回路７１ないし７ｎに保持される。なお、デイ
マルチプレクサ６および保持回路７は演奏音要素
発生手段を構成する。保持回路７１によつて保持
された演奏音要素は加算回路８１に与えられる。
加算回路８１は電圧設定手段としての可変抵抗器
Ｒ１１とゲート８１１と抵抗８１２，８１３，８
１５加算器８１４とによつて構成される。可変抵
抗器Ｒ１１は演奏音要素を補正するための補正電
圧を設定するものであつて、その一方端に正の電
圧＋Ｖが与えられ、他方端に負の電圧−Ｖが与え
られ、かつ中点が接続される。この可変抵抗器Ｒ
１１によつて設定された補正電圧は、抵抗８１
５、ゲート８１１を介して加算器８１４の一方入
力端に与えられ、この一方入力端に保持回路７１
から抵抗８１２を介して与えられる演奏音要素に
加算される。前記ゲート８１１は、可変抵抗器Ｒ
１〜Rnに対応して設けられる補正指令手段とし
ての補正スイツチＳ２１〜Ｓ２ｎに含まれる補正
スイツチＳ２１が操作されたときゲートが開かれ
る。このような加算回路が保持回路７２ないし７
ｎに対応して複数８２ないし８ｎが設けられる。
そして、各加算回路８２ないし８ｎは操作盤１１
の補正スイツチＳ２２ないしＳ２ｎが操作された
とき、各補正電圧を演奏音要素に固別的に加算す
る。このようにして、補正電圧が加算された演奏
音要素はシンセサイザ回路９に与えられる。
アドレス制御回路１０は前記マルチプレクサ
１、デイマルチプレクサ６およびRAM４にアド
レスデータを与えるものである。また、このアド
レス制御回路１０は前記加算回路８１ないし８ｎ
に含まれるゲート８１１〜８ｎ１を開くためのゲ
ート信号ｇ１ないしgnを導出する。また、操作
盤１１に設けられる書込スイツチＳ１が操作され
たとき書込信号Ｗを導出してゲートＧ１を開き、
操作盤１１に設けられる読出スイツチＳ１１ない
しＳ１ｎが操作されたとき読出信号Ｒを導出して
データセレクタに与える。
１、デイマルチプレクサ６およびRAM４にアド
レスデータを与えるものである。また、このアド
レス制御回路１０は前記加算回路８１ないし８ｎ
に含まれるゲート８１１〜８ｎ１を開くためのゲ
ート信号ｇ１ないしgnを導出する。また、操作
盤１１に設けられる書込スイツチＳ１が操作され
たとき書込信号Ｗを導出してゲートＧ１を開き、
操作盤１１に設けられる読出スイツチＳ１１ない
しＳ１ｎが操作されたとき読出信号Ｒを導出して
データセレクタに与える。
動作において、まず、書込スイツチＳ１および
補正スイツチＳ２１ないしＳ２ｎが操作されず
に、読出スイツチＳ１１のみが操作された状態で
は、アドレス制御回路１０は読出信号Ｒをデータ
セレクタ３に与えて、その入力をRAM４側に切
換る。また、アドレス制御回路１０はアドレスデ
ータをマルチプレクサ１、デイマルチプレクサ６
およびRAM４に与えて、RAM４の可変抵抗器Ｒ
１に対応する記憶領域に記憶されている演奏音要
素のデイジタル情報を読出す。RAM４から読出
された演奏音要素のデイジタル情報は、データセ
レクタ３を介してＤ−Ａ変換回路５によつてアナ
ログ情報に変換される。Ｄ−Ａ変換回路５によつ
てアナログ情報に変換された演奏音要素は、デイ
マルチプレクサ６でアドレスデータに基づいて保
持回路７１に保持される。このとき、加算回路８
１のゲート８１１は開かれていないため、保持回
路７１によつて保持された演奏音要素は、抵抗８
１２および加算器８１４を介してシンセサイザ回
路９に与えられる。同様にして、読出スイツチＳ
１２を操作すると、可変抵抗器Ｒ２に対応して
RAM４に記憶されている演奏音要素がデータセ
レクタ３、Ｄ−Ａ変換回路５、デイマルチプレク
サ６を介して保持回路７２に保持され、さらに加
算回路８２を介して保持回路７２に保持され、さ
らに加算回路８２を介してシンセサイザ回路９与
えられる。以下同様にして、読出スイツチＳ１３
ないしＳ１ｎを操作したときには、RAM４に記
憶されている演奏音要素がそれぞれシンセサイザ
回路９に与えられる。
補正スイツチＳ２１ないしＳ２ｎが操作されず
に、読出スイツチＳ１１のみが操作された状態で
は、アドレス制御回路１０は読出信号Ｒをデータ
セレクタ３に与えて、その入力をRAM４側に切
換る。また、アドレス制御回路１０はアドレスデ
ータをマルチプレクサ１、デイマルチプレクサ６
およびRAM４に与えて、RAM４の可変抵抗器Ｒ
１に対応する記憶領域に記憶されている演奏音要
素のデイジタル情報を読出す。RAM４から読出
された演奏音要素のデイジタル情報は、データセ
レクタ３を介してＤ−Ａ変換回路５によつてアナ
ログ情報に変換される。Ｄ−Ａ変換回路５によつ
てアナログ情報に変換された演奏音要素は、デイ
マルチプレクサ６でアドレスデータに基づいて保
持回路７１に保持される。このとき、加算回路８
１のゲート８１１は開かれていないため、保持回
路７１によつて保持された演奏音要素は、抵抗８
１２および加算器８１４を介してシンセサイザ回
路９に与えられる。同様にして、読出スイツチＳ
１２を操作すると、可変抵抗器Ｒ２に対応して
RAM４に記憶されている演奏音要素がデータセ
レクタ３、Ｄ−Ａ変換回路５、デイマルチプレク
サ６を介して保持回路７２に保持され、さらに加
算回路８２を介して保持回路７２に保持され、さ
らに加算回路８２を介してシンセサイザ回路９与
えられる。以下同様にして、読出スイツチＳ１３
ないしＳ１ｎを操作したときには、RAM４に記
憶されている演奏音要素がそれぞれシンセサイザ
回路９に与えられる。
次に、演奏者がRAM４に記憶されている可変
抵抗器Ｒ１に対応する演奏音要素を補正したい場
合には、可変抵抗器Ｒ１１を＋Ｖ側または−Ｖ側
に調整する。そして、補正スイツチＳ２１を操作
すると、加算回路８１のゲート８１１は、アドレ
ス制御回路１０からのゲート信号ｇ１によつてゲ
ートが開かれ、可変抵抗器Ｒ１１によつて設定し
た補正電圧が抵抗８１５、ゲート８１１を介して
加算機８１４に与えられる。このとき、加算器８
１４には保持回路７１によつて保持されている演
奏音要素が抵抗８１２を介して与えられているた
め、加算器８１４は演奏音要素と補正電圧とを加
算してシンセサイザ回路９に与える。演奏者は捕
正された演奏音要素を所望の演奏音要素であるか
否かを耳で聞き、可変抵抗器Ｒ１１を調整して所
望の演奏音要素となるように補正する。同様にし
て、補正スイツチＳ２２を操作したときには加算
回路８２のゲート（図示せず）が開かれ、補正用
可変抵抗器（図示せず）によつて設定されている
補正電圧が保持回路７２に保持されている演奏音
要素に加算されてシンセサイザ回路９に与えられ
る。以下、同様にして、補正スイツチＳ２３ない
しＳ２ｎを操作したときには、加算回路８３ない
し８ｎによつて所望の補正電圧が保持回路７３な
いし７ｎに保持されている演奏音要素に加算され
てシンセサイザ回路９に与えられらる。
抵抗器Ｒ１に対応する演奏音要素を補正したい場
合には、可変抵抗器Ｒ１１を＋Ｖ側または−Ｖ側
に調整する。そして、補正スイツチＳ２１を操作
すると、加算回路８１のゲート８１１は、アドレ
ス制御回路１０からのゲート信号ｇ１によつてゲ
ートが開かれ、可変抵抗器Ｒ１１によつて設定し
た補正電圧が抵抗８１５、ゲート８１１を介して
加算機８１４に与えられる。このとき、加算器８
１４には保持回路７１によつて保持されている演
奏音要素が抵抗８１２を介して与えられているた
め、加算器８１４は演奏音要素と補正電圧とを加
算してシンセサイザ回路９に与える。演奏者は捕
正された演奏音要素を所望の演奏音要素であるか
否かを耳で聞き、可変抵抗器Ｒ１１を調整して所
望の演奏音要素となるように補正する。同様にし
て、補正スイツチＳ２２を操作したときには加算
回路８２のゲート（図示せず）が開かれ、補正用
可変抵抗器（図示せず）によつて設定されている
補正電圧が保持回路７２に保持されている演奏音
要素に加算されてシンセサイザ回路９に与えられ
る。以下、同様にして、補正スイツチＳ２３ない
しＳ２ｎを操作したときには、加算回路８３ない
し８ｎによつて所望の補正電圧が保持回路７３な
いし７ｎに保持されている演奏音要素に加算され
てシンセサイザ回路９に与えられらる。
次に、演奏者がRAM４に記憶されている演奏
音要素を変更したい場合には、書込スイツチＳ１
を操作する。応じて、アドレス制御回路１０は書
込信号Ｗを導出してゲートＧ１を開く。このと
き、読出信号Ｒは導出されないため、データセレ
クタ３は、その入力がＡ−Ｄ変換回路２側に切換
えられている。ゲートＧ１が開かれたことによつ
て、たとえば可変抵抗器Ｒ１を操作して設定した
設定電圧がアドレスデータに基づいてマルチプレ
クサ１からＡ−Ｄ変換回路２に与えられる。Ａ−
Ｄ変換回路２は演奏音要素としてのアナログ情報
をデイジタル情報に変換し、ゲートＧ１を介して
RAM４の可変抵抗器Ｒ１に対応する記憶領域に
記憶させる。同様にして、可変抵抗器Ｒ２ないし
Rnによつて設定した演奏音要素としての電圧値
がマルチプレクサ１、Ａ−Ｄ変換回路２、ゲート
Ｇ１を介してRAM４に書込まれる。
音要素を変更したい場合には、書込スイツチＳ１
を操作する。応じて、アドレス制御回路１０は書
込信号Ｗを導出してゲートＧ１を開く。このと
き、読出信号Ｒは導出されないため、データセレ
クタ３は、その入力がＡ−Ｄ変換回路２側に切換
えられている。ゲートＧ１が開かれたことによつ
て、たとえば可変抵抗器Ｒ１を操作して設定した
設定電圧がアドレスデータに基づいてマルチプレ
クサ１からＡ−Ｄ変換回路２に与えられる。Ａ−
Ｄ変換回路２は演奏音要素としてのアナログ情報
をデイジタル情報に変換し、ゲートＧ１を介して
RAM４の可変抵抗器Ｒ１に対応する記憶領域に
記憶させる。同様にして、可変抵抗器Ｒ２ないし
Rnによつて設定した演奏音要素としての電圧値
がマルチプレクサ１、Ａ−Ｄ変換回路２、ゲート
Ｇ１を介してRAM４に書込まれる。
この間、上述のデータセレクタ３はＡ−Ｄ変換
回路２からのデイジタル情報をＤ−Ａ変換回路５
に送り込むので、前述の読出状態と同様にして、
各可変抵抗器Ｒ１ないしRnで設定された電圧
値、すなわち演奏音要素がシンセサイザ回路９に
与えられ、RAM４に書込まれた演奏音要素を耳
で聞くことができる。
回路２からのデイジタル情報をＤ−Ａ変換回路５
に送り込むので、前述の読出状態と同様にして、
各可変抵抗器Ｒ１ないしRnで設定された電圧
値、すなわち演奏音要素がシンセサイザ回路９に
与えられ、RAM４に書込まれた演奏音要素を耳
で聞くことができる。
また、可変抵抗器Ｒ１１を負の電源側に設定す
ることによつて、加算器８１４には負の補正電圧
が与れられるため、RAM４から読出される演奏
音要素の電圧値を減少させる方向に補正すること
も可能である。したがつて、この実施例によれば
RAM４から読出される演奏音要素を増減して補
正することができ、演奏者は自分の好みにあつた
演奏音要素を自由に発生させることができるとい
う利点がある。
ることによつて、加算器８１４には負の補正電圧
が与れられるため、RAM４から読出される演奏
音要素の電圧値を減少させる方向に補正すること
も可能である。したがつて、この実施例によれば
RAM４から読出される演奏音要素を増減して補
正することができ、演奏者は自分の好みにあつた
演奏音要素を自由に発生させることができるとい
う利点がある。
また、可変抵抗器Ｒ１１の中点を接地している
ことにより演奏音要素の補正が不要な場合には、
可変抵抗器Ｒ１１を中点に設定しておくことにつ
よつて、加算器８１４には補正電圧が与えられな
いため、RAM４からの演奏音要素を補正するこ
となく導出することが可能になる。
ことにより演奏音要素の補正が不要な場合には、
可変抵抗器Ｒ１１を中点に設定しておくことにつ
よつて、加算器８１４には補正電圧が与えられな
いため、RAM４からの演奏音要素を補正するこ
となく導出することが可能になる。
なお、上述の実施例では可変抵抗器Ｒ１１に正
負の電圧を印加するとともに中点を接地して、正
負の補正電圧を加算するようにしたが、正の電圧
のみを加算して補正するようにしてもよい。この
場合は、可変抵抗器の一方端を接地し、他方端に
正の電圧を印加する。
負の電圧を印加するとともに中点を接地して、正
負の補正電圧を加算するようにしたが、正の電圧
のみを加算して補正するようにしてもよい。この
場合は、可変抵抗器の一方端を接地し、他方端に
正の電圧を印加する。
また、上述の実施例では、記憶手段として
RAM４を用いて、RAM４から読出された演奏音
要素に加算回路８１ないし８ｎによつて補正電圧
を加算するとともに、可変抵抗器Ｒ１ないしRn
によつて設定した演奏音要素をRAM４に書込み
可能にしたが、単に記憶手段から読出した演奏音
要素を補正するようにしてもよい。すなわち、前
述の可変抵抗器Ｒ１ないしRn、マルチプレクサ
１、Ａ−Ｄ変換回路２、ゲートＧ１、データセレ
クタ３を用いることなくリードオンリメモリを設
け、このリードオンリメモリには予め複数の演奏
音要素を記憶しておき、アドレス制御回路１０か
らアドレスデータが与えられる毎に演奏音要素を
読出してＤ−Ａ変換回路５に与えるようにする。
RAM４を用いて、RAM４から読出された演奏音
要素に加算回路８１ないし８ｎによつて補正電圧
を加算するとともに、可変抵抗器Ｒ１ないしRn
によつて設定した演奏音要素をRAM４に書込み
可能にしたが、単に記憶手段から読出した演奏音
要素を補正するようにしてもよい。すなわち、前
述の可変抵抗器Ｒ１ないしRn、マルチプレクサ
１、Ａ−Ｄ変換回路２、ゲートＧ１、データセレ
クタ３を用いることなくリードオンリメモリを設
け、このリードオンリメモリには予め複数の演奏
音要素を記憶しておき、アドレス制御回路１０か
らアドレスデータが与えられる毎に演奏音要素を
読出してＤ−Ａ変換回路５に与えるようにする。
以上のように、この考案によれば、電圧設定手
段を操作して補正電圧を設定し、かつ補正スイツ
チを操作するだけで記憶手段に記憶している演奏
音要素に、電圧設定手段によつて設定した補正値
を加算するようにしているため、比較的簡単な構
成でありかつ簡単な操作で演奏音要素を補正する
ことができ、演奏中曲想に応じて、予め設定され
た補正状態に演奏音要素を即時変更することがで
きる。
段を操作して補正電圧を設定し、かつ補正スイツ
チを操作するだけで記憶手段に記憶している演奏
音要素に、電圧設定手段によつて設定した補正値
を加算するようにしているため、比較的簡単な構
成でありかつ簡単な操作で演奏音要素を補正する
ことができ、演奏中曲想に応じて、予め設定され
た補正状態に演奏音要素を即時変更することがで
きる。
図面はこの考案の一実施例のブロツク図であ
る。図において、１はマルチプレクサ、２はＡ−
Ｄ変換回路、３はデータセレクタ、４は記憶手段
（RAM）、５はＤ−Ａ変換回路、６はデイマルチ
プレクサ、７は保持回路、８は加算回路、１０は
アドレス制御回路、１１は操作盤、Ｓ１は書込ス
イツチ、Ｓ１１ないしＳ１ｎは読出スイツチ、Ｓ
２１ないしＳ２ｎは補正スイツチ、Ｒ１ないし
Rn，Ｒ１１は可変抵抗器を示す。
る。図において、１はマルチプレクサ、２はＡ−
Ｄ変換回路、３はデータセレクタ、４は記憶手段
（RAM）、５はＤ−Ａ変換回路、６はデイマルチ
プレクサ、７は保持回路、８は加算回路、１０は
アドレス制御回路、１１は操作盤、Ｓ１は書込ス
イツチ、Ｓ１１ないしＳ１ｎは読出スイツチ、Ｓ
２１ないしＳ２ｎは補正スイツチ、Ｒ１ないし
Rn，Ｒ１１は可変抵抗器を示す。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 複数の演奏音要素をデイジタル情報で記憶し
ている記憶手段と、 前記記憶手段から読出される演奏音要素のデ
イジタル情報をアナログ情報に変換するデイジ
タル−アナログ変換手段と、 前記複数の演奏音要素に対応して設けられ、
かつ前記デイジタル−アナログ変換手段によつ
てアナログ情報に変換された演奏音要素をアナ
ログ信号として保持する演奏音要素発生手段と
を有する演奏音要素発生装置において、さらに 前記演奏音要素発生手段から導出される演奏
音要素を補正するための指令信号をそれぞれの
演奏音要素毎に対応して導出する複数の演奏音
要素補正指令手段、 前記複数の演奏音要素に対応して設けられ、
かつ該演奏音要素を補正するための補正電圧を
設定する電圧設定手段、 前記演奏音要素に対応して設けられ、かつ前
記電圧設定手段によつて設定された設定電圧が
与えられ、前記演奏音要素補正指令手段からの
指令信号に応じてゲートを開き、当該設定電圧
を導出するゲート手段、および 前記演奏音要素に対応して複数設けられ、か
つ前記ゲート手段から与えられる設定電圧を、
対応する演奏音要素発生手段出力に加算して前
記記憶手段から読出される演奏音要素を補正す
る加算手段を備えた電子楽器の演奏音要素発生
装置。 (2) 前記設定電圧手段は、一方側に調整すること
により正の設定電圧を導出し、他方側に調整す
ることにより負の設定電圧を導出し、さらに中
央部に設定することによつて０電位の設定電圧
を導出するようにしたことを特徴とする実用新
案登録請求の範囲第(1)項記載の電子楽器の演奏
音要素発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979005510U JPS6137034Y2 (ja) | 1979-01-18 | 1979-01-18 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979005510U JPS6137034Y2 (ja) | 1979-01-18 | 1979-01-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55105495U JPS55105495U (ja) | 1980-07-23 |
| JPS6137034Y2 true JPS6137034Y2 (ja) | 1986-10-27 |
Family
ID=28811445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1979005510U Expired JPS6137034Y2 (ja) | 1979-01-18 | 1979-01-18 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6137034Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6232314Y2 (ja) * | 1981-05-22 | 1987-08-18 | ||
| JPH0782329B2 (ja) * | 1985-07-17 | 1995-09-06 | カシオ計算機株式会社 | 波形読み出し装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS599260U (ja) * | 1982-07-08 | 1984-01-20 | 三菱電機株式会社 | 空気調和機 |
-
1979
- 1979-01-18 JP JP1979005510U patent/JPS6137034Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55105495U (ja) | 1980-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5136912A (en) | Electronic tone generation apparatus for modifying externally input sound | |
| JPH0789279B2 (ja) | 楽音信号発生装置 | |
| JPS6134679B2 (ja) | ||
| US5058076A (en) | Address control circuit for data memory employed in signal delay circuit | |
| JPS6137034Y2 (ja) | ||
| JPH04339000A (ja) | 音楽再生装置 | |
| JPS6111754Y2 (ja) | ||
| JPH0631954B2 (ja) | 自動演奏装置 | |
| US4526080A (en) | Automatic rhythm performing apparatus | |
| JPS5840199B2 (ja) | デンシガツキ | |
| JPS5885997A (ja) | アナログ信号再生装置 | |
| JP3366812B2 (ja) | 電子楽器の効果付与装置 | |
| JPS59116696A (ja) | 電子楽器 | |
| JP2738359B2 (ja) | リズム音発生装置およびその発音制御方注 | |
| JPS599260Y2 (ja) | 電子楽器の楽音設定装置 | |
| JPS6177095A (ja) | 電子楽器の回路 | |
| JP3543203B2 (ja) | 電子楽器 | |
| JP2642092B2 (ja) | デジタルエフェクト装置 | |
| JPS58126597A (ja) | 楽曲演奏装置 | |
| JPS6010640B2 (ja) | 電子楽器 | |
| JPH0468632B2 (ja) | ||
| JPH068997U (ja) | 電子楽器 | |
| JP2524056Y2 (ja) | ピッチ変換器 | |
| JP2546202B2 (ja) | 波形発生装置 | |
| JP2560276B2 (ja) | デジタルエフエクト装置 |