JPS6136848A - データ処理システムのエミユレーシヨン - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、第１のコンピュータシステムとは実質的に異
なるような第２のシステムによるエミュレーションに関
’ｆ６゜より詳細には、上記第１のシステムのために開
発されたソフトウェアプログラムを、修正なしに、上記
第２のシステムにおいて実行可能にするように行うエミ
ュレーションに関する。

コンピュータシステムにおいて繰返して問題とされるの
は、ソフトウェアの可用性の問題であり。

特に、応用ソフトウェア、即ち、ユーザに特定のタスク
？実行するためにシステムによって実行されろプログラ
ムの可用性の問題であ６５斯かる応用プログラムの例と
しては、ワードプロセシング及びデータ処理、データベ
ース、グラフィック及び簡易言語が挙げらね、ユーザが
防かろシステムで達成したいと望むタスク及び機能の全
範囲Ｙａ含している。

特定のシステムに対する応用の潜在的な範囲は。

１つのシステム製作業者では、そのシステムに対する応
用プログラムの基本的範囲よりも、開発するのが非常に
困難である。その残りの応用プログラムは、これらはし
ばしば、応用プログラムの大部分であるが、応用プログ
ラム開発専門の諸会社によって共通に開発され供給され
ろ。経済的な理由により、斯かる応用プログラムの開発
者は、彼らの使用可ＮＱなりソースを、より共通のコン
ピュータシステムに集中するのが普通である。応用プロ
グラムの開発者はより共通的でなく、経済的に有意なシ
ステムに対するプログラム？供給したいと望むが、彼ら
の使用可能なリソースでは、異なるシステムの全範囲に
対してプログラム？開発することができない。従って、
この非常に少ない最も共通なシステム以外のシステムに
対する応用プログラムの範囲は限られてくる。

斯かる問題はしばしば、プログラムの「トランスポート
（輛送）可能性」、即ち、あるプログラム？するシステ
ムから第２の異なるシステムに。

そのプログラムの書き直しや、大幅な修正無しに。

１−トランスポート」できる機能の１つとして述べられ
てきている。コンピュータ業界、特に小型の１パーソナ
ル」１１０ｂｌプロフエツシヨナル」コンピュータに採
用されてきている斯かる問題に対する部分的な解決方法
とじ℃は、内部的に異なる広い範囲のコンピュータに用
いられる標準化されたオペレーティングシステムの開発
が挙げられる。

この場合、銘記すべきことは、オペレーティングシステ
ムは基本的には、このオペレーティングシステムが実行
されているコンピュータシステムの全体的なオペレーシ
ョンを監視し、指示し且つ制御するということである。

更に、オペレーティングシステムは、あるシステムにお
いて実行されている応用プログラムとこのシステム自体
の実際の内部構造との間にインターフェース？与えろ。

基本的には、応用プログラムはオペレーティングシステ
ム上で１実行コシ且つ、オペレーティングシステム？「
見てい」心が、実際の基本的なコンピュータシステム構
造についてはそのようにはしていない。幾つかの内部的
に異なるシステムで実行され心、斯かる共通的で標準的
なオペレーティングシステム、例えば、ＣＰ／Ｍ及びＭ
Ｓ−ＤＯ８を採用すると、これらのシステムで修正なし
に実行できるプログラムの開発も理論的には可能である
。

例として示すと５ワングラボラトリ社のプロフェッショ
ナルコンピュータ及びＩＢＭＰＣは、両方共、ＭＳ−Ｄ
Ｏ３と呼ばれろ基本的には同一のオペレーティングシス
テム２用いている。従って。

ＩＢＭＰＣに対して開発された応用プログラムは理論的
には、修正なしにソングプロフェッショナルコンピュー
タでも実行でき、且つその逆も可能なはずである。

実際には、Ｉｇｒかるオペレーティングシステムは。

応用プログラム開発者が所望−ｔ−ｂ全範囲の特徴及び
機能？供給しなかったり、あるいはこのオペレーティン
グシステム？介してのみあるシステムとインターフェー
スするプログラムに対して十分な性能？供給しないこと
が多い。この故に、殆どの応用プログラムということで
はないにしても多くの応用プログラムは実際には、そわ
らが実行されているシステムの内部構造に少なくとも一
部分。

直接的にインターフェースするように書かれる。

異なる製作業者によって与えられるコンピュータシステ
ムの内部構造がしばしば大きく異なるため。

標準的なオペレーティングシステムの１つ＆ｌｌ。

て主に実行するようＶｃｉｌＦかれた応用プログラムで
さえも実際はあるシステムから別のシステムに「トラン
スポート可能」でないことがしばしばある。

更に、製作業者の多くは、それらの特定のシステムに対
する性能？向上するために［′標準」オペレーティング
システム馨修正してきている。例えば、上記のように、
ワングラポラトリ社とＩＢＭの両社は、それらのパーソ
ナルコンピュータ及びプロフェッショナルコンピュータ
において同一の基本的な標準ＭＳ−ＤＯＳオペレーティ
ングシステムを用いている。しかしながら、それぞれの
場合。

ＭＳ−ＤＯ８はソング社及びＩＢＭ社によって設計され
た特定のシステムに対する性能馨向上するために修正さ
れており、もはや完全には「標準」ではない。斯かる修
正は、特定のシステムの特定の内部構造特徴に依存する
のが普通であり、従って。

これらの特定のシステムに対してかかねた応用プログラ
ムに反映される。その結果、ある特定のシステムに対し
て実行してい口「標準」オペレーティングシステムにの
みインターフェースする応用プログラムでさえもこの「
標準」オペレーティングシステムの更に別の修正された
バージョン馨用いている別のシステムにはトランスポー
ト可能でないことがしばしばある。

これらの問題に対する１つの可能な解決方法はある製作
業者の場合、エミュレートされるシステムの内部構造を
、必然的にはコピーすることなく。

基本的に複写することである。このためには、エミュレ
ートしているシステムのハードウェア構造）開発ト、エ
ミュレートされるシステムのオペレーティングシステム
の機能性乞基本的に複写しエミュレート′するシステム
のオペレーティングシステムの開発とが必要になる。し
かしながら、エミュレートされるシステムが旧型であっ
たり、欠陥があったり、あるいは性能が劣っていたり’
ｆ６という点でこの方法は好ましくない。また、エミュ
レートするシステム及びそのオペレーティングシステム
は基本的には、より広いユテイリテイ馨有するためでは
なく、ただ１つの目的、即ち別のシステム馨エミュレー
トｆ６という目的だけに供されている。

上の諸問題に対する更に別の可能な方法には。

特定のシステム馨エミュレートするシステムで実行する
ソフトウェア、即ち、エミュレーションプログラムによ
ってその特定のシステム馨エミュレートすることが挙げ
られろ。しかしながら、この方法は、このエミュレーシ
ョン機能に関しては多量ノ「オーバーヘッド」、即ち、
メモリスペース及びプロセッサオペレーション時間が必
要トなるため好ましくないことが証明さり、ｂ。

発明の概要 本発明によると、第２のシステムの機能の複写としては
設計されていない第１のシステムが、上記のハードウェ
ア、ソフトウェア及びオペレーティングの不利な点？有
１にとなくこの第２のシステム馨エミュレートすること
ができるようになツテいろ。本発明では、第２のシステ
ムの入力／−力槽構造第１のシステムにおいて、そこに
記憶されたルーチンであって、第２のシステムの入力／
出力構造と同じように既存の入力／出力構造が動作する
ように命令するルーチンによってエミュレートされる。

このエミュレーションルーチンは。

第１のシステムのマスク不可能割込み機構２介してこの
機構に対する修正により呼び出される。この機構は、「
外部」の入力／出力要求の発生、即ち、第２のシステム
に対してもともと書かれたプログラムで発生し、且つ第
１のシステムによって通常は認識されない入力／出力要
求の発生を検出する。

本発明に係る好ましい実施例では、第１のンステムノ入
力／出力構造は、システムアドレススペースの第１の範
囲？占めるボートＹ有する入力／出力デバイスを含み、
第２のシステムの入力／出力デバイスは、第２の異なる
範囲のアドレススペース内に配置されたポート２有する
。外部の入力／出力要求ケ検出するだめの手段は、入力
／出力要求ポートアドレス？システム入力／出力デバイ
スによって占有されたポートアドレスの範囲と比較し且
つポートアドレスがシステム入力／出力デバイスによっ
て占有されたアドレススペースの範囲内にある時馨指示
する手段？含む。この外部の要求の検出手段は次に、第
１のシステムによって指示されている入力／出力ポート
の範囲内に通常は入らない入力／出力要求の発生の際に
入力／出カエミュレーションルーチン？呼出すためにマ
スク不可能割込みを発生′する。

本発明に係るエミュレーション手段は更に、斯かる要求
が開始した時点において斯かる外部の入力／出力要求に
関する情報？「トラップ」、即ち。

記憶するための手段？含む。次に、このトラップされた
情報は、エミュレーション手段によって用いられ、エミ
ュレートされる特定の入力／出力オペレーション？決定
する。例えば、要求が薔込みオペレーションに対しての
場合、この要求に関連して現われる書込み情報は同様に
してトラップされ、この要求によって指示された第２の
システノ・のボートに対応する第１のシステムの入力／
出力ポートに書き込まれる。

本発明に係る更に別の実施例では、第１のシステムは更
に、第２のシステムのハードウェア割込み機構？エミュ
レートするための手段？會む。本発明に係るシステムの
ハードウェア割込みエミュレーション機構において、第
１のシステムのソフトウェア割込みサービスルーチンに
は、第２のシステムツバ−ドウエア割込み機構のオペレ
ーション？エミュレートする付加的な一群のハードウェ
ア割込みエミュレーションルーチンが配設さゎている。

第１のシステムの割込ミベクトルテーブルは同様に、エ
ミュレーションルーチンに対−、ｔ　／ｌ）　ｔｊ加的
なベクトル乞含み、第１のシステムのハードウェア割込
みサービスルーチンはこれらのベクトルに対する基準？
含むように変えられる。

既存の第１のシステムのハードウェア割込みルーチｙｌ
ｃ対ｊ６エミユレーシヨンルーチン、ベクトル及び修正
は、このシステムが第２のシステム馨エミュレートして
いる時にイネーブルされ７１．１これにより、第１のシ
ステムは、ソフトウェア割込みオペレーションと同じ方
法でもってハードウェア割込みエミュレーションオペレ
ーション？実行することにより第２のシステムのハード
ウェア割込み機構？エミュレートする。ここで銘記すべ
きことは、付加された割込み機構エミュレーションルー
チンはエミュレーションルーチンタケに限定されず、こ
のシステムに対する付加的な機能あるいは向上された性
能２与える他のルーチン２含むかあるいはこれら他のル
ーチンに置き換えられ得る。

以下の説明においては、「＜−ソナル」又は「プロフェ
ッショナル」コンピュータのクラス。

例えば、ソングラボラトリ社のプロフェッショナルコン
ピュータの典型的なコンピュータシステムのハードウェ
ア及びンフトゥエアの一般的な構造及びオペレーション
に゛ついて先ず述べている。これらは、当業者によって
よく理解されよう。第１の斯かるシステムと第２のシス
テム、例えば。

ＩＢＭＰＣとの相違の基となる構造の特徴及び動作の特
徴、及び前に述べた１標準的」オペレーティングシステ
ム及び応用プログラムに関ｆｂ斯がろ相違の効果が次に
述べられている。最後に、もともと第２の斯かるシステ
ム用に書かねているプロクラム？修正なしに第１の斯か
るシステムで実行できろよう［する１本発明に従う方法
及び装置が述べられている。

二二と 第１因について説明する。この図には、「パーソナル」
又は「プロフェッショナルコクラスのコンピュータシス
テムのブロック図が図示されている。尚、ここに図示さ
れている例は、ワングラポラトリ社の［プロフェッショ
ナルコンピュータ」である。このシステムは典型的なシ
ステムであり且つこのクラスの斯かるシステム？代表し
ており。

例ｆ、ｋＬ　　ｒワンクフロフェッショナルコンピュー
タ技術′参照手引書」及びマサチューセッツ州ローウェ
ルのワングラポラトリ社から入手でき６（ｆｉｌの関連
の出版物に記載されている。これらは本明細書に参考と
して引用されている。第１図のシステムの次の記述は、
斯かるシステムの構造及びオペレーションが当業者によ
ってよく理解され且つここに与えられた例示用のシステ
ムの構造及びオペレーションが上記の参照され引用され
ろ出版物の中で十分に述べられているため何重に行なわ
れている。

第１図に示すように、このシステムの主なエレメントは
、中央処理装［ＣＰＵ）１０及び制御入力／出力ロジッ
ク（ＣＩＯ）１２’に含んでいる。これらは、システム
アドレス（ＳＡ）バス１４．システムデータ（ＳＤ）バ
ス１６及びシステム制Ｈ（５Ｃ）１８馨含むバス構造？
介して相互接続されている。

それらの呼称によって示され心ように、ＳＡババス４及
びＳＤババス６はそれぞれ、システムのエレメントの間
にわたってアドレスとデータをやりとりし、これに対し
てＳＣバス１８は、基本的にシステム制御情Ｎｖやりと
りするのに用いられも。

１、　中央処理装置（第１図） ＣＰｔＪＩＤについて説明する。主な／ステム制御機能
留金む算術論理オペレーションは主プロセツサｌ’ＭＰ
）２０によって実行される。この主プロセツサ２０は算
術演算においてコプロセッサ（ＣＯＰ）２２に補助され
ている。ＭＰ２０及びＣ，０Ｐ２２は１例えば、それぞ
れインテル８０８６マイクロプロセツサ及びインテル８
０８７であり得ろ。

ＭＰ２０及びＣ０Ｐ２２は、アドレス及びデータ？、そ
れぞれアドレスラッチ（ＡＬ）２４及びデータトランス
シーバ（ＤＴ’）２６Ｙ介してそれぞれＳＡババス４及
びＳＤババス６にやりとりし且つメモリ及びバス制御情
報？バス制御装置（ＢＣ）２Ｂ？介してＳＣバス１８ｖ
ｃ伝える。

ＢＣ２ＳＶｃ＆！、入力／出力復号ロジック（ＩＯＤＬ
）２９が関連しており、このロジック２９は、ＳＡババ
ス４に現われるアドレス及びＳＣバス１８に現われる入
力／出力制御情報？監視する。ｌ０ＤＬ２９は、システ
ム入力／出力要求の発生？検出し。

ＳＣバス１８に対応する制御信号出力？与える。

ｌ０ＤＬ２９の制御出力は、以下に更に述べるように、
システムＩ１０オペレーションの実行においてシステム
Ｉ／Ｊデバイスによって用いられる。

ＭＰ２０及びＣ０Ｐ２２にはクロック発生器（ＣＧ）５
０及びバス獲得ロジック（ＢＡＩ、）３２が関連してお
り、クロック発生器６０は、このシステムに対するクロ
ック信号のソースであり、バス獲得ロジック６２は、直
接メモリアクセス（ＤＭＡ）オペレーション、即ち、以
下に説明するシステム主メモリへのデータの直妾転送及
びこのシステム主メモリからのデータの直接転送ｒ制ａ
１−する。

ＭＰ２０及びＣ０Ｐ２２にはまた。待ち状態ロジック（
ＷＳＬ）３４が関連しており、ＷＳＬ３４は。

基本的には、システムオペレーションを監視し且’）Ｃ
ＰＵ１０オペレーシヨンにおけるコンフリクト？防ぐべ
く各々に許された時間？調節する。マスク不可能割込み
ロジック（ＮＭＩＬ）３６は、、：のシステムの割込み
機構のオペレーションの一部分を制御する。この部分に
ついては以下により詳細に述べる。

最後に、上記のＣＰＵ１０の種々のエレメントは相互接
続さｔでおり、ＣＰＵ局所（ＣＰＵＬ）ノ（ス３８￥介
して通信する。

Ｃｌ０Ｉ　２について説明する。第１図に示すように、
Ｃｌ０１２のエレメントは、主にバッファアドレス（Ｂ
Ａ）バス４０及びバッファデータ（ＢＤ）バス４２及び
ＳＣバス１８乞介して相互陸続されている。図示のよう
に、ＢＡＩくス４０は。

ＳＡババス４からアドレスバッファ（ＡＢ）４４？介し
て接続されており、ＢＤババス２は、データトランスシ
ーパ（ＤＴ”）４６’を介してＢＤノくス１６に相互に
接続されている。

ＣｌＯ１２は、主メモリ（ＭＭ）４Ｂを含んでいろ。こ
のＭＭ４ＥＨＬシステム及びこのシステムのオペレーシ
ョン？制御す６プログラムによって演算されるデータ？
記憶し且つ与える。システムとプログラムには１例えば
、オペレーティングシステムと応用プログラムがあ６．
ＭＭ４８には。

主メモリ制御ロジック（ＭＭＣＬ）５０及び主メモリア
ドレスマルチプレクサ（ＭＭＡＭ）５２が関連しており
、ＭＭＣＬ５０及びＭＭＡＭ５２は、それぞれＳＣバス
１８及びＳＡババス４から接続されており、それぞれ制
御入力及びアドレス入力ｋＭＭ４８に与えろ。ＭＭ４８
のデータ入力／出力は。

ＢＤババス２に相互接続されている。

バッファアドレス（ＢＡ）バス４０及びバッファデータ
（ＢＤ）バス４２からはそれぞれ、　ＤＭＡ低アドレス
ラッチ（ＤＬＡＬ’）５４及びＤＭＡ高アドレスラッチ
（ＤＨＡＬ）５６が法統されている。

ＤＬＡＬ５４及びＤ）ＩＡＬ５６は、このシステムのＤ
ＭＡ機構の一部分であり、ＤＭＡオペレーションの期間
中に、それぞれＳＡババス４及びＭ　Ｍ　Ａ　Ｍ５２ｖ
介してＤＭＡアドレスの低次部分及び高次部分ＹＭＭ４
８に４先ろ。ＤＬＡＬ５４及びＤＩ−ＩＡＬ５６１Ｃは
、ＤＭＡページレジスタ（ＤＰＲ）５８が関連している
。ＤＰＲ５８は、ＢＡババス０から接続さねており、同
様にして、ＤＭＡオペレーションの期間中に、ＤＭＡア
ドレスの一部分ＹＳＡノ（ス１４及びＭＭＡＭ５２を介
してＭＭ４８に与えろ。

、：のｔｔｉ＆、ＤＭＡオペレーションに係るメモリベ
ージ乞識別″ｔゐアドレスの部分であ＾。Ｄ％ｉＡオペ
レーションの主な制御は、ＤＭＡ制御ロジックｒＤｃＬ
）６０及びＤＭＡバス制−ロジック（ＤＢＣＬ）６２に
よって行なわれゐ。尚、ＤＣＬ６０及びＤＢＣＬ６２は
、ＢＡババス０から接続されており、データ出力をＢＤ
ババス２に与え、制御出力？このシステムの他の部分に
与えろ。

Ｃｌ０１２に含まれるシステム制御ロジックは。

カウンタ及びタイマロジック（ＣＴＬ）６４及びプログ
ラマブル割込み制御装ｆｉｔ（ＰＩＣ’）６６’ｌ含ん
でい／′）。尚、ＣＴＬ６４及びＰＩＣ６６は、それぞ
れインテル８２５６及びインテル８２５９Ａｘ含み得る
。ＣＴＬ６４は、基本的には、全ての主システムオペレ
ーションのタイミンクｒ制（財）し。

こねに対してＰＩＣ６６は、ＮＭＩＬ５６と結び付いて
、より詳細に後で述べられろ、システム割込み制御ロジ
ック留金む。ＭＭ４８及びシステム割込側（２）ロジッ
クに関連するのは、パリティ誤りロジック（ＰＥＬ）６
７である。ＰＥＬ６７は、ＭＭ４８４に書き込まねろデ
ータ及びＭＭ４８から読み出されろデータ？監視し、所
がゐ誤りが発生した時に割込み制御ロジックにパリティ
誤り信号即ちデータ誤り信号娶与える。

このシステムプログラム及び制御ロジックは更に、消去
可能プログラマブル読出し専用メモリ（ＥＰＲＯＭ）６
８　’ａ−含ンテいル。、：のＥＰＲＯＭ６８は１例え
ば、外部ディスクドライブの中に取り付けられているデ
ィスクからシステムオペレーティングシステム及び応用
プログラムｖＭＭ４８にロードするのに用いられるプロ
グラム？記憶し与える。ＥＰＲＯＭ６８に記憶されてい
るプログラムは基本的には、このシステムのオペレーシ
ョンを初期設定するのに用いられる常駐プログラム２含
んでいる。このシステムプログラム及び制御ロジックは
更に、メモリ制御記憶復号器（ＭＣ８Ｄ）６９馨含んで
いる。ＭＣ８Ｄ６９は、ＥＰＲＯＭ６８と結び付いて動
作し、現在のシステム制御がシステム初期設定時におけ
６ＥＦＲＯＭ６８から与えられるのか、あるいは通常の
オペレーションの期間中［ＭＭ４８に記憶されてい＾プ
ログラムから与えられるのか？選択する。

ＣｌＯ１２は更に、システムと外ｎｆバイス、例えば、
キーボード、ディスクドライブ及びプリンタとの間の通
信留付うための幾つかのエレメント留金んでいる。これ
らのエレメントの中には。

ユニバーサル非同期受信器ｌ／送信器（ＵＡＲＴ）７０
が含まハている。ＵＡ、ＲＴ７０は、キーボード及びフ
ロッピィディスク制御装ｆｌ（ＦＤＣ）７２と直列イン
ターフェース２行なっている。ＦＤＣ７２は、ディスク
部製機構とインターフェース２行なっている。更に、拡
張プログラマブル通信インターフェース（ＥＰＣＩ〕７
４が含まれている。例工ば、これはインテル２６６１で
ある。インテル２６６１は、プログラマブルＲ８−２５
２１１０ボートン与える。そして更に並列プリンタイン
ターフェース（ＰＰ工）７６が含まれている。ＰＰｌ７
６は例えば、他々のプリンタに並列インターフェース２
行うインテル８２５５Ａである。他の入力／出力エレメ
ントは例えば、ウィンチェスタ−（Ｗｉｎｃｈｅｓｔｅ
ｒ　）ハードディスク駆動機構へのインターフェースエ
レメント及び種々の遠隔通信インターフェースｗ含み得
：ａ。

最後に、Ｃ１０１２は、Ｉ１０制御記憶記憶器（ＩＯＣ
８Ｄ）７５ン含んでいろ。このｌ０Ｃ８Ｄ７５は、基本
的には、命合のシーケンス？記憶し与えろ。即チ、この
システムのＩ１０オペレーション。

特に、上記のＩ１０デバイスのオペレーション？制御す
るためのルーチンテする。

このシステムは、２つの主なユーザインターフェース留
金んでい心。即ち、第１のインターフェースは上記のよ
うに、ｔＪＡＩ’ｔＴ７０から縦続されたキーボードヶ
介して行なわれ、第２は、ＣＲＴ表示馨介して行なわね
る。第２図について説明する。

このシステムとＣＲＴの間にインターフェース乞行うビ
デオ制御装置（Ｖ（ｊ７８が図示されている。

本明細書に述べられたシステムは種々の表示に対する複
数の斯かるビデオ制御装置が得られろか。

ｖＣ７８がＣＲＴインターフェースエレメントのこのク
ラスの典型であり、文字組図形表示及びビットマツプ表
示の両方７行う。

先ず１文字組部ＶＣ７８について説明する。■Ｃ７８は
、ＣＲＴスクリーン上に表示される英数字文字及び図形
シンボル及び関連のテキストシンボル？識別す６ＡＳＣ
ＩＩ型コード？記憶し供給するための文字メモＱ（ＣＭ
）８０ｖ含んでいる。これらのコードは、ディスプレイ
上に現われろ位置に対応す６ｃＭ８０の記憶位置に記憶
される。

０Ｍ８０７関連するのは、属性メモＩＪ（ＡＭ）８２で
ある。ＡＭ８２は、０Ｍ８０に記憶されている各文字コ
ードに対して、対応する文字又はシンボルが１例えば、
ハイライトされ小か、アンダーライン？引かれろか、そ
の他の処理？されるか？識別する対応属性コード？記憶
し与える。

０Ｍ８０及びＡＭ８２にはｓＤババス６から情報が、Ｓ
Ｃバス１８から与えられた制御入力の制御の下で、ＳＡ
ババス４から与えられたアドレスに書き込まれろ。これ
らの目的のために、　ＶＣ７８は、ＳＡババス４から接
続さね且っＣ／Ａメモリ入力アドレスマルチブレクサ（
ＣＭＩＡＭ）８６に対応するアドレス入力Ｖ−／＝える
ＶＣアドレスバッファ（ＶＣＡＢ）８４足含んでいろ。

ＣＭＩＡＭ８６は、アドレス入力ｖｃＭ８０及びＡＭ８
２に与え心。第２図に示さねるように、ＶＣＡＢ８４は
また。アドレス入力ｖＣ／Ａメモリ出力マルチプレクサ
（ＣＭＯＭ）８８に与えろ。ＣＭＯＭ８８は、以下にお
いて更に詳細に述べるように、ＣＲＴディスプレイ乞駆
動駆動ロジックへの文字及び属性コードのＣＭ８０及び
ＡＭ８２がらの読出し？制御する。

■０７８は更に、ＶＣデータトランスシーバ（ＶＣＤ’
ｒ）９０馨含んでいる。ＶＣＤＴ９０は。

ＳＤババス６と相互接続されており、一部分１文字及び
属性コード７ＣＭ８０及びＡＭ８２に薔き込むのに用い
られる。第２図に示されるように。

ＶＣＤＴ９０に＋’［た、ＣＲＴ％１１装置（ＣＲＴＣ
）９２への出力が配設されている。ＣＲＴＣ９２は。

ＣＲ，Ｔ駆動回路に制御信号ン与えゐ。またＣＲＴＣ９
２は以下に詳細に述べられろ字体メモＩＪ（ＦＭ）９４
からの入力が設けら名ろ。ＦＭ９４は、ＦＭ９４の内容
？ＳＤバス１６に読み出させろ。

ＦＭ９４は、ＣＲＴディスプレイ上に表わされ得す種々
の文字及びシンボルコードに対応するビットパターン？
記憶−ｆゐのに用いられろ。ＣＭ８０に記憶され且つＣ
ＲＴ上に表示さねる文字及びシンボル？表わすコードは
、ＣＲＴＣ９２からＣＭＩＡ、Ｍ８６馨介して与えられ
ろアドレスの制御の下にＣＭ８０から読み出され、ＦＭ
９４にアドレス入力として与えられろ。ＦＭ９４は、対
応−１６ビツトパターン？出力としてビットパターンシ
フトレジスタ（ＢＰＳＲ）９６＆Ｃ与えろことによりこ
れらの入力に応答する。ＢＰＳＲ９６は、並列直列変換
２行い、その結果得らｈｂ直直列ビットパターン域属性
ロジックＡＬ）９８に与える。

第２図に示すように、ＡＬ９８は、ＡＭ８２の出力から
の別の入力？含む。ＣＭ８０に記憶されている文字／シ
ンボルコードに対応する属性コードは、ＣＭ８０から読
み出さねた対応するコードと並列にＡＭ８２から読み出
さね、ＡＬ９８によって用いらｆ″ｌることにより、こ
の対応する文字／７ンボルがそれらの対応する属性馨有
するように。

ＢＰＳＲ９６から与えられたビットパターン？適当に修
正す６５ＡＬ９８の出力はテキストビデオ出力としてＣ
ＲＴドライバ回路に与えられ、この結果、ＣＲＴスクリ
ーン上に対応する表示２行う。

最後に、ＶＣ７８は、タイミング発生器ロジック（ＴＧ
Ｌ　）１００ｗ含む。ＴＧＬｌｏｏは、ＳＣバス１８か
ら接続されており、タイミング及び制御信号７ＶＣ７８
のロジック及び回路に与える。

ここで、ＶＣ７８のビットマツプ部について説明する。

ビットマツプメモリ（ＢＭ）１０２は、ビットマツプの
形でもってＣＲＴスクリーン上に表示されるべきイメー
ジ？記憶し与えろ。表示される情報はビットマツプメモ
リアドレスマルチプレクサ（ＢＭＡＭ’）１０４の出力
から接続されたアドレスバス？介して与えられたアドレ
スのｍｌＪ　［の下で、ＶＣＤＴ９０の出力から接続さ
れたデータバス？介してビットマツプの形でＢＭ１０２
に書き込まれる。ＢＭＡＭｌ、０４は、ＶＣＡＢ８４の
出力から接続されたアドレスバスから書込みアドレス入
力？受ける。

ＢＭＡＭ１０４はまた％ＸＸ子アドレス発生器ＸＡＡＩ
）１０６及びＹ軸アドレス発生器（ＹＡＡＧ）１０８の
出力がら読出しアドレス入カ乞受けろ。

Ｂ、Ｍ２Ｏ３に記憶されたビットマツプイメージ清報は
、ビットマツプシフトレジスタ（ＢＭＳＩｔ）１１０２
介してＸＡＡＧ１０６及びＹＡＡＧ１ｏ８がら与えられ
た読出しアドレスの制御の下でＢＭ１０２から読み出さ
れる。ＢＭＳＲｌｌｏは並列直列変換？実行し、上記ビ
ットマツプイメージ情報はＡ、Ｌ９８からのあり得るイ
メージ情報出力とビデオＯＲゲート（■０ＲＧ）におい
て結合され心。Ｖ’０Ｉ（Ｇ１１２の出力は次に、ビデ
オ出力としてＣＲＴドライバ回路に与えられ、この結果
、ＣＲＴスクリーン上に対応する表示が行なわれる。

ＲＭ１０２の詳細な制御は、ＢＭ制御ロジック（ＢＭＣ
Ｌ）１１４１Ｃ，Ｊ：”）”’（行ナワｆ′１０゜ＢＭ
ＣＬ１１４には、ＴＧＬｌｏｏがらの側倒信号が配設さ
れている。

第６図について説明する。上記の型式のコンピュータシ
ステムの例示のソフトウェア及び制御構造の線図が図示
されている。

（第６図） 第６図に示すように、典型的なシステムのソフトウェア
／制御構造は多くのレベルに分がねでいる。現在の応用
プログラム（ＡＰ）１１６は最も高く最も見え得ろレベ
ルにある。ＣＰＵ１０及びＣｌ０１２及び関連の外部装
置（ＥＤ）１２０．例えば、ＣＲＴ、キーボード、ディ
スク駆動機構。

プリンタ及び通信製ｆｆ１ｉｉ乞含むシステムハードウ
ェア構造（Ｈ８）１１８は、最も低いレベルにある。

ＡＰ１１６及びＨ３１１Ｒの間には、オペレーティング
システム（Ｏ８’）１２０及び基本入力／出力システム
（ＢＩＯ８）１２２が介在している。前に述へたように
、０８１２０は基本的に、コンピュータシステムの全体
のオペレーション？監視し、命会し、制御する。更に、
０８１２０は、システムで実行されているＡＰ１１６と
、Ｈ８１１８を含むシステム自体の実際の内部構造との
間のインターフェース載荷う。基本的には、ＡＰ１１６
は、実際の基本的なシステム構造ではなく０８１２０の
もとで「実行」され且っ０８１２０Ｙ　＋見る」もので
ある。多りのシステムにおいて、０８１２０はしばしば
、ディスクオペレーティングシステムＣＤ０８）と呼ば
れるが、ＭＭ４８の中に置かれ且つ１例えば、ディスク
からその中にロードされろ。

これも前に述べたように、コンピュータシステムの基本
的な構造は、設計者の設計上の選択、意図された特徴及
び機能及び利用可能な装置の技術によって５　しばしば
大きく異なる。標準化されるためには、オペレーティン
グシステムはシステムハードウェアと直接には交信でき
ないが、各ハードウェア製造業者によって与えられるル
ーチン？制御するハードウェアへのインターフェース？
規定しなければならない。その結果、０８１２０等のＩ
Ｉ準Ｊオペレーティングシステムは一般的にシステム構
造において直接実行されることができない。

この理由により、このシステム制御構造は更に。

このシステムの内部構造の一部分として、基本入力／出
力システム、即ち、（ＢＩＯ３）１２２と呼ばわる別の
レベル２含む。ＢＩＯ８１２２は基本的には、ルーチン
のンーケンス、即ち、システム構造の機能及びオペレー
ティング最も低く且つ最も詳細なレベルでもって命令し
且つ制御′するプログラムからなり、このＢＩＯ８１２
２は、０８１２０とシステムの内部構造との間にインタ
ーフェース？形成する。ＢＩＯ８１２２はまた。システ
ムエレメント、例えば、ｌ−１８１１８’に含むエレメ
ントが。

それら自身の間や、制御のより高いレベルと交信ｆ６時
に用いられ心、以下に更に詳細に述べられろ主な手段？
与えている。更に、多くのＢＩＯ８が、標準オペレーテ
ィングシステムの−１ではなく付加的な機能性？システ
ムに二えろ、あるいはシステムの性能馨向上する。付加
的なサービスルーチン即ち特徴？与えろ。

ＢＩＯ８１２２は、ＥＰＲＯＭ６８の中に存在するシス
テム初期設定ルーチンと同じ方法でもって。

例えば、ディスクからその中にロードさねているＭＭ４
Ｂの中かあるいは続出し専用メモ’Ｊ　（ＲＯＭ）の中
に置かれ得ろ。多くのシステムでは、　ＢＩＯ８１２２
は１部分的にＲＯＭの中に、そして部分的にロード可能
ルーチンとしてＭＭ４８の中に箪かれろ。

このシステム構造は１割込み機構（ＩＭ）１２４と呼ば
れろ別の制御及び通信ニレメン）Ｙ含んでいる。ＩＭ１
２４は、プログラムの実行中に発生する事象であってこ
のプログラムの実行中は直接のステップとして通常は実
行されない事象？取り扱うための機構である。斯かる事
象が発生した場合、プログラムの実行は１−割り込まれ
」、プログラムの実行状態は退避され、この事象は処理
され。

プログラムの実行はそれが割り込まれた時点から再開さ
れる。

割込みの２つの主なりラスはＡＰ１１６又は０３１２０
ルーチンによつ℃開始されろソフトウェア割込み及びＨ
８１１８ｖ含むエレメントのオペレーションによって開
始されるハードウェア割込みである。即ち、ソフトウェ
ア割込みは、あるプログラムがオペレーティングシステ
ムあるいはシステムハードウェアによって実行されるオ
ペレーション馨有すること？希望した時にこのプログラ
ムによって呼び出されるのに対し、ハードウェア割込み
は、システムハードウェアのあるエレメントがサービス
？要求する時に発生する。

この割込みルーチンは、Ｂ１０８１２２ルーチント同一
レベルのディテールに対して基本的に機能し１通常は、
第１図及び第２図の例示システムにおいては、ＢＩＯ８
１２２に存在するルーチンの一部分として見なされろ、
しかしながら、ＢＩＯ８１２２及びＩＭｌ　２４内の機
能の特定の割当てに応じて、この割込みルーチンは、別
々の組のルーチン２含むと見なされ得る。また、この割
込みルーチンは、ロード可能ルーチンとしてＭＭ４８の
中に存在するか、ＲＯＭの中に存在し、あるいはそれら
の結合の中に置かれろ。

ソフトウェア割込みの処理、即ち、適当なソフトウェア
割込み処理ルーチンの呼出し即ち開始は。

ＢＩＯ８１２２ルーチンの呼出し即ち開始と同じ方法で
もって実行される。即ち、ＡＰＩ　１（Ｓ又は０８１２
０ルーチンは、ＭＭ４８あるいはＲＯＭの中に記憶され
た適当女割込み処理ルーチン？アドレスする要求即ち命
令２発′ｆ石。

Ｈ８１１８によって発生されるハードウェア割込みは、
この目的のために与えらねた特定のロジック馨介して開
始され、　ＨＳ　１１８エレメントのオペレーションの
結果から生じろ。第１図及び第２図の例示システムの場
合、この機構は、ＰＩＣ６６及びＮＭＩＬ５６によって
与えられる。基本的には、ＰＩＣ６６及びＮＭＩＬ３６
には、Ｈ８１１８の種々のエレメントからのこの目的の
ための特定の制御信号入力が設けられる。Ｈ３１１８エ
レメントの中におけろ割込み状態の発生が斯かる割込み
入力？介してＰＩＣ６６又はＮＭＩＬ５６に指示される
と、ＰＩＣ６６又はＮＭＩ　Ｌ　５６は、メモリ中に存
在する割込みベクトルテーブル中の対応する位置をアド
レスする対応した要求即ち命令？与えろ。この割込みベ
クトルテーブルは、メモリ中の対応する割込み処理ルー
チンの位置？識別するベクトル、あるいはアドレス２含
んでいろ。このテーブルから読み出されたベクトルは次
に、対応する割込み処理ルーチン２選択し開始するのに
用いられる。

、ＰＩＣ６６及びＮＭＩＬ５６は、２つの型の割込み状
態に対して割込入オペレーション？開始する。

これらは、それぞれ、マスク不可能割込み及びマスク不
可能割込みであ７）、この場合、マスク不可能割込みは
、基本的に、即座に処理されなければならない状態であ
り、これに対し、マスク　可能割込みは、必要ならば、
その処理？遅延させてもよい割込み状態である。例えば
、マスク不可能割込みは、ＭＭ４８中に発生するパリテ
ィ誤り即ちデータ誤り？含み、以下に説明′するように
、このシステムが別のシステムのエミュレータトシて動
作している時のＩ１０オペレーションの処理？読み出す
。割込み状態の大きな群であるマスク可能割込みは、マ
スク不可能割込みに対して二次的に処理され、そのクラ
スの中では、優先付けさねる。

尚、マスク可能割込みの相対的優先度は、以下において
詳細に述べるようにＰＩＣ６６のプログラミングによっ
て決定される。々スフ可能側込みは。

例えば、キーストローク入力、ディスク１７０完了、プ
リンタ■１０．及び直列Ｉ１０オペレーションを含んで
いる。

第１図乃至第６図に示す例示システムのアドレススペー
スは、基本的には、２つのアドレスで構成される。即ち
、第１のアドレススペースは、一般的なプログラム、ル
ーチン及びデータスペース（プログラム／データ）であ
り、第２のアドレス空間は、入力／出力及びシステム制
御（１１０−ｆｌｌｌ［）スペースである。両方のアド
レススペースは、ＢＡババス０及びＢＤパス４２？介し
てアクセスされ、アドレスされるスペースは実行されて
いるオペレーションによって決定される。

プログラム／データスペースは、一般的に、ＭＭ４８及
びプログラムＲＯＭ、例えば、Ｅ’ＰＲＯＭ６８からな
る。このアドレススペースは−ａ的に。

プログラム及びルーチン、例えば、ＡＰ１１６゜Ｏ８１
２０，及びＢＩＯ８１２２（割込みルーチン２含む）及
び斯かるプログラム及びルーチンのオペレーションに実
行さｆするあるいはこのオペレーションから生ずるデー
タ馨記憶するのに用いられる。

以下に示すように、このスペースに含まれるのは。

ビデオ表示１１０機能のためのＶＣ７８の中に存在する
メモリスペースである。

ｌ１０−制御アドレススペースは、システム制御及び入
力／出力エレメント中のレジスタ及びメモリからなる。

このアドレススペースは１例工ば特定のシステム制御ｉ
［１１機能？プログラムす＾ためのシステム制＠ＶＣ用
いられろ情報馨記憶し与えるために且つこのシステムと
外部エレメント、例えば。

ディスクドライブあるいはキーボードとの間に情報を転
送ｆ６ために用いられ心。しかしながら。

直ぐ前に述べたように１％定の１７０機能は、プログラ
ム／データスペースに存在し得る。

システム制御について述べると、多くのシステムエレメ
ント、例えば、ＰＩＣ６６あるいはＥＰＣＩ７４は、シ
ステムオペレーション指示機能馨実行するために個別的
にプログラム可能であることが銘記されるべきである。

助かるエレメントのオペレーションは、ソれらの内部メ
モリスペースに適当な合金及び／又はデータ馨アドレス
し且つ書き込むことによってプログラムされるっこｈら
のエレメントは、その中のメモリスペースが適当にアク
セスされた時にシステムオペレーションの制御に用いら
れる情報馨記憶し与える５例えば、ＰＩＣ６６は、シス
テム割込み状態の相対的優先順位？決定し且つ各所かる
状態を呼び出すべく適当な割込みルーチン？示すように
プログラムされ４６゜そして１発生した割込＆状態に関
する情報がその中のレジスタに記憶され且つ割込み処理
ルーチンによってアクセスされて暇らｆ１ルべき適当な
処置？決定する。他のシステム制御エレメントは、プロ
グラム可能ではないが、この目的のためにアクセスされ
用いられ得るシステムオペレーションに関する情報を記
憶し与える。

このシステム入力／出力機能の場合、ＦＤＣ７２ＥＰＣ
Ｉ７４及びＰＰｌ７６等の多くのエレメントは同様にし
て）煽グラム可能であり、更に、情報がこのシステムと
外部エレメントとの間にわたって転送されろ時に用いら
れる径路？含むレジスタ及びメモリスペース２含む。例
えば、ＦＤＣ７２は。

このシステムとディスクとの間？転送されているｔｌｌ
ｉｖ記憶しバッファ′するのに用いられろレジスタ２含
んでいる。これらのレジスタは、ＢＡババス０’に介し
てアドレスされ、ディスクにあるいはディスクから転送
される情報がＢＤババス２馨介してこれらのレジスタに
あるいはこれらのレジスタから賽き込まれ読み出される
。別の例では。

ＵＡＲＴ７０は、このシステムによって絖人出される迄
キーストローク情報？バッファし記憶するのに用いられ
る同様のレジスタ２含んでいる。

第４図について説明する。このシステムのアドレススペ
ースの線図が図示されている。ここに書かれたアドレス
スペース内の種々の範囲は図面の左に示された１６進表
記法でもってアドレスによって描写されている。アドレ
ススペースの各セグメントの機能は１図面の右の方に示
されている。

先ず最初にプログラム／データスペースにおいて５例え
ば、アドレススペース０００００Ｈから９ＦＦＦＦＨ（
Ｈ＝１６進）はＣＰＵ１０にアクセス可能であり且つ通
常はＭＭ４８の中に存在していｂ−ａ的な了ドレススペ
ースである。このスヘース内では、アドレス０ＯＯＯＨ
から００５ＦＦが予約され且つ１例えば、ＩＭ１２４に
よって用いらねる前に説明されたテーブルに対して割り
当てられている。アドレススペースＥＯＯＯＯＨからＦ
５ＦＦＦＨは、ビデオ表示メモリ、例えば、■０７８内
に存在する表示メモリに割り当てらねている。この場合
、アドレススペースＦ００００ＨからＦＯＦＦＦＨは、
ＣＭ８０及びＡＭ８２に対応し。

Ｆ２０００ＨからＦ３ＦＦＦＨはＦＭ９４に対応し。

ＥＯＯＯＯＨからＥ７ＦＦＦＨはＢＭｌ　０２に対応す
る。最後に、アドレススペースＦＣ０００ＨからＦＦＦ
ＦＦＨは例えば、そこに記憶さねているＥＰＲＯＭ６８
及びルーチンに対して予約されて割り当てられろ。

第２に、入力／出力−制御スペースにおいて。

アドレス１０００１（からＩＦＦＦＨは、入力／出力及
び制御機能に用いられろ。このアドレス範囲の内。

第１図に示されろエレメントはアドレス１０００Ｈから
１ＯＦＦ）ｌｌａ’占有し、こねに対して、アドレス１
ＸＯＯＨからＩＸＦＦＨ（Ｘは１に等しいか１よりも大
きい）は付加的且つ選択的なエレメント、例えば、ウィ
ンチェスタ（Ｗｉｎｃｂｅｓｔｅｒ　”）　　駆動機構
に対して予約される。

「ハーソナル」又は［フロフェッショナル」コンピュー
タのクラスの典型的なシステムの構造及ヒオペレーショ
ンについて述べてきたので、別ノシステムによる１つの
斯かるシステムのエミュレーションに対する影響の要因
２次に述べろことにする。

ステムの相違 前に述べたよう（Ｃ１「ソフトウェアボータビリティ」
におけろ主な問題５即ち、第１のシステムのために書か
れたプログラム馨修正−ｔｂこと無しに第２の異なるシ
ステムで実行−する能力におけろ主な問題は、応用プロ
グラム開発者がオペレーティングシステム？バイパスｆ
６という実務的慣行かう生シタ。即ち、オペレーティン
グシステムへのみ或いはオペレーティングシステム？介
してのみ進むのではなく、あるシステムのＢＩＯ８，割
込み機構あるいは〕・−ドウエア構造に直接進む分合や
コマンドン応用プログラムに含ませるという実務的慣行
からこの問題が生（′ル。その結果、２つの斯かるシス
テムの間の内部構造の相違のために、第１のシステムの
ために書かれた応用プログラムであってこの第１システ
ムの内部構造に直接分砕及びコマンド？与えろ応用プロ
グラムは、第２のシステムで実行される時に期待された
結果？与えることができないことがある。

第２のシステムは１例えば、そのＢＩＯ８の構造及びオ
ペレーションにおいて、そのプログラム／データアドレ
ススペースにおけろプログラム及びルーチンのマツピン
グ即ち位置決めにおいて。

その割込み機構において、そのｌ１０−制御アドレスス
ペースにおいて、あるいはソノハードウェアデバイスに
おいて異ｆＬ６゜この２つのシステムは、同一の目的に
対して異なるデバイス馨使用しあるいは異なる目的に対
して同一のデバイス馨用いることがある。例えば、ＰＰ
ｌ７６は、ワンプＰＣにおいて並列プリンタ？駆動する
のに用いられろが、同一のデバイスはＩＢＭＰＣにおい
てキーボードインターフェースデバイスとして用いられ
ろ。別の例においては、あるシステムは直列Ｉ１０オペ
レーションのためにシグネテイクス（Ｓｉｇｎｅ−ｔｉ
ｃｓ　）　２６６１　ＵＡＲＴ乞用いろのに対し、別の
システムはナショナルセミコンダクタ８２５０　ＵＡ、
ＲＴ馨用いろ。これらの各々が、異なった命砕に応答し
且つ異なったＩ１０アドレス？用いる。更に別の例の場
合、２つのシステムは、与えられたキーにおいて且つこ
の種々のキーに対応′ｆゐハードウェアコードにおいて
異なるキーボード２有している。前に述べたように、あ
るシステムのＢＩＯ８は基本的に、このシステムのオペ
レーティングシステムとこのシステムのハードウェア構
造との間のａで４；ｂ。それ故、２つのシステムのＢＩ
Ｏ８は、それに応じて異なり、第１システムのＢＩＯ８
に関して有効である分合あるいはコマンドは第２システ
ムのＢＩＯ８に対しては有効ではないことがある。

別の例の場合、２つのシステムのプログラム／データア
ドレススペースの構成は、以下のように異なることがあ
る。即ち、第１システムに対して誉かれた応用プログラ
ムはデータあるいはルーチン？、他の機能に予約された
即ち割り当てられた第２システムのプログラム／データ
スペースの一部分に曹き込むかこれぞ修正′ｆゐように
試みる。

例で示すと、ビデオ表示情報？記憶−′ｔゐのに割り当
てられたソングＰＣプログラム／データスペース、即ち
、ＶＣ７８のメモリスペースは、ＩＢＭＩ）　Ｃにおい
てこの機能に割り当てられたメモリスペースとは異なる
。それ故、ＩＢＭ　　ＰＣに対して書かれ且つＶＣ７８
に対して直接豊き込むビデオ表示出力を８えろ如何なろ
プログラムもソングシステムにおいて正しく実行−ｔに
とができ社い。

また逆も同じである。

更に別の例の場合、ソング　ＰＣ及びＩＢＭＰＣの割込
み機構は２つの点において異なる。先ず、上に述べたよ
うに、この２つのシステムの割込み処理ルーチン及びテ
ーブルは、２つのシステムアドレススペースの異なる部
分に存在しているが、これは割込みルーチンに対して直
接呼び出しン行うＩＢＭ　　ＰＣ応用プログラムが、再
び、正しく実行できないようにするためである。別の差
の場合、ソング　ＰＣでは、特定の７１−ドウエア割込
みルーチンは多重デバイスからの割込み馨処理し、この
割込み機構は５どの特定のデバイスがサービス？要求し
ているか？識別ｆ７）。ＩＢＭＰＣにおいて、各デバイ
スには個別の割込みベクトルが設けられている。即ち、
各デバイスには独立の割込みサービスルーチンが効果的
に設けられている。更に、この２つのシステムのソフト
ウェア割込みサービスルーチンは、完全に異なる仕様馨
有する。即ち、完全に異なる状態に応答することが要求
さねろ。

最終的な例において、２つのシステムの入力／出力デバ
イスのアドレス即ち「ポート」は、ツレらのｌ１Ｏ−４
ｔｌ［アドレススペースの異なる領域にマツプさね、そ
れらのそれぞれのスペース内に別々に組織さね、あるい
は異なるＩ１０デバイス？処理″する。

６図） 第１システムに対して書かれたプログラム？修正するこ
となしに第２システムに対して実行できるような方法で
もって第１システム馨第２システムによってエミュレー
トすることは第１システム馨４つの観点からエミュレー
トすることが要求される。これらはＢｉＯ３、プログラ
ム／データアドレススペースのマツピング、割込み機構
、及びｌ１Ｏ−ｆｌｔｌ［ｌアドレススペースのマツピ
ング、構造及び機能性である。特定のオペレーティング
システムを与えられたシステムのハードウェア及び内部
構造に結合していｂＢＩＯ８の機能、オペレーション及
び設計は、当業者には公知であり１本明細誉にはこれ以
上詳細には述べない。ここで銘記すべきことは１％定の
ＢｉＯ２が別のＢＩＯ８馨エミュレートするという要求
は、エミュレートしているＢｉＯ２の特性の基本的変化
ではなく。

エミュレートしてい心ＢＩＯ８の設計上）束縛として作
用することである。

同様にして、あるシステム、のプログラム／データアド
レススペースの別のシステムのプログラム／データアド
レススペース？エミュレート−ｔろための再マツピング
は、当技術においては公知であり１通常はこの目的のた
めに簀かれたプログラムの制御の下で、多くのシステム
において容易に達成サレ得る。例えば、ソングプロフェ
ッショナルコンピュータに対してＩＢＭ　　ＰＣｖエミ
ュレートすイ際、ソングシステムのプログラム／データ
スペースの主な再マツピングは、ＩＢＭビデオ表示メモ
リに対するアドレススペースと特定の予約７ドレススペ
ースの割当て及びソング割込みテーブル及びルーチンの
再配置２含む。

例として述べろと、そうでない場合自由であるソングシ
ステムアドレススペースＢＯＯＯＯＩ−１からＢＯＦＦ
ＦＨ及びＢ１０００ＨからＢＩＦＦＦｌ−１は。

ＶＣ７８のＣＭ８０及びＡＭ８２に類似ノフレームバツ
ファ、及びＩＢＭ　　ＰＣシステムｖｃＬけ％）かかる
スペースに対応する予約アドレススペース２含むために
それぞね割り当てられろ。ＶＣ７８は、これにより、ｌ
ＢＭＰＣシステムに対して書かれたプログラムによって
期待されたアドレスに表示データ馨受は且つ与えろ。

前に述べたように、ソングシステム割込みテーブル及び
ルーチンは、ソングプログラム／データスペースの位置
０００００Ｈから００３ＦＦ’Ｈに存在する、しかしな
がら、これらの領域の特定の領域は、ＩＢＭＰＣシステ
ムにおいて保護あるいは予約されず、ＩＢＭＰＣに対し
て書かれたプログラムは、ソングシステムアドレススペ
ースのこの領域に書き込むかあるいは他の方法で修正す
る。

従って、特定のソング割込みベクトル即ち、ソング　Ｐ
Ｃハードウェア機能に対する割込み処理ルーチンの位置
？指示するアドレスは、ベクトル数０００８０Ｈ乃至０
００８７Ｈ（アドレス２ｏＯＨ乃至２１ＦＨ）から、Ｉ
ＢＭ　Ｐｃシステムに予約され６　ｙｌ／　ベクトル数
０００５０）１乃至０００５７Ｈ（アドレス１４０Ｈ乃
至１５ＦＨ）に再配置されろ。これらの割込みベクトル
の再配置は、ＰＩＣ６６が対応する割込み状態に応答し
て再配置ベクトルの適当な新しいアドレス？与えるよう
ＶｃＰＩＣ６６の再プログラミング？必要と１６゜前ニ
述べたように、ＰＩＣ６６は、プログラマブルデバイス
であり、エミュレーションＢＩＯ８又ヲ工この目的のた
めに与えられた他のソフトウェアによってこの目的のた
めに適当に再プログラムさ！＃！得る。

システムエミュレーションの残りの２つの領域、ｌ１０
−制御アドレススペースのマツピング、構造及び機能性
、及び割込み機構は、より詳細に次に述べられろ。

前に述へたように、システムｌ１ｂ ードウエアエレメント並びに、情報がこのシステムと外
部デバイス、例えば、ディスク駆動機構。

ビデオ表示装置、キーボード、直列入出力デバイス及び
並列入出力デバイスとの間に通信されろ時の制御ルーチ
ンからな姑これも前に述べたように、エミュレートシて
いるシステムとエミュレートさねているシステムは、し
ばしば、同様の１１０機能を実行するのに異なるハード
ウェアデバイス？用い、これらのデバイスが同じ場合で
も、プログラム可能なこれらのＩ１０デバイスは異なっ
た方法でプログラムされる。更に、Ｉ１０デバイスポー
トは、この２つのシステムにおいて、そゎらのそれぞれ
のｌ１０−制御アドレススペースにおいて異なった位置
２占有する。例えば、ＩＢＭＰＣ１４１１’）Ｉ１０ホ
ードは、アドレススペース０００Ｈ乃至５ＦＦＨに置か
れ、これに対して、ソングプロフェッショナルフンピユ
ータ中のＩ１０ホードは、上記のように、アドレス１０
００Ｉ（７にいしＩＦＦＦＩ−１に位置する。

その結果、第１のシステムのために誉かれたプログラム
によって発生するＩ１０要求は、これらのプログラムが
第２のシステムにおいて実行された時には無効となる可
能性が高い。この第２のシステムは、これにより、プロ
グラム発生Ｉ１０要求に関して第１のシステムのＩ１０
構造？エミュレートしなけｈばならず、そのＩ１０構造
に対して広範なあるいは基本的な修正？要求することな
くこれ？行うことが好ましい。

第５Ａ図及び第５Ｂ図について説明’する。現在のシス
テムが別のシステムのＩ１０構造及び機能性？エミュレ
ートす心待に用いる機構が示されている。ここに示すよ
うに、この機構は、１１０マスク不可能割込み機構（Ｉ
ＯＮＭＩＭ）１２８及びＩ１０エミュレーション機構（
ＩＯＥＭ’）１５０乞含んでいる。尚、ＩＯＮＭＩＭ１
２８は、このシステムの前に存在したＩＭ１２４Ｙ含む
。以下に述べろように、ＩＯＮＭＩＭ１２８は、「外部
の」Ｉ１０要求、即ち、もともと別のシステムに対して
養かれたプログラムによって発生されたＩ　１０ｉＱ求
の発生？検出する。以下に更に詳しく述べるように。

１０００１−１乃至ＩＦＦＦＨのアドレス範囲の外のＩ
１０要求は、外部のＩ１０要求と見なされろ。ＩＯＥＭ
１′５０は、他のシステムのｌ１ｂ −１ｊるように現在のシステムの１／（Ｊ構造に指示す
る制御ルーチン？与える。

先ず外部のＩ１０要求の検出？考慮すると、前に述べた
ように、ＣＰＵｌ０は、入力／出力復号ロジック（ＩＯ
ＤＬ）２９乞含む。ｌ０ＤＬ２９は。

基本的には、システム入力／出力要求？監視し。

第１に、Ｉ１０！求が発生したか否か？示す対応した制
御信号出力？与え、第２に、この１１０要求が有効なＩ
１０ボートアドレス位置に対しであるか否か馨示す対応
した制御信号出力をＳＣバス１８に与える。

ここでＩＯＮＭＩＭ１２８について説明す心。

ＩＯＮＭＩＭ１２８は、１１０検出ロジツク（ｌ０ＤＥ
Ｔ）１５２馨含む。ｌ０ＤＥＴ１５２は、ＳＣバス１８
から、特に、上記（７’）ＩＯＤＬ２９制御出力から接
続された入力２有している。ｌ０ＤＥＴ１５２　　は、
これらの制御信号に応答して、現在のシステムにおけろ
有効な１１０ポートアドレスに対してではないＩ１０要
求の発生の際に、即ち、外部のＩ１０要求（７’ｌ生の
際に、このシステムのＩＭｌ　２４にマスク不可能割込
み（ＮＭＩ）’ａ’与える。ＩＭ１２４は、前に述べた
ように、対応する割込み処理ルーチン（ＩＨＲ）１５６
０位ｆｌｔｗ識別するベクトル即ちアドレス留金む割込
みベクトルテーブル１６４において対応す心位置？アド
レスする割込みベクトルアドレスｃＩＶＡ）出力？与え
る。

現在のシステムカ他のシステム？エミュレートしている
時、ＩＭｌ　２４のＩＶＴ１３４及びＩＨＲ１６６には
、下に述べられ６ＩＯＥＭ１３０のオペレーション？制
御するための適当なベクトル及びルーチンが付加的に設
けられている。ＩＭｌ　２４のプログラミング及びＩＯ
ＥＭ１５０の後続のオペレーション？制御するための適
当なルーチンの作成は、ＩＯＥＭ１５０のオペレーショ
ンの次の説明？行うと当業者にとっては明らかとなろう
。

Ｉ１０エミュレーションルーチンは、上記のよ５１Ｃ，
Ｉ　ＯＥＭ１３０によるシステムの中に存在し且つこの
システムに与えられ、実行されろオペレーションの型に
よって２つの群に構成される。

最初の群は、書込みオペレーション・エミュレーション
・ルーチンからなり且つ読出し１１０エミユレーシヨン
・ルーチｙ（ＲＩＯＥＲ）１５８＆Ｃ存在し、これに対
し、第２の群は、誉込みオペレーションＯエミュレーシ
ョン・ルーチンからなり、書込みＩ１０エミュレーショ
ン−ルーチンｌ／ｌ０ＥＲ）１４０の中に存在する。Ｉ
ＨＲ１３６に関して前に説明したように、ＲＩＯＥＲｌ
ｌ及びＷＩＯＥＲ１４０は、システムのプログラム／デ
ータスペースの一部分、即ちロードされたコードとして
のメモリあるいはＲＯＭの中に一般的に存在−′する。

ここで銘記すべきことは、第５Ａ図において示されろよ
うに、ＲＩＯＥＲ１５Ｂ及びＷＩＯＥＲ１４０に存在ス
るＩ１０エミュレーション嚇ルーチハエ。

それぞれ絖出しディフォル）−ルーチン（ＲＤＥＦ）１
４２及び書込みディフォルト・ルーチン（Ｗｌ）ＥＦ）
１４４ｖ含むことである。これらのルーチンは、ＲＩＯ
ＥＲ１５８及びＷＩＯＥＲ１４０に与えられたエミュレ
ーション−ルーチンによって指示され得すい特定の外部
のＩ１０オペレーションの発生に対して与えられる。斯
かる要求は１通常は殆ど見えないが、特定の応用プログ
ラムにおいては発生する。斯かる場合、ＲＤＥＦ１４２
及びＷＤＥＦ１４４は基本的には、更にアクション２起
すことなく且つシステムオペレーションが不４ｉ１ｉｃ
中断されることがないように指示されていない要求？終
了させる。

エミュレートされる各型のオペレーション、即ち％読出
しあるいは書込みにおいて、実行されるオペレーション
は、オペレーションの１クラス」。

例えば、同様の特徴を有するクラスに編制され。

ＲＩＯＥＲ１５Ｂ及びＷ１０ＥＲ１４Ｃ１に存在−する
ルーチンは通常は、このようにして組織さねろ。これに
より、特定の外部のＩ１０オペレーションｔエミュレー
トするための特定のＲＩＯＥＲｌｉ　又１ＷＩＯＥＲ１
４０の選択は、オペレー・／ヨンの型の識別、この型内
のオペレーションのクラス、及びこのクラス内の特定の
対応するルーチンの識別ｔ　　　　　′要求する。

外部のＩ１０要求に応答−するＲＩＯ１１５８及びＷＩ
ＯＥＲ１４０からのＩ１０エミュレーションルーチンの
選択は、上記のように、ＩＨＲ１５６に存在′するルー
チンによって制御されろ。ルーチンの実際の選択は、Ｉ
ＨＲ１５６によって与えらね。

るルーチンの制御の下で５ｇ出し指名テーブル（ＲＤＴ
）１４６及び書込み指名テーブル（ＷＤＴ）１４８及び
対応する続出しクラステーブル（ＲＣＴ）１５０及び誉
込みクラステープ／ｌ／（ＷＣＴ）１５２からなろ機構
？介して行なわれ心。ＲＤＴ　１４６及びＲＣＴ１５０
は、ＲＩＯＥＲｌｉに存在するルーチンかう読出しオペ
レーションルーチント選択するのに用いらｆ１５これに
対して、ＷＤＴ１４８及びＷＣＴ１５２は、ＷＩＯＥＲ
１４０に存在′するオペレーションから１込みオペレー
ション乞選択するのに用いろわろ。

以下に述べろように、ＲＣＴｌ　５０及びＷＣＴ１５２
はそれぞね、Ｒ１０ＥＲ１３８及びＷＩ　ＯＥＲ１４０
ｖｃ存在する個へのエミュレーション・ルーチンの位置
？識別し、これ？選択する抗出しＩ１０エミュレーショ
ン・ルーチン−ホインタ及ヒ書込みＩ１０エミュレーシ
ョンｅルーチン―ポインタ（ＲＩＯＥＲＰ及びＷＩＯＥ
ＲＰ）即ちアドレスを含んでいる。ＲＣＴ１５６及びＷ
ＣＴ１５８の内部槽−造の線図である第５Ｂ図に示すよ
うに、ＲＣＴ１５６及びＷＣＴ　１５８＆Ｃ存在−ｒ’
ｌｓホイ７タ＋！。

Ｒ１０ＥＲ１３８及びＷＩＯＥＲ１４０のエミュレーシ
ョンルーチンのクラス分けに対応するクラス１５４に構
成さねでいろ。各クラス１５４は。

ＲＩＯＥＲ１３８及びＷＩＯＥＲｌ　４０における個々
の対応するエミュレーションルーチンの位置ｗ識別する
ポインタｌ０ＥＲ１５６馨含んでいろ。

ＲＣＴｌ　５０及びＷＣＴ１５２におけろポインタは、
一部分ＲＤＴ１５２及びＷＤＴ１５４から与えられるア
ドレス入力によって選択され、一部分、外部のＩ１０オ
ペレーション装求に関−ｆ６情報？ラッチし且つ記憶す
る特定のＩＯＥＭ１３０レジスタから与えられろアドレ
ス入力によって選択されろ。以下に述べられるように、
ＲＤＴ１４６及びＷＤＴ　１４８に記憶され且つＲＤＴ
１４６及びＷＤＴ　１４８によってそれぞれＲＣＴｌ　
５０及びＷＣＴ１５２に与えらｆ１ｂアドレスは、イン
デックスアドレスとして用いられ、ＲＣＴ１５０又はＷ
ＣＴ１５２内において、ＲＩＯＥＲｌ　３８及びＷＩＯ
ＥＲｌ　４０における適当なエミュレーション・ルーチ
ン馨指示−するｌ０ＥＲｖきむ特定のクラス１５４を選
択するっこの外部Ｉ１０要求に属けるラッチされた情報
は、一部分、ＲＣＴＩ　５０又はＷＣＴ１５２に与えら
れろそこに記憶された適当なインデックス馨選択−ｆ６
ためにＲＤＴ１４６及びＷＤＴ１４８Ｙアドレスするの
に用いられ。

一部分、ＲＤＴ１４６又はＷＤＴ１４８によって与えら
れたインデックスアドレスによって選択された対応する
クラス１５４内において個々のＩ　ＯＥＲ？選択’する
ためにＲＣＴ１５０及びＷＣＴ１５２へのアドレスオフ
セット入力として用いられろ。

外部のＩ１０要求に関する情報馨ラッチし且つ記憶−す
るためのＩＯＥＭ１３０レジスタについて述べる。ＩＯ
ＥＭ１５０は、ＳＡババス４から相互接続されたＩ１０
アドレスレジスタ（ＩＯＡ’）１５８、ＳＤババス６か
ら相互接続された１／Ｕデータレジスタ（ＩＯＤ）１６
０．及びＳＣバス１８から相互接続されたＩ１０ステー
タスレジスタ（ＩＯ８）１６２馨含んでいろ。外部のＩ
１０要求の開始の際、ｌ０ＤＥＴ１３２のＮＭＩ出力は
、上記ノヨウに、ｌＯＥＭｌ　５０のオペレーション？
分合するためのｌｌ−ｌＲ１３６１１０エミエレーシヨ
ン・ルーチン２選択し開始し、同時に、この要求に関す
る特定の情報乞１０Ａ１５８．ｌ０Ｄ１６Ｄ及びｌ０８
１６２にラッチ′する。即ち、要求された外部のＩ１０
アドレスはｌ０Ａ１５８にラッチされ、この要求が１１
０畳込みオペレーションのための場合、書き込まれるデ
ータは１．０Ｄ１６０にラッチされる。ＩＯ３１６２＆
ｃラツチさＪまたステータス情報は、この要求の発生の
事実、即ち。

この要求が読出しあるいは書込入か、これが１ノ（イト
かあるいはワードＩ１０アクセスか、ワードである場合
、このアドレスが奇数のアドレスにあるか馨含んでいる
。

外部の■１０オペレーション割込みに応答して。

このシステムはシステムＩＭ１２４に関して前に述べた
ように割込み状態退避オペレーション乞実行？６つＩＨ
Ｒｌ　３６から与えらねた１１０エミユレーシヨン制御
ルーチンは１次にｌ０Ａ１５ＢからＩ／（１’求アドレ
ス情報？挽み出し且つ１Ｏ８１６２からステータス情報
ン読出す。この要求されたオペレーションが続出しかあ
るいは書込みであるか？識別−１−６ステータス情報及
びｌ０Ａ１５８から読み出されたアドレス情報の第１０
）部分は。

ＲＩＯＥＲ１３８又はＷＩＯＥＲ１４０に存在ｆ心適当
す対応したエミュレーション・ルーチンに対するｌ０Ｅ
ＲＰｖ含むクラス１５４の識別用インデクラスＹＲＣＴ
　１５０又Ｇ！ＷＣＴ　１５２［オイ（得６ベく、ＲＤ
Ｔｌ　４６及びＷＤＴｌ　４８へのアドレス入力として
用いられる。この場合、ＲＤＴ１４６及びＷＤＴ１４８
へのアドレスの読出し／書込＆スデータス情報の部分は
、この対応するインデックスがアドレスのＲＤＴ１４６
又はＷＤＴ１４８範囲に存在するか否か？選択ｆ６゜Ｒ
ＤＴ１４６又はＷＤＴ１４８から挽み出されたインデッ
クスは１次に、実行されルエミュＶ　−ジョン・ルーチ
ンに対するｌ０ＥＲＰＹ含むクラス５４馨選択するため
にそれぞれＲＣＴ１５０又はＷＣＴ１５２へのアドレス
の第１の部分として用いられる。ＲＣＴ１５０又＋ｚＷ
ＣＴ１５２へのアドレスの第２の部分は、上記のように
、ｌ０Ａ１５８から読み出されるアドレス情報の第２の
部分からａｂ。ＲＣＴｌ　５０／ＷＣＴ１５２７ドＬ／
ス入力のこの部分シ耘エミュレーションールーチアＣ対
−するｌ０ＥＲＰの位置？アドレスのインデックス部分
によって選択されたクラス１５４内で選択するためＩＣ
，インデックス入力に対して相対的な効果的オフセット
ｒｏｆｆｓｅｔ）として用いられ６゜この選択されたｌ
０ＥＲＰは次ｖｃ、ＩＴ−ＩＲ１３６から与えられたＩ
１０エミュレーション制御ルーチンによって用いられ、
ＲＩＯＢＲ１３８又はＷＩＯＥＲ１４０中に存在するル
ーチンから適当なエミュレーション・ルーチン２選択し
開始する。

このエミュレーションルーチンは次に、要求さねた外部
のＩ１０オペレーション？適当にエミュレートするため
に、必要に応じて１０８１６２に存在するステータス情
報？アクセスする。この要求さｈ　たオペレーションが
データ１込みに対シてであった場合、この選択されたエ
ミュレーションルーチンは、ラッチされたデータ乞読出
り、ｌ０Ｄ１６０に適当に転送する。

以上１本発明のシステムが別のシステムのＩ１０構造？
エミュレートする時に用いる手段について述べてきたの
で１本発明のシステムがこの他のシステムの割込み、構
造？エミュレートｉ；ｂ時に用いる手段について以下に
述べろことにする。

２、　　割込ミ機構エミュレーション（第６図）前に述
べたように５本明細書に述べた型式のシステムには２つ
のクラスの割込みオペレーションが存在する。即ち、ソ
フトウェア割込み及びハードウェア割込みである。ソフ
トウェア割込みは。

ＡＰ１１６又はＯ８１２０ルーチンによって開始され、
ハードウェア割込みは、Ｈ８１１８Ｙ含むハードウェア
エレメントのオペレーションによって開始されろっハー
ドウェア割込みの例は、以下のもの？含む。即ち、キー
ボードから開始されろキーボード入力、直列ポートＩ１
０オペレーション及び並列ポート１１０オペレーシヨン
、ティスフオペレーション及び時制シーケンスである。

割込みオペレーション？処理ｆ／）ためのルーチンＩＨ
Ｒ１３６は、ＢｒＯ８１２２ルーチンと基本的に同一の
レベルのディティルでもって機能し、通常は５第５Ａ図
に表わされろ第１図及び第２図の例示システムのように
、ＢＩＯ８Ｉ　２２に存在するルーチンの一部として見
ｌさｔする。

ソフトウェア割込みの処理、即ち、適当なソフトウェア
割込み処理ルーチンの呼出し即ち開始は。

ＢＩＯ３１２２ルーチンの呼出し即ち開始と同じ方法で
もって行なわれろ。即ち、ＡＰ１１６又は０８１２０ル
ーチンは、ＭＭ４８又はＲＯＭに記憶される適当な割込
み処理ルーチン？アドレスすｂ要求＊ａち分合２発する
。これにより、別のシステムのソフトウェア割込みオペ
レーションのエミュレーションは、前に述べたように、
他のシステム？エミュレートするＢｒＯ３に適当な割込
み処理ルーチン？付加するという問題になゐ。

Ｈ８１１８によって呼び出されるハードウェア割込みは
、この目的のために与えらねた特定のロジックヶ介して
開始され、ｌ−１８１１８エレメントのオペレーション
から生じる。第１図及び第２図及び第５Ａ図の例示シス
テムにおいて、この機構はＰＩＣ６６及びＮＭＩＬ３６
によって与えられる。基本的には、ＰＩＣ６６及びＮＭ
ｉＬ５６には、Ｈ８Ｉ　１　ｓの種々のエレメントから
のこの目的のための特定の制御信号入力が設けられてい
る。

ｌ−ｌ５１１８エレメントにおけ金側込み状態の発生が
斯かる割込み入力２通してＰＩＣ６６又はＮＭＩＬ３６
に指示されると、Ｐ工Ｃ６６又はＮＭＩＬ３６は、割込
みベクトルテーブル（ＩＶＴ１６４）における対応する
位置？アドレス−ｆ′る対応したアドレス（ＩＶｌ’ｆ
与える。ＩＶＴ１３４は、ＩＨＲ１３６における対応し
た割込み処理ルーチンの位置？識別するベクトル即ちア
ドレス２含み且つ与える。

曲に述べたように、２つのシステムの内部ハードウェア
構造及びオペレーションは大きく異なることがあり、そ
の結果、これらのシステムのハードウェア割込み機構の
オペレーションも異なることがある。従って、一方のシ
ステムに対して書かれた且つこのシステムの割込み機構
に直接交信する応用プログラムは、別のシステムに対し
て正しく実行できないことが多りある５例として示すと
。

特定の応用プログラムは、ユーザにキーボートン用いて
特定の情報？入力′すること？要求し、キーボード入力
割込みを処理するハードウェア割込みルーチンが特定の
方法でこの情報？示すこと馨期待する。

上記のように、第１のシステムによる第２のシステムの
ソフトウェア割込み機構のエミュレーションは、第２の
システム乞エミュレートすル第１システムのＢＩＯ８Ｉ
Ｃよって実行−′ｔ′心ことかでき。

これは、当業者によく理解されているプロセスである。

しかしながら、第１のシステムによる第２のシステムの
ハードウェア割込み機構のエミュレーションは、第２の
システムのＩ１０構造をエミュレートす心問題と同様の
問題である。

第６図について説明する。本発明に係るシステムが第２
のシステムのハードウェア割込ミ機構ｗエミュレートす
る時に用いろ手段の線図が図示されている。ここには１
本発明に係るシステムのハードウェア割込み機構が示さ
れており、このシステムは、ＰＩＣ６６及びＮＭＩＬ５
６、ＩＶＴ１６４及びＩＨＲ１３６’に含んでいろ。こ
れらのオペレーションについては前に述ベラネている。

本発明のシステムのハードウェア割込みエミュレーショ
ン機構において、ＩＨＲ１３６は、ソのソフトウェア割
込みサービスルーチン（ＳＩＳＲ１６４）において、第
２システムのノｈ−ドウエア割込み機構のオペレーショ
ンンエミュレートする付加的な一群のノー−ドウエア割
込みエミュレーション・ルーチン（ＨＩＥＲ）１６６馨
含んで（九る。

ＩＶＴ１３４は対応的に、付加的な）ｉ　Ｉ　Ｅ　Ｒベ
クトル（ＨＩＥＲＶ）１６Ｂ乃至ＨＩＥＲ１６６乞含ん
でおり、ＩＨＲ１３６の７１−ドウエア割込みサービス
ルーチン（ＨＩＳＲ１７０’）は、　ＨＩＥＲＶ１６６
への基準ヶ含むように変えらねる。

ＨＩＥＲ１６６、ＨＩＥＲＶｌ　６８及び変化したＨＩ
ＳＲ１７０は、このシステムが第２システム？エミユレ
ートしている時にイネーブルされろ。これにより、この
システムにおけろノ・−ドウエア割込みの発生は、対応
−ｆ′るＨＩＳＲ１７０が、対応するＨＩＥＲ■１６８
馨通して５ＩＳＲ１６４に存在する対応したＩ−ＩＩＥ
Ｒ１６６１’呼び出すという結果？生ずろ。ＨＩＥＲ１
６６は、ＨＩＥＲＶ１６８及び変化したｌｌ５Ｒ１７０
はこれにより、上記の、ソフトウェア割込みオペレーシ
ョンと同じ方法でもってハードウェア割込みオペレーシ
ョン？効果的に行なう。

ここで銘記すべきように、ＨＩＥＲ１６４は純粋にエミ
ュレーション・ルーチンに限定されな（１カー。

付加的な機能性即ち向上された性能ン与えろ他のルーチ
ン２含みあるいはこのルーチンに置き換えられ得る。ま
た、）＼−ドウエア割込みエミュレーション・ルーチン
の設計及びオペレーション（゛よ。

ソフトウェア割込みルーチンのそれと同様であり。

当業者にとっては公知であるため１本明細書にやまこれ
以上詳細には論じない。

【図面の簡単な説明】

第１図は、「ハーソナル」又は「プロフェッショナルコ
クラスのコンピュータシステムのフ゛ロック図。第２図
は、第１図のシステムに用℃・られ、ろビデオ制御装置
のブロック図。第６図は、第１図及び第２図に示されて
いるシステムのソフトウェア及び制御構造の線図。第４
図は、第１図乃至第６図のシステムのアドレススペース
の線図。第５Ａ図及び第５Ｂ図は、Ｉ１０構造エミュレ
ーション手段の線図。第６図は、ハードウェア割込みエ
ミュレーション機構（’）　線図。 １０・・・中央処理装［（ＣＰＵ’）、　　　１２・・
・制御入力／−力論理（ＣＩＯ）、　　３６・・・マス
ク不可能割込論理（ＮＭＩＬ）、　　６６・・・プログ
ラマブル割込制御装置（ＰＩｃ）、　　１１８・・・ハ
ードウェア構造（ＨＳ　）、　　１２０・・・外部デバ
イス（ＥＤ）、　　　１２２・・・基本入力／出力シス
テム（ＢＩＯ８）、　　１２４・・・割込機構（ＩＭ）
、　　　１２８・・・Ｉ１０マスク不可能割込機構（Ｉ
ＯＮＭｌ、Ｍ）、１６０・・・Ｉ１０エミュレーション
機構（ＩＯＥＭ）、１５２・・・Ｉ１０検出ロジック（
ＩＯＤＥＴ）。 １６４・・・割込ベクトルテーブル、　　１６６・・・
割込処理ルーチン（ＩＩ−ＩＲ）、　　　１５８・・・
読出し１１０エミユレーシヨンルーチン（ＲＩＯＥＲ’
）％１４０・・・書込みＩ１０エミュレーションルーチ
ン（ＷＩＯＥＲ）、　　１４６・・・読出し指名テーブ
ル（ＲＤＴ）、　　　１４Ｂ・・・誉込入指名テーブル
（ＷＤＴ）、　　　１５０・・・読出しクラステーブル
（ＲＣＴ）、　　１５２・・・書込みクラステーブル（
ＷＣＴ）。 １５４・・・クラス、　　１６０・・・Ｉ１０データレ
ジスタ（ＩＯＤ）、　　１６２・・・Ｉ１０ステータス
レジスタ（ＩＯ８）。 （外５名） ＦＩＧ、　１ ＦＩＧ、３ ＦＩＧ、　４ ＦＩＧ、　５Ｂ

Claims (1)

1. 【特許請求の範囲】 １）データ処理システムであつて、プログラムを記憶す
   るための手段と、上記プログラムに応答するＣＰＵ手段
   であつて上記データを処理するためのＣＰＵ手段と、上
   記プログラムに応答する入力／出力構造であつて上記シ
   ステムと外部デバイスの間に情報を通信するための入力
   ／出力構造と、を含むデータ処理システムにおいて、 他のシステムの入力／出力構造のオペレーションをエミ
   ュレートするように上記システムの入力／出力構造のオ
   ペレーションを命令するためのルーチンを記憶するため
   の手段と、 上記プログラムに応答する割込み手段であつて、外部の
   入力／出力オペレーション要求の発生を検出し、対応す
   るマスク不可能割込みを発生するための割込み手段と、 上記マスク不可能割込みに応答し且つ上記の対応する外
   部の入力／出力要求に応答する手段であつて、対応する
   入力／出力エミュレーションルーチンを選択し実行する
   ための手段と、を含むことを特徴とする上記の他のシス
   テムの入力／出力構造のエミュレート手段。 ２）上記割込み手段は、 上記プログラムに応答する入力／出力要求検出手段であ
   つて、入力／出力要求の発生及び型を指示するための入
   力／出力要求検出手段を含むことを特徴とし、且つ 上記の外部の入力／出力要求を検出するための割込み手
   段は、上記入力／出力要求検出手段に応答する手段であ
   つて、通常は上記システム入力／出力構造に認識されな
   い要求を検出し、対応するマスク不可能割込みを供給す
   るための手段を含むことを特徴とする特許請求の範囲第
   １項に記載のエミュレーション手段。 ３）上記システムの上記入力／出力構造は、システムア
   ドレススペースの第１の範囲を占有するポートを有する
   入力／出力デバイスを含み、上記他のシステムの入力／
   出力デバイスは、第２の異なる範囲のアドレススペース
   内に配置されたポートを有し、 上記要求検出手段は、入力／出力要求ポートアドレスを
   上記システム入力／出力デバイスによつて占有されたポ
   ートアドレスの範囲と比較し且つ１つのポートアドレス
   が上記システム入力／出力デバイスによつて占有された
   アドレススペースの上記範囲内にある時を指示するため
   の手段を含み、且つ 外部の入力／出力要求を検出するための上記割込み手段
   は、 上記要求検出手段のオペレーションに応答する手段であ
   つて、上記システム入力／出力デバイスによつて占有さ
   れたアドレススペースの上記範囲内のポートアドレスの
   対応する指示を伴なわない入力／出力要求の発生を検出
   し、各斯かる入力／出力要求の発生の際に対応するマス
   ク不可能割込みを供給するための手段を含むことを特徴
   とする特許請求の範囲第２項に記載のエミュレーション
   手段。 ４）上記マスク不可能割込みに応答する手段であつて、
   上記の外部の入力／出力要求に関する情報を記憶するた
   めの手段を更に含むことを特徴とし、エミュレーション
   ルーチンを選択し且つ開始するための上記手段が、上記
   の対応する入力／出力エミュレーションルーチンを選択
   する際上記の記憶された入力／出力要求情報に更に応答
   することを特徴とする特許請求の範囲第１項に記載のエ
   ミュレーション手段。 ５）上記システムの上記入力／出力構造は、上記システ
   ムアドレススペースの第１の範囲を占有しているポート
   を有する入力／出力デバイスを含むことを特徴とし、上
   記他のシステムの上記入力／出力デバイスは、第２の異
   なる範囲のアドレススペース内に配置されたポートを有
   し、要求情報を記憶するための上記手段が、 外部の入力／出力要求のポートアドレスを記憶するため
   の第１のレジスタ手段と、 外部の入力／出力要求が読出しオペレーションかあるい
   は書込みオペレーションであるかの指示を含む、外部の
   入力／出力要求に関するステータス情報を記憶するため
   の第２のレジスタ手段と、を含むことを特徴とする特許
   請求の範囲第４項に記載のエミュレーション手段。 ６）上記ステータス情報は更に、外部の入力／出力要求
   がバイトあるいはワードアクセスに対してであるかの指
   示を含むことを特徴とする特許請求の範囲第５項に記載
   のエミュレーション手段。 ７）上記記憶手段は更に、入力／出力要求が書込みオペ
   レーションに対してである時に書き込まれるデータを記
   憶するための第３のレジスタ手段を更に含むことを特徴
   とする特許請求の範囲第５項に記載のエミュレーション
   手段。 ８）上記選択及び開始手段は、 上記ルーチン記憶手段に記憶されたエミュレーション・
   ルーチンのアドレスを記憶するためのクラステーブル手
   段であつて、上記クラステーブル手段に記憶されたエミ
   ュレーション・ルーチン・アドレスは、それぞれのクラ
   スが外部の入力／出力オペレーションの対応する群のア
   ドレスを含んでいるクラスに構成されているクラステー
   ブル手段と、 それぞれが１つの群のエミュレーション・ルーチンに対
   応し且つエミュレーション・ルーチン・アドレスの対応
   するクラスのクラステーブル手段中の位置を識別するイ
   ンデックスアドレスを記憶するための指名テーブル手段
   であり、それぞれの外部の入力／出力要求の第１の部分
   に応答し、上記クラステーブル手段に記憶された対応す
   るクラスのアドレスの対応するインデックスアドレスを
   供給するための指名テーブル手段であつて、上記クラス
   テーブル手段が各々の外部の入力／出力要求の第２の部
   分に応答し且つ上記の対応するインデックスアドレスに
   応答し、上記の対応するエミュレーション・ルーチン・
   アドレスの実行を選択し且つ開始するために対応するエ
   ミュレーション・ルーチン・アドレスを供給するための
   指名テーブル手段と、 を含むことを特徴とする特許請求の範囲第１項に記載の
   エミュレーション手段。 ９）各々の外部の入力／出力要求は、上記他のシステム
   のアドレススペース内の対応する入力／出力デバイスの
   位置を識別し且つ要求された入力／出力オペレーション
   の型に対応するポートアドレスを含み、且つ要求情報を
   記憶するための上記手段は、 外部の入力／出力要求のポートアドレスを記憶するため
   の第１のレジスタ手段を含むことを特徴とし、且つ外部
   の入力／出力要求の第１の部分が上記要求ポートアドレ
   スの第１の部分であり、外部の入力／出力要求の第２の
   部分が、上記の要求ポートアドレスの第２の部分である
   ことを特徴とする特許請求の範囲第８項に記載のエミュ
   レーション手段。 １０）要求情報を記憶するための上記手段は更に、外部
   の入力／出力要求が読出しオペレーションか書込みオペ
   レーションに対してであるかの指示を含む、外部の入力
   ／出力要求に関するステータス情報を記憶するための第
   ２のレジスタ手段を含み、且つ上記インデックス手段は
   更に、要求が上記対応するインデックスアドレスを供給
   する上で読出しオペレーションかあるいは書込みオペレ
   ーションに対してであるかを識別するステータス情報に
   応答することを特徴とする特許請求の範囲第９項に記載
   のエミュレーション手段。 １１）上記エミュレーションルーチンは、各組がそれぞ
   れ、外部の読出し入力／出力オペレーション及び外部の
   書込み入力／出力オペレーションをエミュレートするた
   めのルーチンの群を含む１組の読出しオペレーションル
   ーチン及び１組の書込みオペレーションルーチンに構成
   され、上記指名テーブル手段及びクラステーブル手段が
   、読出し指名テーブル及び対応する読出しクラステーブ
   ル並びに書込み指名テーブル及び対応する書込みクラス
   テーブルからなることを特徴とする特許請求の範囲第１
   ０項に記載のエミュレーション手段。 １２）上記エミュレーションルーチンは更に、対応する
   エミュレーションルーチンを有していない外部の入力／
   出力要求に対応するディフォルト・ルーチンであつて、
   各々が上記の対応する入力／出力要求オペレーションを
   終了するディフォルト・ルーチンを含み、上記の選択及
   び開始手段が、対応するエミュレーションルーチンを有
   していない要求に応答し、対応するディフォルト・ルー
   チンを選択し実行することを特徴とする特許請求の範囲
   第１項に記載のエミュレーション手段。 １３）上記割込み手段は、 上記システムのオペレーションを命令するプログラムに
   よつて与えられる割込み要求に応答する第１の割込み手
   段であつて、上記手段の対応する第１の割込み処理オペ
   レーションを指示するための対応する第１の割込みルー
   チンを供給するための第１の割込みルーチン供給手段と
   、 上記システムのハードウェアエレメントによつて与えら
   れた割込み要求に応答する第２の割込み手段であつて、
   上記システムの対応する第２の割込み処理オペレーショ
   ンを指示するための対応する第２の割込みルーチンを供
   給するための第２の割込みルーチン供給手段と、 を含み、 上記割込み手段が更に、上記の他のシステムの上記の対
   応する第２の割込みルーチン供給手段をエミュレートす
   るための手段であつて、上記の他のシステムの上記の対
   応する第２の割込みルーチン供給手段のオペレーション
   をエミュレートするように上記システムのオペレーショ
   ンを命令するための割込みエミュレーションルーチンを
   記憶するための上記第１の割込みルーチン供給手段にお
   ける手段、及び上記第２の割込みルーチン供給手段のオ
   ペレーションに応答する手段であつて対応する割込みエ
   ミュレーション・ルーチンを選択し且つ実行するための
   手段を含む手段を有することを特徴とする特許請求の範
   囲第１項に記載のエミュレーション手段。 １４）データ処理システムであつて、プログラムを記憶
   するための手段、上記プログラムに応答するＣＰＵ手段
   であつて上記データを処理するためのＣＰＵ手段、上記
   プログラムの直接的実行に対する外部オペレーションを
   実行するための割込み機構、及び上記システムと外部デ
   バイスとの間に情報を通信するための上記プログラムに
   応答する入力／出力構造を含むデータ処理システムにお
   いて、別のシステムの入力／出力構造をエミュレートす
   るための方法であつて、 上記他のシステムの入力／出力構造のオペレーションを
   エミュレートするように上記システム入力／出力構造の
   オペレーションを命令するための上記システムルーチン
   に記憶する工程と、 上記割込み手段において、外部の入力／出力オペレーシ
   ョン要求の発生を検出し且つ対応するマスク不可能割込
   みを発生する工程と、 上記マスク不可能割込み及び上記の対応する外部の入力
   ／出力要求に応答して、対応する入力／出力エミュレー
   ションルーチンの実行を選択し且つ開始する工程と、 を含むことを特徴とするエミュレーション方法。 １５）外部の入力／出力要求の検出の工程が更に、入力
   ／出力要求の発生及び型を検出し且つ指示する工程と、 上記システム入力／出力構造によつて通常識別されない
   要求を検出し且つ対応するマスク不可能割込みを供給す
   る工程と、 を含むことを特徴とする特許請求の範囲第１４項に記載
   のエミュレーション方法。 １６）上記システムの入力／出力構造が、上記システム
   アドレススペースの第１の範囲を占有するポートを有す
   る入力／出力デバイスを含み、上記他のシステムの入力
   ／出力デバイスが、第２の異なる範囲のアドレススペー
   ス内に配置されたポートを有し、上記要求の検出の工程
   が更に、 入力／出力要求ポートアドレスを上記システム入力／出
   力デバイスによつて占有されたポートアドレスの範囲と
   比較し且つポートアドレスが上記システム入力／出力デ
   バイスによつて占有されたアドレススペースの範囲内に
   ある時を指示する工程と、 上記システム入力／出力デバイスによつて占有されたア
   ドレススペースの範囲内のポートアドレスの対応する指
   示を伴なわない入力／出力要求の発生を検出し且つ各斯
   かる入力／出力要求の発生の際に対応するマスク不可能
   割込みを供給する工程と、 を含むことを特徴とする特許請求の範囲第１５項に記載
   のエミュレーション方法。 １７）上記マスク不可能割込みに応答して、上記外部の
   入力／出力要求に関する情報を記憶する工程と、 上記の記憶された入力／出力要求情報に応答して、上記
   の対応する入力／出力エミュレーションルーチンを選択
   する工程と、を更に含むことを特徴とする特許請求の範
   囲第１４項に記載のエミュレーション方法。 １８）上記システムの入力／出力構造が、上記システム
   アドレススペースの第１の範囲を占有するポートを有す
   る入力／出力デバイスを含み、上記の他のシステムの入
   力／出力デバイスが、第２の異なる範囲のアドレススペ
   ース内に配置されたポートを有し、 要求情報を記憶する工程が更に、 第１のレジスタ手段に外部の入力／出力要求のポートア
   ドレスを記憶する工程と、 第２のレジスタ手段に、外部の入力／出力要求が読出し
   オペレーションかあるいは書込みオペレーションに対し
   てであるかの指示を含む、外部の入力／出力要求に関す
   るステータス情報を記憶する工程と、 を含むことを特徴とする特許請求の範囲第１７項に記載
   のエミュレーション方法。 １９）要求情報を記憶する工程が更に、上記第２レジス
   タ手段に、外部の入力／出力要求がバイトかあるいはワ
   ードアクセスオペレーションに対してであるか否かを含
   むステータス情報を記憶する工程を含むことを特徴とす
   る特許請求の範囲第１８項に記載のエミュレーション方
   法。 ２０）要求情報を記憶する上記工程は更に、入力／出力
   要求が書込みオペレーションに対してである時に、第３
   のレジスタ手段に書き込まれるデータを記憶する工程、
   を含むことを特徴とする特許請求の範囲第１８項に記載
   のエミュレーション方法。 ２１）上記の選択し且つ開始する工程が更に、上記ルー
   チン記憶手段に記憶されたエミュレーション・ルーチン
   のアドレスをクラステーブル手段に記憶する工程であつ
   て、上記クラステーブル手段に記憶されたエミュレーシ
   ョン・ルーチンアドレスが、外部の入力／出力オペレ ーションの対応する群のアドレスをそれぞれ含むクラス
   に構成される記憶工程と、 各々が、１群のエミュレーション・ルーチンに対応し且
   つ対応するクラスのエミュレーション・ルーチン・アド
   レスのクラステーブル手段における配置を識別するイン
   デックス・アドレスを指名テーブル手段に記憶する工程
   と、 外部の入力／出力要求の各々の第１部分に応答して、上
   記指名テーブル手段から上記クラステーブル手段に記憶
   された対応するクラスのアドレスの対応するインデック
   ス・アドレスを供給する工程と、 外部の入力／出力要求の各々の第２の部分及び上記の対
   応するインデックス・アドレスに応答して、上記クラス
   テーブル手段から対応するエミュレーション・ルーチン
   ・アドレスを供給する工程と、 上記クラステーブル手段から供給されたアドレスに応答
   して、上記の対応するエミュレーション・ルーチン・ア
   ドレスの実行を選択し且つ開始する工程と、 を含むことを特徴とする特許請求の範囲第１４項に記載
   のエミュレーション方法。 ２２）外部の入力／出力要求の各々が、上記の他のシス
   テムのアドレススペース内の対応する入力／出力デバイ
   スの位置を識別し且つ要求された入力／出力オペレーシ
   ョンの型に応答するポートアドレスを含み、且つ 要求情報を記憶するための上記手段が、 外部の入力／出力要求のポートアドレスを記憶するため
   の第１のレジスタ手段を含み、 外部の入力／出力要求の第１の部分が上記要求ポートア
   ドレスの第１の部分であり、 外部の入力／出力要求の第２の部分が上記要求ポートア
   ドレスの第２の部分であることを特徴とする特許請求の
   範囲第２１項に記載のエミュレーション方法。 ２３）要求情報を記憶する上記手段は更に、外部の入力
   ／出力要求が読出しオペレーション又は書込みオペレー
   ションであるかについての指示を含む、外部の入力／出
   力要求に関するステータス情報を記憶する第２のレジス
   タ手段を含み、且つ 上記インデックス手段は更に、要求が上記の対応するイ
   ンデックスアドレスを供給する上で読出しオペレーショ
   ン又は書込みオペレーションに対してであるかを指示す
   るステータス情報に応答することを特徴とする特許請求
   の範囲第２２項に記載のエミュレーション方法。 ２４）要求情報を記憶するための上記手段は更に、外部
   の入力／出力要求がバイトオペレーション又はワードア
   クセスオペレーションに対してであるかの指示を含む、
   外部の入力／出力要求に関するステータス情報を記憶す
   るための第２のレジスタ手段を含み、且つ 上記選択手段は更に、要求が上記対応するエミュレーシ
   ョンルーチンを選択する上でバイトアクセスオペレーシ
   ョン又はワードアクセスオペレーションに対してである
   かを識別するステータス情報に応答することを特徴とす
   る特許請求の範囲第２２項に記載のエミュレーション方
   法。 ２５）上記エミュレーションルーチンは、各々が、それ
   ぞれ、外部の読出し入力／出力オペレーション及び外部
   の書対み入力／出力オペレーションをエミュレートする
   ためのルーチンの群を含む１組の読出しオペレーション
   ルーチン及び１組の書込みオペレーションルーチンの２
   組に構成され、且つ 上記指名テーブル手段及びクラステーブル手段が、読出
   し指名テーブル及び対応する読出しクラステーブル並び
   に書込み指名テーブル及び対応する書込みクラステーブ
   ルからなることを特徴とする特許請求の範囲第２３項に
   記載のエミュレーション方法。 ２６）上記エミュレーションルーチンは更に、対応する
   エミュレーションルーチンを有していない外部の入力／
   出力要求に対応するディフォルト・ルーチンであつて、
   各々が上記の対応する入力／出力要求オペレーションを
   終了するディフォルトルーチンを含み、対応する入力／
   出力エミュレーションルーチンの実行を選択し且つ開始
   する上記工程が更に、対応するエミュレーションルーチ
   ンを有していない外部の入力／出力要求の発生に応答し
   て、対応するディフォルトルーチンを選択し且つ実行す
   る工程を含むことを特徴とする特許請求の範囲第１４項
   に記載のエミュレーション方法。 ２７）上記割込み手段は、 上記システムのオペレーションを命令するプログラムに
   よつて供給された割込み要求に応答する第１の割込み手
   段であつて、上記システムの対応する第１の割込み処理
   オペレーションを命令するための対応する第１の割込み
   ルーチンを供給する第１の割込みルーチン供給手段と、 上記システムのハードウェアエレメントによつて供給さ
   れた割込み要求に応答する第２の割込み手段であつて、
   上記システムの対応する第２の割込み処理オペレーショ
   ンを命令するための対応する第２の割込みルーチンを供
   給する第２の割込みルーチン供給手段と、 を含み、更に、上記他のシステムの対応する第２の割込
   みルーチン供給手段をエミュレートするための方法であ
   つて、 上記他のシステムの対応する第２の割込みルーチン供給
   手段のオペレーションをエミュレートするように上記シ
   ステムのオペレーションを命令するための割込みエミュ
   レーションルーチンを上記第１の割込みルーチン供給手
   段に記憶する工程と、上記第２の割込みルーチン供給手
   段のオペレーションに応答して、対応する割込みエミュ
   レーションルーチンを選択し且つ実行する工程と、を含
   むことを特徴とする特許請求の範囲第１４項に記載のエ
   ミュレーション方法。