JPS613466A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＧａＡｓ　（ガリウム・ヒ素）のような化合
物半導体を用いたショットキ・バリア・ゲー）ＦＥＴ（
電界効果トランジスタ）等の半導体装置の製造方法に関
する。

〔背景技術とその問題点〕

一般に、ＧａＡｓ　（ガリウム・ヒ素）等の化合物半導
体を用いて成るショットキ・バリア・ゲートＦＥＴにお
いては、ゲート用のショットキ接触電極とソースやドレ
イン取シ出し用のオーミック接触電極とで互いに異なる
種類の金属を使用する必要がある。このような各電極の
形成法には、エツチング、ミリング、リフトオフ等が知
られており、また、製造工程上、ゲート用ショットキ電
極の形成が上記オーミック電極形成の前となる場合と、
逆の場合とがある。

ここで、ゲート用ショットキ電極に高融点金属を用い、
高温アニールを行ってからオーミック電極を形成しよう
とすると、オーミック電極形成後においては、第１１図
に示すように、ＧａＡｓ基板１１上のショットキ・バリ
ア・ゲート電極１２が５ｉ０２等のスペーサ絶縁膜１３
で被覆された状態にある。したがって、ソースあるいは
ドレイン取シ出し用のオーミック金属電極１４上および
ゲート電極１２上に配線電極を形成する際には、スペー
サ絶縁膜１３のゲート電極１２上の一部に開口窓部、い
わゆるパイプ・ホール１５をエツチング等によシ形成し
た後、配線電極を被着形成する必要がある。

このため、製造工程数が上記バイア・ホール１５を形成
するための窓開は工程の分だけ増加し、マスクも余分に
必要となって、製造コストが嵩むのみならず、バイア・
ホール１５の縁部上の配線電極に段差が生じていわゆる
段切れが生じ易くなり、また、マスク合せ精度も低下す
る。

〔発明の目的〕

本発明は、上述の実情に鑑み、ゲート電極上の開口窓部
（バイア・ホール）ヲソース、ドレイン領域上の開口窓
部と同時に形成でき、製造工程数およびバターニング用
のマスク数を低減してコスト・ダウンが図れるのみなら
ず、パターン精度の向上をも図シ得るような半導体装置
の製造方法の提供を目的とする。

〔発明の概要〕

すなわち、本発明に係る半導体装置の製造方法の特徴は
、化合物半導体の能動領域上にショットキ・バリア・ゲ
ート電極全形成する工程と、このゲート電極下部領域を
挾むようにソースおよびドレイン領域をそれぞれ形成す
る工程と、上記ゲート電極およびソース、ドレイン領域
を含む全面に絶縁膜を形成する工程と、上記絶縁膜に上
記ゲート電極およびソース、ドレイン領域に対応する開
口部を形成する工程と、上記各開口部を介して上記ゲー
ト電極およびソース、ドレイン領域上にオーミック接触
する金属（いわゆるオーミック・メタル）の電極をそれ
ぞれ形成すソ壬程と、上記オーミック金属電極と電気的
に接続される配線電極を形成する工程とからなることで
あシ、これによってゲート電極上部のコンタクト用開口
部をソース、ドレイン領域上部の開口部と同時に形成で
きる。

ここで、上記ショットキ・バリア・ゲート電極は上記化
合物半導体の能動領域に対してショットキ接触する高融
点金属およびそのシリサイド等を用いて形成するのが好
ましく、また、上記オーミック金属電極の形成にはリフ
ト・オフ法を用いるのが好ましい。

〔実施例］ 以下、本発明に係る半導体装置の製造方法の一実施例に
ついて図面を参照しながら説明する。

第１図において、化合物半導体、例えばＧａＡｓ（ガリ
ウム・ヒ素）より成る半絶縁基板１の表面に臨んで、例
えばＮ型の能動領域２を形成している。このＮ型能動領
域２は、ＧａＡ、ｓ基板１の表面からイオン注入を行う
ことによシ、あるいはＧａＡｓ基板１上にＭＯＣＶＤ法
やＭＢ　Ｅ法にヨｔ）Ｎ層ｆｘビタキシャル成長させる
ことによシ形成すればよく、上記イオン注入の場合には
、例えばＳｉ（シリコン）イオン全注入した後、約８５
０℃程度で活性化アニール処理を施してＮ型能動領域２
を形成すればよい。

次に、第２図に示すように、ＧａＡｓ基板１の能動領域
２上にＷＳｉ（タングステン・シリサイド）等の高融点
ショットキ金属よシ成るショットキ・バリア・ゲート電
極３を形成する。これは、例えばＧａＡｓ基板１の表面
全面に高融点ショットキ金属をスバンタ法等により被着
形成した後、パターンエツチングを施してゲート電極３
を形成すればよい。ここで、ゲート電極３となる高融点
ショットキ金属とは、ＧａＡｓ基板１のＮ型能動領域２
の表面に対してショットキ接触するよう女高融点金属お
よびそのシリサイド等であり、具体例としては、Ｗ、Ｗ
Ｓｉ　、　ＴｉＷＳｉ　、ＷＡｌ、　Ｔａ　、　ＴａＳ
ｉ　ｒＴａＷＳｉ　、Ｍｏ　、ＭｏＳｉ等が挙げられる
。

次に、ゲート電極３をマスクとしていわゆるセルフ・ア
ラインによシイオン注入（例えばＳｉイオンの注入）を
行い、第３図に示すように、ＧａＡｓ基板１の表面に臨
んでゲート電極３の下部領域の両側部分に高濃度不純物
領域である例えばＮ生型のソース領域４およびドレイン
領域５を形成する。

次に、第４図に示すように、ゲート電極３、およびＧａ
Ａｓ基板１のソース領域４、ドレイン領域５を含む全面
に、例えば５ｉＯ２（二酸化シリコン）等のスペーサと
なる絶縁膜６を例えばＣＶＤ（化学気相成長）法等によ
シ被着形成し、いわゆるキャッピングを施した後、上記
Ｎ上層を活性化するために約８００℃程度で高温アニー
ル処理を行う。

次に、いわゆるフォト・エツチング処理によシ絶縁膜６
のゲート電極３や領域４，５上の一部にコンタクト用窓
開けを行うわけであるが、先ず、絶縁膜６表面全面にフ
ォト・レジスト膜を被着形成し、フォト・マスクを用い
て選択的に露光して現像することにより、第５図に示す
ようなパターニンクノ族されたフォト・レジスト層７を
形成する。次に、このパターニングされたフォト・レジ
スト層７をエツチング・マスクとＬ７て絶縁膜６を選択
的にエツチング処理することにより、第６図に示すよう
に、ゲート・ランタクト用開口窓部８Ｇ。

ソース・コンタクト用開口窓部８Ｓおよびドレイン・コ
ンタクト用開口窓部８Ｄを形成する。このときエツチン
グ液がフメト・レジスト層７の各開口部の周縁下部にも
まわシ込むことによシ、絶縁膜６の各開口窓部８Ｇ、８
８，８Ｄの上部はフォト・レジスト層６の各開口部の周
縁部がひさし状に残存した断面形状となっている。

次に、このような各コンタクト用開口窓部８Ｇ。

８Ｓ、８Ｄ内にコンタクト用電極となるオーミック金属
電極を配設形成するわけであるが、これをいわゆるリフ
ト・オフ法（あるいはリフト・アウェイ法）によシ行っ
ている。すなわち、上記第６図に示したようなエツチン
グによる窓開けを行った後に、フォト・レジスト層７を
残したままで、第７図に示すようにオーミック金属材料
層９を例えばスパッタ法等により被着形成し、次にフ第
１・・レジスト層７を溶媒で溶かして除去することにヨ
シこのフォト・レジスト層７上のメーミ、り金属材料層
９をも同時に除去し、第８図に示すように、各コンタク
ト用オーミック金属電極９Ｇ、９Ｓ。

９Ｄｅ形成する。ここで、上記オーミック金属材料ある
いはオーミック・メタルとは、ＧａＡＳ等の化合物半導
体に対してオーミック接触する金属材料のことであり、
具体例としては、Ａｕ　−Ｇ　ｅ／Ｎ　ｉの二層構造が
挙げられ、Ａｕ−Ｇｅ層を例えば１６００°Ａ、Ｎｉ層
を例えば５００°Ａに積層して約４５０℃程度でアニー
ル処理することにより、オーミック・メタルの各コンタ
クト用電極９Ｇ　、９Ｓ　、９Ｄｅ形成している。なお
、上記オーミック金属材料としては、上記Ａｕ−Ｇｅ／
Ｎｌ以外にも例えばＡｕ　−Ｇｅ／Ａｕ　、　Ａｕ　−
Ｇｅ／Ｐｔ　、　Ａｕ　ＯＧｅ／Ｎｉ／Ａｕ　、　Ｇｅ
等全使用できる。

次に、第９図に示すように、各コンタクト用オーミック
金属電極９Ｇ、９Ｓ、９Ｄに対して電気的に接続される
配線用電極１０を形成する。この配線用電極材料として
は、Ｔｉ／ｐｔ／ＡｕあるいはＴｉ／Ａｕ等が挙げられ
る。

なお、上記製造工程に従った断面図は、説明を簡略化す
るためにゲート能動領域上のゲート電極３上に開口窓部
８Ｇｅ形成した構造を示しているが、現実の半導体装置
においては、第１Ｏ図に示すように、ゲート電極３の能
動領域上部３ａの幅（ゲート長）が例えば１μｍ程度と
極めて短かく、この部分３ａでの電極コンタクトが有効
に行えないため、ゲート電極３の比較的大面積部分３ｂ
上にコンタクト用開口窓部８Ｇを形成している。

ところで、一般に上記オーミック・メタルの比抵抗は上
記配線電極材料の比抵抗よりも太きいことよシ、ショッ
トキ・バリア・ゲート電極３上にコンタクト用のオーミ
ック金属電極９Ｇを介して配線電極１０を形成すること
は、従来において行ねれていなかったわけであるが、オ
ーミック金属電極９Ｇの膜厚が薄く抵抗増加は極めて少
ないことから悪影響はほとんどなく、むしろ、オーミッ
ク金属電極９Ｇの形成時のアニール処理によシゲート電
極３との密着性や接触性が向上し接触抵抗が低減される
利点や、窓開は工程の簡略化の利点の方が太きい。

以上のような本発明の一実施例によれば、ンヨットキ・
バリア・ゲート電極３上のコンタクト用開口窓部８Ｇの
形成を、ソース、ドレイン各領域４．５上のコンタクト
用開口窓部８Ｓ　、８Ｄの形成と同時に行っているため
、従来のように別のマスクを用いてゲート上部窓開けを
行う必要がなくなシ、製造工程数が減少するとともにマ
スクも少なくて済み、製造コスト低減が図れる。また、
各オーミック金属電極９Ｇ、９Ｓ、９Ｄについては、先
にパターニングされたフォト・レジスト層７を利用した
リフト・オフ法によシバターニングして形成できるため
、マスクが不要であり、エツチング処理が不要となって
、表面に対するエツチング剤による悪影響も防止できる
。さらに、各コンタクト用開口窓部８Ｇ　、８Ｓ　、８
Ｄ内にオーミック金属電極９Ｇ、９Ｓ　、９Ｄが配設さ
れ、いわゆる穴埋めされた状態となっているため、平坦
性が向上し、配線電極１０全被着形成したときのいわゆ
る段切れが防止されるとともに、オーミック金属電極９
Ｇ、９Ｓ、９Ｄ影形成のアニール処理によシ、ゲート電
極３とオーミンク金属電極９Ｇとの間の接触性が向上し
、接触抵抗の低減が図れる。

さらに、各オーミック金属電極９Ｇ’、９Ｓ、９Ｄを形
成した段階で例えば針立て測定による半導体素子の特性
評価が可能となり、製造工程中の比較的早い段階での評
価が可能となる。またさらに、絶縁膜６に対する窓開け
からオーミンク金属電極形成までに用いられるマスクが
単一で済むことより、次の配線電極１０形成のだめのマ
スク合せ精度が向上する。

なお、本発明は上記実施例のみに限定されるものではな
く、ＧａＡｓの他にも種々の化合物半導体に適用でき、
また、ゲート能動領域やソース、ドレイン領域の導電型
をＰ型としたものにも適用可能である。さらに、オーミ
ック電極形成についてもリフト・オフ法以外の方法で行
ってもよい。

〔発明の効果〕

本発明に係る半導体装置の製造方法によれば・、スペー
サ用絶縁膜のゲート電極上部およびソース。

ドレイン領域上部に同時にコンタクト用開口窓部を形成
しているため、個別のマスクが不要となシ、ゲート電極
上部の窓開けのためのマスク合せやエツチング工程が不
要となって、製造工程が簡略化でき、コストダウンが図
れるのみならず、パターン精度も向上する。

【図面の簡単な説明】

第１図ないし第９図は本発明に係る半導体の製造方法の
一実施例を製造工程に従って示す概略断面図、第１０図
は該実施例の一工程における具体晶子面形状を示す要部
平面図、第１１図は従来例を示す概略断面図である。 １・・・ＧａＡｓ基板 ２・・・能動領域 ３・・・ショットキ・バリア・ゲート電極４　ソース領
域 ５　・ドレイン領域 ６・・絶縁膜 了・・・フォト・レジスト層 ８Ｇ、８Ｓ、８Ｄ・・・開口窓部 ９・・・オーミック金属材料層 ９Ｇ　、　９Ｓ　、　９Ｄ　　オーミック金属電極１０
　配線電極 特　許　出　願　人　　　ソニー株式会社代理人　　弁
理士　　小　池　　見 回　　　田村榮− 第３図 第９図 第１１図

Claims (1)

【特許請求の範囲】
1. 化合物半導体の能動領域上にショットキ・バリア・ゲー
   ト電極を形成する工程と、このゲート電極下部領域を挾
   むようにソースおよびドレイン領域をそれぞれ形成する
   工程と、上記ゲート電極およびソース、ドレイン領域を
   含む全面に絶縁膜を形成する工程と、上記絶縁膜に上記
   ゲート電極およびソース、ドレイン領域に対応する開口
   部を形成する工程と、上記各開口部を介して上記ゲート
   電極およびソース、ドレイン領域上にオーミック金属電
   極をそれぞれ形成する工程と、上記オーミック金属電極
   と電気的に接続される配線電極を形成する工程とからな
   る半導体装置の製造方法。