JPS6134633B2 - - Google Patents
Info
- Publication number
- JPS6134633B2 JPS6134633B2 JP10509578A JP10509578A JPS6134633B2 JP S6134633 B2 JPS6134633 B2 JP S6134633B2 JP 10509578 A JP10509578 A JP 10509578A JP 10509578 A JP10509578 A JP 10509578A JP S6134633 B2 JPS6134633 B2 JP S6134633B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- correction
- equivalent
- time difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electromechanical Clocks (AREA)
Description
【発明の詳細な説明】
この発明は時差修正機能を有する電子時計に関
するものである。
するものである。
従来の時差修正機能を有する電子時計は時差に
よる修正を行う必要が生じたときに、あらかじめ
定められた時間巾の修正を外部操作で行えるよう
にしたものである。
よる修正を行う必要が生じたときに、あらかじめ
定められた時間巾の修正を外部操作で行えるよう
にしたものである。
しかるに従来のやり方は以下に示す欠点を有し
ている。すなわち、電子時計に組込まれたステツ
プモーターは確実に動作するのが周波数で64Hz
が限度であり例えば５秒毎に１ステツプパルスモ
ーターが動作して運針する２秒の電子時計に於て
は１時間つまり3600秒の間に3600を５で割つた
720パルスがステツプモーターに印加される。つ
まり一時間の時差修正を行うのに720パルスの定
常駆動パルスより高い周波数の修正パルスをパル
スモーターに印加するが、周波数を64Hzとする
修正時間が約11秒もかゝるため１時間分進める時
差修正用（正転時差修正とする）では11秒の遅
れ、逆に１時間分遅らせる時差修正（逆転時差修
正とする）では11秒の進みとなつてしまい、高精
度化し月差数秒の水晶時計では、無視し得ない誤
差となる。
ている。すなわち、電子時計に組込まれたステツ
プモーターは確実に動作するのが周波数で64Hz
が限度であり例えば５秒毎に１ステツプパルスモ
ーターが動作して運針する２秒の電子時計に於て
は１時間つまり3600秒の間に3600を５で割つた
720パルスがステツプモーターに印加される。つ
まり一時間の時差修正を行うのに720パルスの定
常駆動パルスより高い周波数の修正パルスをパル
スモーターに印加するが、周波数を64Hzとする
修正時間が約11秒もかゝるため１時間分進める時
差修正用（正転時差修正とする）では11秒の遅
れ、逆に１時間分遅らせる時差修正（逆転時差修
正とする）では11秒の進みとなつてしまい、高精
度化し月差数秒の水晶時計では、無視し得ない誤
差となる。
本発明は従来例の欠点を改良し、時間標準発振
回路、定常駆動パルスを発生する第１の波形変換
回路、前記定常駆動パルスより高い周波数の修正
用パルスを発生する第２の波形変換回路、駆動回
路、正逆転パルスモータ、表示機構、計数回路、
時差修正スイツチにより構成される電子時計にお
いて、定常時に第１の波形変換回路出力の定常駆
動パルスを前記駆動回路へ、時差修正時には前記
定常駆動パルス相当のパルスを前記計数回路へ切
換えて供給する切換回路と、時差修正時に前記第
２の波形変換回路出力の修正用パルスを前記駆動
回路へ、修正用パルス相当のパルスを計数回路へ
供給する選択回路とを具備し、更に、計数回路は
前記修正用パルス相当のパルスを移相する移相回
路と前記修正用パルス相当のパルスを入力とし、
前記定常駆動パルス相当のパルスにより該修正用
パルス相当のパルスの通過を禁止し、該移相回路
出力の移相された修正用パルス相当のパルスによ
り禁止解除することにより、修正用パルス相当の
パルスを駆動パルス相当のパルスの数だけ間引い
て合成した第１の計数用パルスを出力する第１の
ゲート回路と、前記移相された修正用パルス相当
のパルスと定常駆動パルス相当のパルスを加え合
せて合成した第２の計数用パルスを出力する第２
のゲート回路からなるパルス合成回路及び正転時
差修正時に前記第１のゲート回路出力である修正
用パルス相当のパルスから修正に要する時間に発
生する駆動パルス相当のパルス数を間引いた第１
の計数用パルスを入力とし、逆転時差修正時には
前記第２のゲート回路出力である移相された修正
用パルス相当のパルスと修正に要する時間に発生
する定常駆動パルス相当のパルス数を加え合せた
第２の計数用パルスを入力とする所定の時差修正
パルス数と等しい歩進数を有するカウンターとか
ら構成され、前記時差修正スイツチの正転時差修
正操作により前記駆動回路へ修正用パルスが印加
されると共に前記計数回路の前記第１のゲート回
路出力である前記第１の計数用パルスが前記カウ
ンターに印加され前記カウンター出力により前記
選択回路が制御されて修正用パルスの前記駆動回
路への供給を禁止すると共に前記切換回路が制御
され定常駆動状態に復帰し、逆転時差修正操作に
より前記駆動回路へ修正用パルスが印加されると
共に、前記計数回路の前記第２のゲート回路出力
である前記第２の計数用パルスが前記カウンター
に印加され、前記カウンターの出力により前記選
択回路が制御されて修正用パルスの前記駆動回路
への供給を禁止すると共に前記切換回路が制御さ
れ定常駆動状態に復帰することにより修正に要す
る時間の補正を含めた時差修正を行うことを特徴
とする電子時計を提供するものである。
回路、定常駆動パルスを発生する第１の波形変換
回路、前記定常駆動パルスより高い周波数の修正
用パルスを発生する第２の波形変換回路、駆動回
路、正逆転パルスモータ、表示機構、計数回路、
時差修正スイツチにより構成される電子時計にお
いて、定常時に第１の波形変換回路出力の定常駆
動パルスを前記駆動回路へ、時差修正時には前記
定常駆動パルス相当のパルスを前記計数回路へ切
換えて供給する切換回路と、時差修正時に前記第
２の波形変換回路出力の修正用パルスを前記駆動
回路へ、修正用パルス相当のパルスを計数回路へ
供給する選択回路とを具備し、更に、計数回路は
前記修正用パルス相当のパルスを移相する移相回
路と前記修正用パルス相当のパルスを入力とし、
前記定常駆動パルス相当のパルスにより該修正用
パルス相当のパルスの通過を禁止し、該移相回路
出力の移相された修正用パルス相当のパルスによ
り禁止解除することにより、修正用パルス相当の
パルスを駆動パルス相当のパルスの数だけ間引い
て合成した第１の計数用パルスを出力する第１の
ゲート回路と、前記移相された修正用パルス相当
のパルスと定常駆動パルス相当のパルスを加え合
せて合成した第２の計数用パルスを出力する第２
のゲート回路からなるパルス合成回路及び正転時
差修正時に前記第１のゲート回路出力である修正
用パルス相当のパルスから修正に要する時間に発
生する駆動パルス相当のパルス数を間引いた第１
の計数用パルスを入力とし、逆転時差修正時には
前記第２のゲート回路出力である移相された修正
用パルス相当のパルスと修正に要する時間に発生
する定常駆動パルス相当のパルス数を加え合せた
第２の計数用パルスを入力とする所定の時差修正
パルス数と等しい歩進数を有するカウンターとか
ら構成され、前記時差修正スイツチの正転時差修
正操作により前記駆動回路へ修正用パルスが印加
されると共に前記計数回路の前記第１のゲート回
路出力である前記第１の計数用パルスが前記カウ
ンターに印加され前記カウンター出力により前記
選択回路が制御されて修正用パルスの前記駆動回
路への供給を禁止すると共に前記切換回路が制御
され定常駆動状態に復帰し、逆転時差修正操作に
より前記駆動回路へ修正用パルスが印加されると
共に、前記計数回路の前記第２のゲート回路出力
である前記第２の計数用パルスが前記カウンター
に印加され、前記カウンターの出力により前記選
択回路が制御されて修正用パルスの前記駆動回路
への供給を禁止すると共に前記切換回路が制御さ
れ定常駆動状態に復帰することにより修正に要す
る時間の補正を含めた時差修正を行うことを特徴
とする電子時計を提供するものである。
本発明について５秒運針の２針時計を例にとつ
て述べてみる。わかりやすく12時丁度に１時間の
時差修正をする場合を考える。まず正転時差修正
（１時間進める）するには時差修正スイツチによ
り駆動回路に修正用パルスとして周波数64Hzの
修正用パルスを印加すると同時に計数回路にこの
修正用パルス相当のパルスと定常駆動パルス相当
のパルスを印加して、定常駆動パルス相当のパル
ス分だけ間引いた第１の計数用パルスを所定のパ
ルスが駆動回路に720回印加され分針が丁度１回
転した時点で、約11秒たつており、定常駆動パル
スは５秒に１回発生するから、この間に２回発生
したことになり、修正用パルス数720からこの定
常駆動パルス数２を引い718個の第１の計数用パ
ルスがパルス合成回路から発生して720進カウン
ターは718を示しておりその後あと２回第１の計
数用パルスがカウンターに印加されてカウンター
出力が発生して定常駆動にもどる。駆動回路には
この間修正用パルスがやはり２回印加されること
になり、時刻１時０分10秒を示し、修正に要した
時間は約11秒であるから、約４秒後に次の定常駆
動パルスが発生し、１時０分15秒となる。
て述べてみる。わかりやすく12時丁度に１時間の
時差修正をする場合を考える。まず正転時差修正
（１時間進める）するには時差修正スイツチによ
り駆動回路に修正用パルスとして周波数64Hzの
修正用パルスを印加すると同時に計数回路にこの
修正用パルス相当のパルスと定常駆動パルス相当
のパルスを印加して、定常駆動パルス相当のパル
ス分だけ間引いた第１の計数用パルスを所定のパ
ルスが駆動回路に720回印加され分針が丁度１回
転した時点で、約11秒たつており、定常駆動パル
スは５秒に１回発生するから、この間に２回発生
したことになり、修正用パルス数720からこの定
常駆動パルス数２を引い718個の第１の計数用パ
ルスがパルス合成回路から発生して720進カウン
ターは718を示しておりその後あと２回第１の計
数用パルスがカウンターに印加されてカウンター
出力が発生して定常駆動にもどる。駆動回路には
この間修正用パルスがやはり２回印加されること
になり、時刻１時０分10秒を示し、修正に要した
時間は約11秒であるから、約４秒後に次の定常駆
動パルスが発生し、１時０分15秒となる。
次に逆転時差修正（１時間遅らせる）するには
時差修正スイツチにより駆動回路に修正パルスを
印加すると同時に計数回路に修正用パルス相当の
パルスと定常駆動パルス相当のパルスを印加し
て、今度は定常駆動パルス相当のパルスを加え合
せた第２の計数用パルスを所定の歩進数720進の
カウンターに入力する。従つてカウンターが720
進して出力を発生した時点で約11秒たつており、
この間定常駆動パルスは２回発生したことにな
り、この分のカウントがカウンターにふくまれて
いるから、実際に駆動回路には718回修正用パル
スが印加されており11時０分10秒を示す。従つて
正転時差修正時の修正パルス数は単位修正パルス
数720と修正時間11秒内に発生する定常駆動パル
ス数２の和722となり、逆転時差修正時の修正パ
ルス数は、単位修正パルス数720と修正時間11秒
内に発生する定常駆動パルス２の差718となる。
以上の如く従来例に比較して時差修正にともなう
誤差をなくすことができる。
時差修正スイツチにより駆動回路に修正パルスを
印加すると同時に計数回路に修正用パルス相当の
パルスと定常駆動パルス相当のパルスを印加し
て、今度は定常駆動パルス相当のパルスを加え合
せた第２の計数用パルスを所定の歩進数720進の
カウンターに入力する。従つてカウンターが720
進して出力を発生した時点で約11秒たつており、
この間定常駆動パルスは２回発生したことにな
り、この分のカウントがカウンターにふくまれて
いるから、実際に駆動回路には718回修正用パル
スが印加されており11時０分10秒を示す。従つて
正転時差修正時の修正パルス数は単位修正パルス
数720と修正時間11秒内に発生する定常駆動パル
ス数２の和722となり、逆転時差修正時の修正パ
ルス数は、単位修正パルス数720と修正時間11秒
内に発生する定常駆動パルス２の差718となる。
以上の如く従来例に比較して時差修正にともなう
誤差をなくすことができる。
以下実施例について説明する。
第１図は本発明の主要構成図、第２図は本発明
の具体的一実施例であり、１０１は時間標準発振
回路、１０２は分周回路、１０３は第１の波形変
換回路、１０４は切換回路、１０５は駆動回路、
１０６は正逆転パルスモーター、１０７は輪列機
構、１０８は表示機構、１０９は第２の波形変換
回路、１１０は選択回路、１１１はバイアス用波
形変換回路、１１２はパルス相記憶回路、１１３
は正転時差修正スイツチ、１１４は逆転時差修正
スイツチ、１１５は修正回路、１１６は計数回路
である。第３図は正転時差修正時の各部の波形
図、第４図は逆転時差修正時の各部の波形図、第
５図は時差修正スイツチの他の実施例を示す。第
２図に於て、第１の波形変換回路１０３からは常
時２相の交互パルスφ１，φ２が発生し、切換回
路１０４のANDゲート１２０，１２１の入力の
一部に印加され、定常時は駆動パルスφ１，φ２
が駆動回路１０５のORゲート１２３，１２４に
印加され、さらに駆動用インバーター１２５，１
５６に印加されて、パルスモーターは定常動作を
する。２針時計であれば例えば５秒毎に１ステツ
プ動作する。この間第２の修正用波形変換回路は
修正用パルスφF１，φF２を発生しているが、選
択回路１１０のADゲート１３０，１３１により
阻止されて選択回路１１０の出力は発生しない。
同様にバイアス用波形変換回路１１１出力φB
１，φB２もANDゲート１３２，１３３により阻
止されている。またパルス相記憶回路１１２はセ
ツトリセツトフリツプフロツプ（以下FFと略
す）、AND―OR選択ゲート１４０、インバータ
ー１４２よりなり、定常駆動パルス相を記憶し、
正転修正時には定常駆動パルスと異なる相の修正
パルス、逆転修正時には定常駆動パルスと同じ相
の修正パルスを最初に駆動回路に印加する如く作
動している。但し記憶回路はかならずしも必要で
なく、例えばEXCLUSIVE―ORゲートとスイツ
チの組合せで単純化もできる。
の具体的一実施例であり、１０１は時間標準発振
回路、１０２は分周回路、１０３は第１の波形変
換回路、１０４は切換回路、１０５は駆動回路、
１０６は正逆転パルスモーター、１０７は輪列機
構、１０８は表示機構、１０９は第２の波形変換
回路、１１０は選択回路、１１１はバイアス用波
形変換回路、１１２はパルス相記憶回路、１１３
は正転時差修正スイツチ、１１４は逆転時差修正
スイツチ、１１５は修正回路、１１６は計数回路
である。第３図は正転時差修正時の各部の波形
図、第４図は逆転時差修正時の各部の波形図、第
５図は時差修正スイツチの他の実施例を示す。第
２図に於て、第１の波形変換回路１０３からは常
時２相の交互パルスφ１，φ２が発生し、切換回
路１０４のANDゲート１２０，１２１の入力の
一部に印加され、定常時は駆動パルスφ１，φ２
が駆動回路１０５のORゲート１２３，１２４に
印加され、さらに駆動用インバーター１２５，１
５６に印加されて、パルスモーターは定常動作を
する。２針時計であれば例えば５秒毎に１ステツ
プ動作する。この間第２の修正用波形変換回路は
修正用パルスφF１，φF２を発生しているが、選
択回路１１０のADゲート１３０，１３１により
阻止されて選択回路１１０の出力は発生しない。
同様にバイアス用波形変換回路１１１出力φB
１，φB２もANDゲート１３２，１３３により阻
止されている。またパルス相記憶回路１１２はセ
ツトリセツトフリツプフロツプ（以下FFと略
す）、AND―OR選択ゲート１４０、インバータ
ー１４２よりなり、定常駆動パルス相を記憶し、
正転修正時には定常駆動パルスと異なる相の修正
パルス、逆転修正時には定常駆動パルスと同じ相
の修正パルスを最初に駆動回路に印加する如く作
動している。但し記憶回路はかならずしも必要で
なく、例えばEXCLUSIVE―ORゲートとスイツ
チの組合せで単純化もできる。
正転時差修正の場合は、まず正転時差修正スイ
ツチS1を入れると、修正回路１１５のORゲート
１４３から、セツトリセツトFF１４４を介して
Ｄ―FF１４５の出力Q2＝１となり、セツトリセ
ツトFF１４６の出力Q3＝０となる。修正直前の
駆動パルスはインバーター１２６に印加されてお
り、記憶回路１１２のFF１４１出力Q1＝０であ
り、AND―OR選択回路１４０は修正回路１１５
のFF１４６の出力Q3＝０のためその出力は０と
なる。また修正回路のFF１４５の出力Q2＝１で
あるため、Q2を入力の一つとする選択回路の
ANDゲート１３０，１３１出力が発生し、ORゲ
ート１３５，１３６を経てAND―OR選択回路１
３７，１３８に印加されるが、前述した如く
AND―OR選択回路１４０出力は０であるため、
選択回路１３７出力φF１、選択回路１３８出力
はφF２となつて駆動回路に印加され正逆転パル
スモータ１０６には周波数64Hzの修正用パルス
が印加されて、正転方向に回転を始める。一方、
第１の波形変換回路１０３出力の定常駆動パルス
φ１，φ２はORゲート１２２を介して定常駆動
パルス相当のパルスとして計数回路１１６の合成
回路の一部であるORゲート１５２、FF１４８の
リセツト端子に接続されており、選択回路１１０
のANDゲート１３０，１３１出力の修正用パル
スφF１，φF２、はORゲート１３４を介して修
正用パルス相当のパルスとして同様に計数回路の
合成回路の一部であるFFよりなる移相回路１４
７及びANDゲート１４９に接続されている。移
相回路１４７に印加された修正用パルス相当のパ
ルスφF１＋φF２は移相されてφF1′＋φF2′とな
り、FF１４８のセツト端子にORゲート１５５を
介して印加される。ここでスイツチS1投入時に修
正回路１１５のANDゲート１５４に発生したパ
ルスによりFF１４８出力のQ1＝１となつている
ため、カウンターには修正用パルス相当のパルス
φF１＋φF２が印加される。次に定常駆動パルス
相当のパルスφ１＋φ２がFF１４８のリセツト
端子に印加されるとQ4＝０となり、次の移相し
たφF1′＋φF2′によりQ1＝１にセツトされこの
間、修正用パルス相当のパルスφF１＋φF２は１
個通過が阻止される。したがつて定常駆動パルス
相当のパルスφ１＋φ２が発生した数だけ間引か
れた修正パルス相当のパルスに相当した合成され
た第２の計数用パルスがカウンターに印加される
ため、前述した如く、カウンター出力発生時には
実際は、単位時差修正パルス数Ｎと時差修正に要
した時間に発生した定常駆動パルス数Ｍとの和の
Ｍ＋Ｎの修正用パルスが駆動回路に印加され、同
時に定常駆動パルスに復帰する。よつて修正時間
を考慮した時差修正がなされたことになる。
ツチS1を入れると、修正回路１１５のORゲート
１４３から、セツトリセツトFF１４４を介して
Ｄ―FF１４５の出力Q2＝１となり、セツトリセ
ツトFF１４６の出力Q3＝０となる。修正直前の
駆動パルスはインバーター１２６に印加されてお
り、記憶回路１１２のFF１４１出力Q1＝０であ
り、AND―OR選択回路１４０は修正回路１１５
のFF１４６の出力Q3＝０のためその出力は０と
なる。また修正回路のFF１４５の出力Q2＝１で
あるため、Q2を入力の一つとする選択回路の
ANDゲート１３０，１３１出力が発生し、ORゲ
ート１３５，１３６を経てAND―OR選択回路１
３７，１３８に印加されるが、前述した如く
AND―OR選択回路１４０出力は０であるため、
選択回路１３７出力φF１、選択回路１３８出力
はφF２となつて駆動回路に印加され正逆転パル
スモータ１０６には周波数64Hzの修正用パルス
が印加されて、正転方向に回転を始める。一方、
第１の波形変換回路１０３出力の定常駆動パルス
φ１，φ２はORゲート１２２を介して定常駆動
パルス相当のパルスとして計数回路１１６の合成
回路の一部であるORゲート１５２、FF１４８の
リセツト端子に接続されており、選択回路１１０
のANDゲート１３０，１３１出力の修正用パル
スφF１，φF２、はORゲート１３４を介して修
正用パルス相当のパルスとして同様に計数回路の
合成回路の一部であるFFよりなる移相回路１４
７及びANDゲート１４９に接続されている。移
相回路１４７に印加された修正用パルス相当のパ
ルスφF１＋φF２は移相されてφF1′＋φF2′とな
り、FF１４８のセツト端子にORゲート１５５を
介して印加される。ここでスイツチS1投入時に修
正回路１１５のANDゲート１５４に発生したパ
ルスによりFF１４８出力のQ1＝１となつている
ため、カウンターには修正用パルス相当のパルス
φF１＋φF２が印加される。次に定常駆動パルス
相当のパルスφ１＋φ２がFF１４８のリセツト
端子に印加されるとQ4＝０となり、次の移相し
たφF1′＋φF2′によりQ1＝１にセツトされこの
間、修正用パルス相当のパルスφF１＋φF２は１
個通過が阻止される。したがつて定常駆動パルス
相当のパルスφ１＋φ２が発生した数だけ間引か
れた修正パルス相当のパルスに相当した合成され
た第２の計数用パルスがカウンターに印加される
ため、前述した如く、カウンター出力発生時には
実際は、単位時差修正パルス数Ｎと時差修正に要
した時間に発生した定常駆動パルス数Ｍとの和の
Ｍ＋Ｎの修正用パルスが駆動回路に印加され、同
時に定常駆動パルスに復帰する。よつて修正時間
を考慮した時差修正がなされたことになる。
次に逆転時差修正の場合は、逆転時差修正スイ
ツチS2を入れると、修正回路１１５のFF１４５
の出力Q2＝１、FF１４６の出力Q3＝１となり、
修正パルスと、バイアスパルスが選択回路出力と
して発生し、記憶回路１１２出力は１となり、正
転時とは逆に選択回路１３７出力はφF２、選択
回路１３８出力はφF１となり、定常駆動直後と
同相の修正用パルスが最初に印加される。高効率
な逆転を行うには修正用パルスの直前に修正用パ
ルスと逆相になるようにバイアスパルスφB１＋
φB２を印加する。計数回路の合成回路の一部で
あるORゲート１５２には、修正用パルス相当の
パルスが移相されたφF1′＋φF2′及び定常駆動パ
ルスに相当するパルスφ１＋φ２が印加され、加
え合せた合成された第２の計数用パルスがカウン
ターに印加されるため、カウンター出力発生時に
は、単位時差修正パルス数Ｎと時差修正に要した
時間に発生した定常駆動パルス数Ｍとの差Ｎ―Ｍ
の修正パルスが駆動回路に印加されたことにな
り、時差修正時間を補正した時差修正がなされ
る。
ツチS2を入れると、修正回路１１５のFF１４５
の出力Q2＝１、FF１４６の出力Q3＝１となり、
修正パルスと、バイアスパルスが選択回路出力と
して発生し、記憶回路１１２出力は１となり、正
転時とは逆に選択回路１３７出力はφF２、選択
回路１３８出力はφF１となり、定常駆動直後と
同相の修正用パルスが最初に印加される。高効率
な逆転を行うには修正用パルスの直前に修正用パ
ルスと逆相になるようにバイアスパルスφB１＋
φB２を印加する。計数回路の合成回路の一部で
あるORゲート１５２には、修正用パルス相当の
パルスが移相されたφF1′＋φF2′及び定常駆動パ
ルスに相当するパルスφ１＋φ２が印加され、加
え合せた合成された第２の計数用パルスがカウン
ターに印加されるため、カウンター出力発生時に
は、単位時差修正パルス数Ｎと時差修正に要した
時間に発生した定常駆動パルス数Ｍとの差Ｎ―Ｍ
の修正パルスが駆動回路に印加されたことにな
り、時差修正時間を補正した時差修正がなされ
る。
また本発明は従来の定方向回転パルスモーター
の静止角を小さくして30゜近傍に設定し、逆転を
可能にし、さらに駆動パルスの直前に逆相のパル
ス巾の狭いバイアスパルスを駆動コイルに印加し
て、逆転特性の良い正逆転パルスモーターを使用
することにより正転時差修正も逆転時差修正もま
つたく同じ様に行えるため純電気的な時差修正が
可能となつた。
の静止角を小さくして30゜近傍に設定し、逆転を
可能にし、さらに駆動パルスの直前に逆相のパル
ス巾の狭いバイアスパルスを駆動コイルに印加し
て、逆転特性の良い正逆転パルスモーターを使用
することにより正転時差修正も逆転時差修正もま
つたく同じ様に行えるため純電気的な時差修正が
可能となつた。
第５図に時差修正スイツチの他の実施例を示
す。第５図１は正転時差修正スイツチ２０１と逆
転時差修正スイツチ２０２を並列してボタン式と
したもので、第５図２は時差修正スイツチ２０３
と修正モード選択スイツチ２０４を直列に設けた
もので、モード選択スイツチ２０４はスライドス
イツチでも回転スイツチでも良く、リユーズを利
用しても良い。修正モード選択スイツチにより、
正転時差修正モードとは逆転時差修正モードを選
択して時差修正を行うものである。第５図３は１
つのスイツチで時差修正と修正モード選択を兼用
したものであり、スライド、又は回転して修正モ
ードを選択して、プツシユ又はプルにより時差修
正を行うもので、リユーズをそのまま利用するこ
ともできる。
す。第５図１は正転時差修正スイツチ２０１と逆
転時差修正スイツチ２０２を並列してボタン式と
したもので、第５図２は時差修正スイツチ２０３
と修正モード選択スイツチ２０４を直列に設けた
もので、モード選択スイツチ２０４はスライドス
イツチでも回転スイツチでも良く、リユーズを利
用しても良い。修正モード選択スイツチにより、
正転時差修正モードとは逆転時差修正モードを選
択して時差修正を行うものである。第５図３は１
つのスイツチで時差修正と修正モード選択を兼用
したものであり、スライド、又は回転して修正モ
ードを選択して、プツシユ又はプルにより時差修
正を行うもので、リユーズをそのまま利用するこ
ともできる。
以上に述べた如く、時差修正スイツチの操作に
より、駆動回路へは修正用パルスを印加し、計数
回路へは修正用パルス相当のパルスと定常駆動パ
ルス相当のパルスを重量印加することにより、修
正に要する時間の補正を含めた時差修正機能を有
する電子時計が実現しうる。
より、駆動回路へは修正用パルスを印加し、計数
回路へは修正用パルス相当のパルスと定常駆動パ
ルス相当のパルスを重量印加することにより、修
正に要する時間の補正を含めた時差修正機能を有
する電子時計が実現しうる。
第１図は本発明の一実施例を主要構成図、第２
図は本発明の具体的一実施例を示す回路図、第３
図は正転時差修正時の各部の波形図、第４図は逆
転時差修正時の各部の波形図、第５図１，２，３
は時差修正スイツチの実施例を示す説明図であ
る。 １０１…時間標準発振回路、１０３…第１の波
形変換回路、１０５…駆動回路、１０９…第２の
波形変換回路、１１４…逆転時差修正スイツチ、
１１５…修正回路、１１６…計数回路。
図は本発明の具体的一実施例を示す回路図、第３
図は正転時差修正時の各部の波形図、第４図は逆
転時差修正時の各部の波形図、第５図１，２，３
は時差修正スイツチの実施例を示す説明図であ
る。 １０１…時間標準発振回路、１０３…第１の波
形変換回路、１０５…駆動回路、１０９…第２の
波形変換回路、１１４…逆転時差修正スイツチ、
１１５…修正回路、１１６…計数回路。
Claims (1)
- １ 時間標準発振回路、定常駆動パルスを発生す
る第１の波形変換回路、前記定常駆動パルスより
高い周波数の修正用パルスを発生する第２の波形
変換回路、駆動回路、正逆転パルスモータ、表示
機構、計数回路、時差修正スイツチにより構成さ
れる電子時計において、定常時に第１の波形変換
回路出力の定常駆動パルスを前記駆動回路へ、時
差修正時には前記定常駆動パルス相当のパルスを
前記計数回路へ切換えて供給する切換回路と、時
差修正時に前記第２の波形変換回路出力の修正用
パルスを前記駆動回路へ、修正用パルス相当のパ
ルスを計数回路へ供給する選択回路とを具備し、
更に、計数回路は前記修正用パルス相当のパルス
を移相する移相回路と前記修正用パルス相当のパ
ルスを入力とし、前記定常駆動パルス相当のパル
スにより該修正用パルス相当のパルスの通過を禁
止し、該移相回路出力の移相された修正用パルス
相当のパルスにより禁止解除することにより、修
正用パルス相当のパルスを駆動パルス相当のパル
スを出力する第１のゲート回路と、前記移相され
た修正用パルス相当のパルスと定常駆動パルス相
当のパルスを加えて合せて合成した第２の計数用
パルスを出力する第２のゲート回路からなるパル
ス合成回路及び正転時差修正時に前記第１のゲー
ト回路出力である修正用パルス相当のパルスから
修正に要する時間に発生する駆動パルス相当のパ
ルス数を間引いた第１の計数用パルスを入力と
し、逆転時差修正時には前記第２のゲート回路出
力である移相された修正用パルス相当のパルスと
修正に要する時間に発生する定常駆動パルス相当
のパルス数を加え合せた第２の計数用パルスを入
力とする所定の時差修正パルス数と等しい歩進数
を有するカウンターとから構成され、前記時差修
正スイツチの正転時修正操作により前記駆動回路
へ修正用パルスが印加されると共に前記計数回路
の前記第１のゲート回路出力である前記第１の計
数用パルスか前記カウンターに印加され前記カウ
ンター出力により前記選択回路が制御されて修正
用パルスの前記駆動回路への供給を禁止すると共
に前記切換回路が制御され定常駆動状態に復帰
し、逆転時差修正操作により前記駆動回路へ修正
用パルスが印加されると共に、前記計数回路の前
記第２のゲート回路出力である前記第２の計数用
パルスが前記カウンターに印加され、前記カウン
ターの出力により前記選択回路が制御されて修正
用パルスの前記駆動回路への供給を禁止すると共
に前記切換回路が制御されて定常駆動状態に復帰
することにより修正に要する時間の補正を含めた
時差修正を行うことを特徴とする電子時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10509578A JPS5531934A (en) | 1978-08-29 | 1978-08-29 | Electronic watch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10509578A JPS5531934A (en) | 1978-08-29 | 1978-08-29 | Electronic watch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5531934A JPS5531934A (en) | 1980-03-06 |
| JPS6134633B2 true JPS6134633B2 (ja) | 1986-08-08 |
Family
ID=14398341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10509578A Granted JPS5531934A (en) | 1978-08-29 | 1978-08-29 | Electronic watch |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5531934A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4357693A (en) * | 1980-06-20 | 1982-11-02 | Timex Corporation | Electronic hour timesetting device for electronic analog timepiece |
-
1978
- 1978-08-29 JP JP10509578A patent/JPS5531934A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5531934A (en) | 1980-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4398832A (en) | Multifunction timepiece | |
| JPH0915350A (ja) | 電子時計 | |
| GB1590467A (en) | Electronic timepiece | |
| US4308607A (en) | Electronic timepiece | |
| JPH0237554B2 (ja) | ||
| JPS6134633B2 (ja) | ||
| JPS5945261B2 (ja) | デイジタル式周波数調整回路 | |
| JP3937026B2 (ja) | 指針式電子時計 | |
| US4505594A (en) | Multi-function analogue type watch | |
| GB2101775A (en) | Electronic timepiece | |
| JPS6037909B2 (ja) | 電子時計 | |
| JPH0441353Y2 (ja) | ||
| JPS5922191B2 (ja) | 電子時計 | |
| JPS6133149B2 (ja) | ||
| JP2601222B2 (ja) | アナログ電子時計 | |
| JPH0441352Y2 (ja) | ||
| JPH0233109B2 (ja) | ||
| JP2001188089A (ja) | 指針式時計 | |
| JPS6244382Y2 (ja) | ||
| JPH0516547Y2 (ja) | ||
| JPH04314Y2 (ja) | ||
| JPS6027390B2 (ja) | 指針式電子時計の早送り修正装置 | |
| JPS6260037B2 (ja) | ||
| JPS6122787B2 (ja) | ||
| JPS63747B2 (ja) |