JPS61292722A

JPS61292722A - デジタルスイツチ

Info

Publication number: JPS61292722A
Application number: JP60135779A
Authority: JP
Inventors: Takashi Tanba; 丹波　孝志; Keisuke Konishi; 圭介小西; Sueaki Honda; 本多　末明
Original assignee: Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1985-06-20
Filing date: 1985-06-20
Publication date: 1986-12-23
Anticipated expiration: 2009-03-09
Also published as: JPH0618026B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の分野］この発明は１表面板側に設定された操作スイッチにより
可逆プリセットカウンタを歩進させてデジタル表示する
デジタルスイッチに関するものである。

［従来技術とその問題点］従来、この種のデジタルスイッチは、表面板側に設定さ
れた操作スイッチにより可逆プリセットカウンタの設定
値を書き変えることができるように構成されており、こ
れらのデジタルスイッチを幅方向へ複数個互いに結合し
て複数桁の数値表示がなされる。

ところが、各デジタルスイッチからは１桁選択信号線と
、２進信号を出力する４本の信号線との最低５木の信号
線が必要であるから、ｎ桁の数値表示を行なわせようと
すれば、最低５ｎ本の信号線が必要となり、配線に広い
スペースを要し、装置全体が大形化するばかりでなく、
その配線作業がきわめて面倒でかつ作業能率の低下が著
“しかった。

［発明の目的］この発明は上記欠点を解消するためになされたもので、
配線スペースを火減させて、装置全体の小形化を達成す
るとともに、その配線作業を容易にしかつ作業能率の向
上を達成することができるデジタルスイッチを提供する
ことを目的としている。

［発明の構成と効果］この発明によるデジタルスイッチは、２進信号を出力す
るデータ信号線を互いに接続するための連結コネクタを
設けたことを特徴とする。

このように、デジタルスイッチに連結コネクタを設けて
、各デジタルスイッチの信号線を連結コネクタを介して
接続するようにしたから、各デジタルスイッチ間は１本
の桁選択信号線を接続すればよく、２進信号を出力する
データ信号線は最低桁の１つのデジタルスイッチにのみ
接続すればよい。

これによって、たとえば１０個のデジタルスイッチの場
合、最低１６本の信号線を接続すればよく、従来のよう
に５０本の信号線を接続することを要しない。

また、１００個のデジタルスイッチの場合、従来では５
００本の信号線を接続しなければならなかったけれども
、この発明にしたがえば、最低１０６本の信号線を接続
すればよい。

そのため、配線スペースを低減させて、装置全体の小形
化を図ることができるとともに、その配線作業を容易に
しかつ作業能率の向上を達成することができる。

〔実施例の説明］以下、この発明の実施例を図面にしたがって説明する。

第１図は、この発明によるデジタルスイッチの一例を示
し、図中、ｌはカバー、２はケースで、このケース２の
表面板２ａの中央部には、光学フィルタを設定した表示
窓３が形成され、この表示窓３からデジタル表示器４の
数値表示が視認される。

５は表示窓３の下部に設定された加算側押釦。

６は表示窓３の上部に設定された減算側押釦で、各押釦
５，６に対応させてメカスイッチ７．８が設定されてい
る。９．１０はプリント配線基板、１１は連結コネクタ
で、この連結コネクタ１１は２進信号を出力する４木の
信号線を互いに接続できるように構成されている。１２
は集積回路、１３はラッピング端子、１４は状態表示器
である。

第２図は上記デジタルスイッチの回路の一例を示し、図
中、１５は加減算可能な可逆プリセットカウンタで、こ
の可逆プリセットカウンタ１５の出力および信号状態は
、デジタル表示器４と状態表示器１４で表示される。１
６は各デジタル表示器４および状態表示器１４を駆動す
る表示駆動回路、エフはＣＰＵ３５からの信号を必要に
応じて出力および高抵抗の各状態に切り換える入出力回
路、１８は上記可逆プリセットカウンタ１５を加算もし
くは減算歩進させるパルス発生回路、１９は入出力制御
回路、２０は入力された信号の一部もしくは全部を保持
するラッチ回路、２１はリセット回路である。

上記リセット回路２１の一例を第３図に示す。

図において、２２はメカスイッチ５．６からの信号を受
けるアンド回路、２３はこのアンド回路２２からの出力
信号とクロック信号とを受けるナンド回路である。２４
はリセット信号を出力するオア回路、２５．２６．２７
はカウント回路を構成するフリップフロップ回路、２８
はアンド回路。

１００はインバータである。

第４図は押釦禁止回路１０１の一例を示す０図において
、２９は外部のＣＰＵ３５　（第１図参照）からの入力
禁止信号を受けるインバータ、３０はこのインバータ２
９からの出力信号とクロック信号とを受けてクロック信
号を出力するノア回路である。

上記デジタルスイッチ３１は１桁のデジタル表示のみを
行なうように構成されており、これらのデジタルスイッ
チ３１は、第５図に示すように幅方向へ複数個互いに結
合されて複数桁の数°値表示がなされる。

つぎに、上記構成の動作について説明する。

いま、第１図において、外部の制御機器に組み込まれた
ＣＰＵ３５からのデータ信号は、入出力回路１７を介し
て可逆プリセットカウンタ１５に書き込まれ、さらに表
示駆動回路１６を駆動して表面板２ａに配設されたデジ
タル表示器４に数値表示がなされる。

上記入出力回路１７は入出力制御回路１９のチップセレ
クト、書き込み、読み込みの各入力信号によって入力状
態となり、その入出力回路１７のデータ信号は上記書き
込み信号によって可逆プリセツｔカウンタ１５に入力さ
れるとともに、ラッチ回路２０に書き込まれて保持され
る。さらに、これらのデータ信号は表示部ｖＪ＠路１６
によってデジタル表示器４および状態表示器１４を駆動
表示する。

いま、減算側押釦５が押圧されると、メカスイッチ７が
オンし、パルス発生回路１８に加算命令を出し、このパ
ルス発生回路１８は可逆プリセットカウンタ１５に加算
動作を行なわせる。上記減算側押粕５に対する抑圧操作
がたとえば所定時間以下であるときには、１づつの加算
動作を可逆プリセットカウンタ１５に行なわせるが、押
圧されたままであると、可逆ブリ、セットカウンタ１５
は順次加算動作を継続する。

そして、この可逆プリセットカウンタ１５が９→０に加
算されたとき、上位桁に対して桁信号が出力される。上
位桁の可逆プリセットカウンタ１５はこれを受けて、そ
の可逆プリセットカウンタ１５にデータ信号を順次印加
して加算動作させる。

これに対し、加算側押釦６が押圧されると、メカスイッ
チ８がオンし、パルス発生回路１βに減算命令を出し、
このパルス発生回路１８は可逆プリセットカウンタ１５
に減算動作を行なわせる。

この減算動作は上記加算動作の場合と同様である。可逆
プリセットカウンタ１５が順次減算動作をｊ１続して、
０→９に減算されたとき、上位桁に対して減算桁信号が
出力される。

上記減算側押釦５，６が同時に押圧されると。

各メカスイッチ７．８からの信号がリセット回路２１に
印加され５可逆プリセツトカウンタ１５をゼロにリセッ
トする。さらに、押圧状態を継続すると、リセット回路
２１からリセットアウトに信号が出力され、可逆プリセ
ットカウンタ１５の全桁をゼロにリセットする。

つまり、減算側押釦５，６が同時に押圧されたとき、各
メカスイッチ７．８からの信号は、リセット回路２１を
構成する第３図に示したアンド回路２２に印加されて、
その出力がＨレベルとなり、この信号がオア回路２４を
介して可逆プリセットカウンタ１５に印加され、ゼロに
リセットする。

また、アンド回路２２の出力がＨレベルになると、ナン
ド回路２３が開かれて、このナンド回路２３に印加され
ているクロックパルスがそのままフリップフロップ２５
，２６．２７を順次動作させ、これらフリップフロップ
のＱ出力がすべてＨレベルとなった所定の時点でアンド
回路２８がＨレベルとなり、リセットアウト信号が出力
され、複数のデジタルスイッチ３１の全桁がゼロにリセ
ツトされる。上記メカスイッチ７．８からの信号が切れ
ると、フリップフロップ２５〜２７ｔｉ初期状態に戻る
。

上記のように外部のＣＰＵ３５からの入力禁止信号がＬ
レベルになると、減算側押釦５，６からの入力は禁止さ
れる。すなわち、入力禁止信号がＬレベルになると、第
４図におけるインバータ２９を介して印加された入力禁
止信号によって、ナ、ンド回路３０が閉じられ、クロッ
クパルスが可逆プリセットカウンタ１５に印加されなく
なる。この場合でも、ＣＰＵ３５からの書き込み、読み
出しは可能である。

上記構成のデジタルスイッチは、ＣＰＵ３５からのデー
タにより、可逆プリセットカウンタ１５の設定値の書き
変えが可能であるから、その設定値の書き変えがきわめ
て容易である。しかも、ＣＰＵ３５で書き込んだデータ
を表示器４により操作者が視認して、設定値と相違もし
くは変ってきたとき、そのたびごとに、押釦５，６で修
正もしくは変更ができ、変更後の設定値を可逆プリセッ
トカウンタ１５に読み取らせれば、ＣＰＵ３５のデータ
と設定値との偏差値の発生するおそれはない。

また、リセット回路２１により、リセット入力の時間差
もしくは組み合わせの相違により１桁の可逆プリセット
カウンタ１５をゼロにリセットするリセット信号と、他
の桁のデジタルスイッチ３１における可逆プリセットカ
ウンタ１５をゼロにリセットするリセット信号とを区別
して出力するようにしたから、押釦５，６を１づつ操作
することを必要としないで、全桁の可逆プリセットカウ
ンタ１５を同時にリセットすることができ、そのリセッ
ト操作がきわめて容易である。

しかも、従来は全桁−斉に設定値がリセットされたけれ
ども、このデジタルスイッチにおいては、・１桁づつの
リセットと、全桁−斉のリセットとを区別することが可
能であり、そのリセット操作が容易かつ多様である。

さらに、入力禁止回路により、外部の演算処理回路３５
等からの入力禁止信号が印加されたとさ１表面板２ａに
設定された押釦５，６から可逆プリセットカウンタ１５
への入力を禁止するようにしたから、外部のＣＰＵ３５
等からのデータの書き込み動作中に、押釦５，６で可逆
プリセットカウンタ１５の設定値が誤操作により変更さ
れるおそれはない。

上記構成のデジタルスイッチ３１は□、第５図に示すよ
うに、幅方向へ複数個互いに結合してｎ桁の数値表示が
なされる。しかも、各デジタルスイッチ３１　（３１ａ
、３１ｂ、・・・３１ｎ）は連結コネクタ１１によって
２進信号を出力する４本の信号線が互いに内部接続され
ているから、これらの各デジタルスイッチ３１とＣＰＵ
３５とは、１本の桁選択信号線２０３のみを結線すれば
よく、２進信号を出力する４木の信号線１０４は最低桁
の１つのデジタルスイッチ３１ａにのみ結線すればよい
。

これによって、たとえば１０個のデジタルスイッチ１０
の場合、最低１６本の信号線を接続すればよく、従来の
ように５０本の信号線を接続することを要しない。

また、１００（１１のデジタルスイッチの場合、従来で
は５００本の信号線を接続しなければならなかったけれ
ども、このデジタルスイッチにしたがえば、最低１０６
本の信号線を接続すればよい。

上記実施例において、２進信号を出力する４本の信号線
１０４は最低桁の１つのデジタルスイッチ３１ａにのみ
結線すればよいが、その場合第５図における右側に配設
されたエンドプレート３４に、第６図（ａ）、（ｂ）に
示すような連結コネクタ１０５を設けて、この連結コネ
クタ１０５と最低桁のデジタルスイッチ３１ａの連結コ
ネクタ１１とを接続し、２進信号を出力する４木のデー
タ信号線はエンドプレート３４のラッピング端子１０６
に接続すればよい。

さらに、第５図における右側に配設されたエンドプレー
ト３４に替えて、第７図に示すような左側に配設された
エンドプレート３３に連結コネクタ１０７を設けて、こ
の連結コネクタ１０７と最高桁のデジタルスイッチ３１
ｎの連結コネクタ１１とを接続し、２進信号を出力する
４本のデータ信号線はエンドプレート３３のラッピング
端子１０８に接続してもよい。

また、第８図に示すように、互いに隣接するデジタルス
イッチ３１．３１を所定間隔に保持するスペースユニッ
ト３２が介挿されている場合には、そのスペースユニッ
ト３２に第９図に示すような連結コネクタ１０９を設け
て、この連結コネクタ１０９と、これに隣接するデジタ
ルスイッチ３１の各連結コネクタ１１とを接続すること
ができる。なお、１１０はこのスペースユニット３２の
ラッピング端子である。

上記実施例において、押釦５，６とメカスイッチ７．８
に代えて、第１０図に示すように、指の接触を検知する
検知回路３６を設けて、その接触部３７．３８をケース
２の表面板２ａに設定してもよい、このタッチ式のブロ
ック回路の他の構成部分については、第２図について説
明したものと同様であるから、その詳しい説明を省略す
る。

また、第１１図において、切換回路１１２に桁選択信号
が印加されると、スイッチ機構部１１１のデータが出力
状態にされるとともに、桁選択信号が印加されないと、
上記切換回路１１２は高出力状態となり、外部回路を他
の桁に空けわたす。

上記実施例においては、可逆プリセットカウンタ１５を
ＣＰＵ３５等からのデータ信号で書き変えるようにした
けれども、この発明においては、表面板２ａ側に設定さ
れた操作スイッチにより、可逆プリセットカウンタ１５
を歩進させるのみの構成であってもよい。

【図面の簡単な説明】

第１図はこの発明によるデジタルスイッチの一例を示す
平断面図、第２図はこのデジタルスイッチの一例を示す
回路図、第３図はこのデジタルスイッチ回路におけるリ
セット回路の一例を示すブロック図、第４図はこのデジ
タルスイッチ回路における入力禁止回路の一例を示すブ
ロック図、第５図はこのデジタルスイッチの使用の一例
を示す概略的な結線図、第６図（＆）、（ｂ）は第５図
の右側に配設されたエンドプレートの平断面図および同
側断面図、第７図は第５図の左側に配設されたエンドプ
レートの側断面図、第８図は上記デジタルスイッチの使
用の他の例を示す正面図、第９図（Ｌ）、Ｃｂ＞は第８
図の中央部に配設されたスペースユニットの平断面図お
よび同側断面図、第１Ｏ図はこの発明によるデジタルス
イッチの他の例を示す回路図、第１１図は入出力回路の
一例を示す回路図である。２ａ・・・表面板、４，１４・・・表示器、５，６・・
・押釦、７，８・・・メカスイッチ、１１，１０５，１
０７．１０９・・・連結コネクタ、１３，１０６．ｔ。８．１１０・・・ラッピング端子、１５・・・可逆“プ
リセットカウンタ、１６・・・表示駆動回路、１８・・
・パルス発生回路、３３．３４・・・エンドプレート、
３６・・・検知回路、３７．３８・・・接触部。第６図第７図第８図第９図Ｉ山

Claims

【特許請求の範囲】

（１）加減算可能な可逆プリセットカウンタと、この可
逆プリセットカウンタの出力および信号状態を表示する
表示器と、この表示器を駆動する表示駆動回路と、表面
板側に設定された操作スイッチにより上記可逆プリセッ
トカウンタを歩進させるパルス発生回路とを具備したデ
ジタルスイッチにおいて、２進信号を出力するデータ信
号線を互いに接続するための連結コネクタを設けたこと
を特徴とするデジタルスイッチ。
（２）連結コネクタを介して複数個のデジタルスイッチ
を幅方向へ互いに電気的に接続するとともに、両端のデ
ジタルスイッチに結合されるエンドプレートのうちの一
方にデジタルスイッチの連結コネクタに接続される連結
コネクタとラッピング端子とを設定し、上記エンドプレ
ートのラッピング端子を介して２進信号を出力するデー
タ信号線を接続してなる特許請求の範囲第１項記載のデ
ジタルスイッチ。
（３）連結コネクタを介して複数個のデジタルスイッチ
を幅方向へ互いに電気的に接続するとともに、互いに隣
接するデジタルスイッチを所定間隔に保持するスペース
ユニットを介挿し、隣接するデジタルスイッチのうちの
少なくとも一方のデジタルスイッチの連結コネクタに接
続される連結コネクタを上記スペースユニットに設定し
てなる特許請求の範囲第１項または第２項記載のデジタ
ルスイッチ。
（４）演算処理回路等からの信号線を必要に応じて出力
および高抵抗の各状態に切り換える入出力回路と、演算
処理回路等からのデータ信号を可逆プリセットカウンタ
に入力させるための制御信号を上記入出力回路に印加す
る入出力制御回路とを具備してなる特許請求の範囲第１
項、第２項または第３項記載のデジタルスイッチ。