JPS61292495A - 多元交換方式 - Google Patents
多元交換方式Info
- Publication number
- JPS61292495A JPS61292495A JP12056985A JP12056985A JPS61292495A JP S61292495 A JPS61292495 A JP S61292495A JP 12056985 A JP12056985 A JP 12056985A JP 12056985 A JP12056985 A JP 12056985A JP S61292495 A JPS61292495 A JP S61292495A
- Authority
- JP
- Japan
- Prior art keywords
- speed
- low
- time
- switch
- low speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目 次〕
概要
産業上の利用分野
従来の技術
発明が解決しようとする問題点
問題点を解決するための手段（第１図）作用
実施例
発明の効果
〔概 要〕
時分割交換システムにおいて、高速通話路網の両端に低
速時間スイッ、チを設け、低速時間スイッチにより低速
呼のデータを高速フレームの各々の同一位相上に並べ換
え乏ことにより、高速通話路網内での各高速フレームの
同一チャネルを異なるＮ［の低速呼のデータで共用する
ようにして呼損率の増大および処理効果の低下を軽減し
たもの。
速時間スイッ、チを設け、低速時間スイッチにより低速
呼のデータを高速フレームの各々の同一位相上に並べ換
え乏ことにより、高速通話路網内での各高速フレームの
同一チャネルを異なるＮ［の低速呼のデータで共用する
ようにして呼損率の増大および処理効果の低下を軽減し
たもの。
本発明は低速呼と、そのＮ倍の転送速度を要する高速呼
とを対数とする多元交換方式に係り、特に高速フレーム
単位に動作する高速通話路と低速 □フレーム単位に動
作する低速時間スイッチを組合せて構成する交換方式に
関する。
とを対数とする多元交換方式に係り、特に高速フレーム
単位に動作する高速通話路と低速 □フレーム単位に動
作する低速時間スイッチを組合せて構成する交換方式に
関する。
以下の記述において、ＦＭは高速フレーム、Ｆｔはその
時間長がＦ、のＮ倍（Ｎは正の整数）の低速フレーム、
ＴＬは低速時間スイッチ、ＳＬは低速空間スイッチ、Ｔ
、は高速時間スイッチ、ＳＨは高速空間スイッチを表わ
す。
時間長がＦ、のＮ倍（Ｎは正の整数）の低速フレーム、
ＴＬは低速時間スイッチ、ＳＬは低速空間スイッチ、Ｔ
、は高速時間スイッチ、ＳＨは高速空間スイッチを表わ
す。
低速呼と高速呼を共に扱う多元交換方式どして、従来は
Ｆ、Ｌ単位でデータを交換するＴＬ−３Ｌ−ＴＬ構成の
低速通話路と、ＦＭ単位でデータを交換するＴＨＳＨＴ
Ｈ構成の高速通話路のいずれかを用いていた。・ （発明が解決しようとする問題点〕 上記従来構成の問題点を第６図および第７図によって説
明する。
Ｆ、Ｌ単位でデータを交換するＴＬ−３Ｌ−ＴＬ構成の
低速通話路と、ＦＭ単位でデータを交換するＴＨＳＨＴ
Ｈ構成の高速通話路のいずれかを用いていた。・ （発明が解決しようとする問題点〕 上記従来構成の問題点を第６図および第７図によって説
明する。
第６図は従来のＴＬ−８Ｌ−ＴＬ構成の問題点を示す図
である。第６図（ａｌにおいて、ハイウェイ上の各タイ
ムスロットＴＳのデータは、ＦｔＬ単位スイッチングさ
れ、各フレームＦＬには多数のタイムスロットＴＳが含
まれる。低速呼のデータＡ、Ｂ、Ｃはそれぞれ各低速フ
レームＦＬ内の１つのタイムスロットを用いて伝送され
る。これに対し、高速呼のデータは各Ｆｔ、内の複数の
タイムスロット（図においては斜線で示す４個）を用い
て伝送される。こうして、高速呼（図においては低速呼
の４倍の速度）のデータでも低速通話路にて転送可能で
ある。
である。第６図（ａｌにおいて、ハイウェイ上の各タイ
ムスロットＴＳのデータは、ＦｔＬ単位スイッチングさ
れ、各フレームＦＬには多数のタイムスロットＴＳが含
まれる。低速呼のデータＡ、Ｂ、Ｃはそれぞれ各低速フ
レームＦＬ内の１つのタイムスロットを用いて伝送され
る。これに対し、高速呼のデータは各Ｆｔ、内の複数の
タイムスロット（図においては斜線で示す４個）を用い
て伝送される。こうして、高速呼（図においては低速呼
の４倍の速度）のデータでも低速通話路にて転送可能で
ある。
しかしながら、第６図（ｂ）に示すように、ＴＬ−３Ｌ
ＴＬ構成ではＳＬで異なるハイウェイ上の情報を交
換する際に、ＳＬへ情報を入力する１次リンクと、ＳＬ
から情報を出力する２次リンク上に同一位相の空きを見
つける必要がある。低速呼は、ＦＬ内に１つの同−位相
空きタイムスロットが存在すれば接続可能となるが、高
速呼は複数の同−位相空きタイムスロット（第６図（ａ
ｌの例では４つ）が存在しなければ接続できず通話路内
呼損となる。第６図ｆｂｌでは３つの同−位相空きタイ
ムスロットが存在するがＩＦＬ内に４以上のタイムスロ
ットを要する高速呼は呼損となる。このように、ＴＬ
Ｓｔ Ｔｔ構成では、高速呼の内部呼損率が低速呼
に比べ大きく、再呼の接続品質が著しくばらつく。
ＴＬ構成ではＳＬで異なるハイウェイ上の情報を交
換する際に、ＳＬへ情報を入力する１次リンクと、ＳＬ
から情報を出力する２次リンク上に同一位相の空きを見
つける必要がある。低速呼は、ＦＬ内に１つの同−位相
空きタイムスロットが存在すれば接続可能となるが、高
速呼は複数の同−位相空きタイムスロット（第６図（ａ
ｌの例では４つ）が存在しなければ接続できず通話路内
呼損となる。第６図ｆｂｌでは３つの同−位相空きタイ
ムスロットが存在するがＩＦＬ内に４以上のタイムスロ
ットを要する高速呼は呼損となる。このように、ＴＬ
Ｓｔ Ｔｔ構成では、高速呼の内部呼損率が低速呼
に比べ大きく、再呼の接続品質が著しくばらつく。
さらに、高速呼のデータが各ＦＬ内の複数のタイムスロ
ットを用いて伝送されるが、交換機内でタイムスロット
の位相変換を行う場合、高速呼のデータについては、タ
イムスロ・ノドの順序を保持しなければならないので制
御が複雑になるという問題点もある。
ットを用いて伝送されるが、交換機内でタイムスロット
の位相変換を行う場合、高速呼のデータについては、タ
イムスロ・ノドの順序を保持しなければならないので制
御が複雑になるという問題点もある。
第７図は従来の’ｒＭ−３．−ＴＨ構成の問題点を示す
図である。第７図において、ノ１イウエイ上の各タイム
スロットＴＳのデータは高速フレームＦＭ単位にスイッ
チングされる。この場合、複数（図においては４個）の
高速フレームＦ、で１低速フレームＦＬが構成される。
図である。第７図において、ノ１イウエイ上の各タイム
スロットＴＳのデータは高速フレームＦＭ単位にスイッ
チングされる。この場合、複数（図においては４個）の
高速フレームＦ、で１低速フレームＦＬが構成される。
各高速フレームＦ）ｌの同一タイムスロット（同一位相
）には斜線で示す高連呼のデータが挿入されている。高
速フレームＦ、１単位でスイッチングされる場合、低速
データが入力される周期ＦＬ期間中に交換処理される呼
数を考えると、Ｔｅｌの内容はＦ、１周期で更新される
為、データＡの情報は同じ内容をＦＬ期間中にくり返し
交換処理されることになる。つまり、図に示す低速呼デ
ータＡと同一位相のタイムスロットＴＳＩ、ＴＳ２．Ｔ
Ｓ３はデータＡに占有されデータＡ以外は使用できず、
低速呼の呼量が多くなるにつれてＦＬ期間中に処理可能
な呼数が急激に少なくなるという問題点がある。
）には斜線で示す高連呼のデータが挿入されている。高
速フレームＦ、１単位でスイッチングされる場合、低速
データが入力される周期ＦＬ期間中に交換処理される呼
数を考えると、Ｔｅｌの内容はＦ、１周期で更新される
為、データＡの情報は同じ内容をＦＬ期間中にくり返し
交換処理されることになる。つまり、図に示す低速呼デ
ータＡと同一位相のタイムスロットＴＳＩ、ＴＳ２．Ｔ
Ｓ３はデータＡに占有されデータＡ以外は使用できず、
低速呼の呼量が多くなるにつれてＦＬ期間中に処理可能
な呼数が急激に少なくなるという問題点がある。
Ｃ問題点を解決するための手段〕
第１図に本発明の原理ブロック図を示す。同図において
、本発明による多元交換方式は低速呼と、そのＮ倍の転
送速度を要するす高連呼とを対象としており、高速フレ
ームＦ、単位に動作するＴ。
、本発明による多元交換方式は低速呼と、そのＮ倍の転
送速度を要するす高連呼とを対象としており、高速フレ
ームＦ、単位に動作するＴ。
−３Ｈ−ＴＨ構成の高速通話路の両端に、ＦＭの時間長
のＮ倍のＦＬ単位に動作するＴＬを設けてＴｔ−ＴＨ３
Ｍ−ＴＨＴＬ構成の交換機としている。それぞれのスイ
ッチは対応する制御メモ’Ｊ ＳＣＭＬ 、ｓｃＭＨ＋
ＨＣＭＨＩｓｃＭＮ ＩＳＣＭＬにより制御されるよう
になっている。入力側のＴＬによって、各ＦＬに含まれ
るＦ８のＮ倍の時間内にある低速呼の異なるＮ個のタイ
ムスロットをＦＬ４長の間隔ごとに周期的に存在するよ
うに位相変換する。
のＮ倍のＦＬ単位に動作するＴＬを設けてＴｔ−ＴＨ３
Ｍ−ＴＨＴＬ構成の交換機としている。それぞれのスイ
ッチは対応する制御メモ’Ｊ ＳＣＭＬ 、ｓｃＭＨ＋
ＨＣＭＨＩｓｃＭＮ ＩＳＣＭＬにより制御されるよう
になっている。入力側のＴＬによって、各ＦＬに含まれ
るＦ８のＮ倍の時間内にある低速呼の異なるＮ個のタイ
ムスロットをＦＬ４長の間隔ごとに周期的に存在するよ
うに位相変換する。
ＴＮ ＳＯＴＨ構成の高速通話路によって、対応する
制御メモリＳＣＭ、ｌ、 ＨＣＭＨｌＳＣＭＮからの接
続要求に応じて高速フレームＦ）１単位にタイムスロッ
トの位相変換を行う。出力側のＴＬによって、対応する
制御メモリＳＣＭＬからの接続要求に応じてＦＬ単位に
低速呼のタイムスロットを位相変換する。
制御メモリＳＣＭ、ｌ、 ＨＣＭＨｌＳＣＭＮからの接
続要求に応じて高速フレームＦ）１単位にタイムスロッ
トの位相変換を行う。出力側のＴＬによって、対応する
制御メモリＳＣＭＬからの接続要求に応じてＦＬ単位に
低速呼のタイムスロットを位相変換する。
ＴＬ ＴＨ５Ｎ−Ｔｌｌ−ＴＬ構成の交換機としたこ
とにより、入力側のＴＬにて低速呼のデータをＦＬ単位
に同一位相上に位相変換して高速呼データと同等に扱う
ことが可能となり高速フレーム中の１つのタイムスロッ
トを複数の異なる低速呼や１つの高速呼で共用できる。
とにより、入力側のＴＬにて低速呼のデータをＦＬ単位
に同一位相上に位相変換して高速呼データと同等に扱う
ことが可能となり高速フレーム中の１つのタイムスロッ
トを複数の異なる低速呼や１つの高速呼で共用できる。
第２図は本発明の実施例による多元交換方式を示すブロ
ック図である。第２図において、ＴＤＳＷは本発明の実
施例による多元時分割交換機であり、空間スイッチＳＨ
３の入力端には２組の時間スイ・７チＴＬ１−７Ｍ２構
成とＴＬ４ ＴＨ５構成とが接続されており、出力側
には同じく２組の時間スイッチＴ、６−ＴＬ７構成とＴ
Ｈ８ＴＬ９構成とが接続されている。各時間スイッチＴ
）ｌおよび空間スイッチＳＨは対応する制御メモリＳＣ
Ｍ、ＨＣＨにより制御される。制御メモリＳＣＭ 、
ＨＣＭはＳＰババス０を介して制御装置（Ｃｃ）１１に
接続されている。制御装置（ＣＣ）１１には加入者情報
を蓄積する共通メモリ１２が接続されている。
ック図である。第２図において、ＴＤＳＷは本発明の実
施例による多元時分割交換機であり、空間スイッチＳＨ
３の入力端には２組の時間スイ・７チＴＬ１−７Ｍ２構
成とＴＬ４ ＴＨ５構成とが接続されており、出力側
には同じく２組の時間スイッチＴ、６−ＴＬ７構成とＴ
Ｈ８ＴＬ９構成とが接続されている。各時間スイッチＴ
）ｌおよび空間スイッチＳＨは対応する制御メモリＳＣ
Ｍ、ＨＣＨにより制御される。制御メモリＳＣＭ 、
ＨＣＭはＳＰババス０を介して制御装置（Ｃｃ）１１に
接続されている。制御装置（ＣＣ）１１には加入者情報
を蓄積する共通メモリ１２が接続されている。
動画チを扱う高速端末ＴＩおよび低速端末Ｔ２からのデ
ータは、集線スイッチＬＣＳＷ １により時分割多重化
されてハイウェイ）ｆＷｌに送出される。
ータは、集線スイッチＬＣＳＷ １により時分割多重化
されてハイウェイ）ｆＷｌに送出される。
端末Ｔ２は高速ファクシミリ端末であってもよい。
同様に端末Ｔ３およびＴ４からのデータは集線スイッチ
ＬＣ５Ｗ ２により時分割多重化されてハイウェイＨＷ
２に送出される。低速端末としては通常の電話端末やパ
ソコン等がある。
ＬＣ５Ｗ ２により時分割多重化されてハイウェイＨＷ
２に送出される。低速端末としては通常の電話端末やパ
ソコン等がある。
空間スイッチＳ、３はＴＬＩ−Ｔ）１２構成およびＴＬ
４ Ｔｌ１５構成の時間スイッチの出力のいずれかを
Ｔｏ６ Ｔｔ７構成およびＴＨ８−ＴＬ９構成の時間
スイッチの入力のいずれかに接続されるものである。第
２図に示した多元時分割交換機ＴＤＳ−の基本構成は第
１図の原理ブロック図と実質的に同等なので、以下の動
作説明では第１図の原理ブロック図について行なう。５ 第３図は本発明の一実施例の説明のためのタイムチャー
トである。第３図（ａ）は第１図に示した入力ハイウエ
イＨＷｉ上のフレームフォーマット、第３図（ｂ）は入
力側ＴＬの出力データ（１次）のフレームフォーマット
、第３図（Ｃ）は入力側Ｔ、の出力側Ｔ、の出力データ
（２次）のフレームフォーマット、第３図（ｄ）はＳＮ
の出力データ（３次）のフレームフォーマット、第３図
（ｅ）は出力側’ｒ ｏ ノ出力データ（４次）のフレ
ームフォーマント、第３図（ｆｌは出力側ＴＬの出力デ
ータのフレームフォーマットをそれぞれ示す。
４ Ｔｌ１５構成の時間スイッチの出力のいずれかを
Ｔｏ６ Ｔｔ７構成およびＴＨ８−ＴＬ９構成の時間
スイッチの入力のいずれかに接続されるものである。第
２図に示した多元時分割交換機ＴＤＳ−の基本構成は第
１図の原理ブロック図と実質的に同等なので、以下の動
作説明では第１図の原理ブロック図について行なう。５ 第３図は本発明の一実施例の説明のためのタイムチャー
トである。第３図（ａ）は第１図に示した入力ハイウエ
イＨＷｉ上のフレームフォーマット、第３図（ｂ）は入
力側ＴＬの出力データ（１次）のフレームフォーマット
、第３図（Ｃ）は入力側Ｔ、の出力側Ｔ、の出力データ
（２次）のフレームフォーマット、第３図（ｄ）はＳＮ
の出力データ（３次）のフレームフォーマット、第３図
（ｅ）は出力側’ｒ ｏ ノ出力データ（４次）のフレ
ームフォーマント、第３図（ｆｌは出力側ＴＬの出力デ
ータのフレームフォーマットをそれぞれ示す。
ＦＨの時間長のＮ倍（Ｎは正の整数）がＦＬとなってい
る。
る。
第３図（ａ）に示すように、人力ハイウエイＨＷｉ上で
、高速呼は斜線のタイムスロットで示す如く、Ｆ、単位
に周期的に同一位相上に現われ、低速呼はＡ−Ｄで示す
如く、Ｆｔ単位に周期的に同一位相上に現われる。すな
わち、低速呼のデータＡ〜Ｄの各々はＦＬ内の任意の１
タイムスロツトを用いて伝送され、連続するＦＬ内の同
一タイムスロット上に現われる。
、高速呼は斜線のタイムスロットで示す如く、Ｆ、単位
に周期的に同一位相上に現われ、低速呼はＡ−Ｄで示す
如く、Ｆｔ単位に周期的に同一位相上に現われる。すな
わち、低速呼のデータＡ〜Ｄの各々はＦＬ内の任意の１
タイムスロツトを用いて伝送され、連続するＦＬ内の同
一タイムスロット上に現われる。
第３回出）に示す如く、大刀側のＴＬによって、これら
の低速呼のデータはＦ、内の同一位相上に存在するよう
に位相変換される。図においては、低速呼のデータＡ−
Ｄは異なるＦ、内で同一位相上に配置されている。低速
呼のデータがＮ個（図においては４個）より多い場合は
、異なるＦＨ内の他の空いているタイムスロ・ノドに位
相変換すればよい。こうして、１つのＦＬ内におけるす
べてのＦ、の同一位相上に異なる低速呼データを配置す
ることができる。
の低速呼のデータはＦ、内の同一位相上に存在するよう
に位相変換される。図においては、低速呼のデータＡ−
Ｄは異なるＦ、内で同一位相上に配置されている。低速
呼のデータがＮ個（図においては４個）より多い場合は
、異なるＦＨ内の他の空いているタイムスロ・ノドに位
相変換すればよい。こうして、１つのＦＬ内におけるす
べてのＦ、の同一位相上に異なる低速呼データを配置す
ることができる。
次いで、第３図（Ｃ１〜（ｅ）に示す如く、低速呼のデ
ータの存在を意識することなく、通常の高速呼のスイッ
チングがＦＭ単位で行われる。すなわち、２次リンクの
Ｆ、の同一タイムスロットが、あるＦＨでは低速呼デー
タＡ用に、次のＦ、では低速呼データＢ用に、更に次の
ＦイではＣ用に、といった具合に共用されることになる
。こうして、対応する制御メモリＳＣＭＮ、 ＨＣＭＨ
、ＳＣＭＨからの接続要求に応じて高速呼のスイッチン
グが行われ、例えば第３図（ｅ）に示す如く、低速呼の
データＡ〜ＤはＦ、の最後のタイムスロットに、高連呼
のデータはＦ、の先頭タイムスロットに配置される。
ータの存在を意識することなく、通常の高速呼のスイッ
チングがＦＭ単位で行われる。すなわち、２次リンクの
Ｆ、の同一タイムスロットが、あるＦＨでは低速呼デー
タＡ用に、次のＦ、では低速呼データＢ用に、更に次の
ＦイではＣ用に、といった具合に共用されることになる
。こうして、対応する制御メモリＳＣＭＮ、 ＨＣＭＨ
、ＳＣＭＨからの接続要求に応じて高速呼のスイッチン
グが行われ、例えば第３図（ｅ）に示す如く、低速呼の
データＡ〜ＤはＦ、の最後のタイムスロットに、高連呼
のデータはＦ、の先頭タイムスロットに配置される。
次いで、出力側ＴＬによって、対応する制御メモリＳＣ
ＭＬからの接続要求に応じて、低速フレームＦｔ単位に
低速呼のタイムスロットを位相変換し、例えば第３図＜
ｒ＞に示す如く、低速呼の各データを要求されたタイム
スロット上に配置させる。
ＭＬからの接続要求に応じて、低速フレームＦｔ単位に
低速呼のタイムスロットを位相変換し、例えば第３図＜
ｒ＞に示す如く、低速呼の各データを要求されたタイム
スロット上に配置させる。
第４図は本発明の一実施例の効果を示す図である。第４
図において、Ｆ、間に高速呼が１６多重されるＴＨ−８
Ｈ−ＴＨ構成に、ＦＬ間に低速呼が２５６多重されるＴ
Ｌを増設した場合の実施例で扱える呼量を低速呼換算で
示しである。この場合、高連呼と低速呼の速度比ＮはＮ
＝１６である。図から明らかなように、本実施例ではＦ
Ｌ内における低速呼の全タイムスロットに対する呼量比
が増大しても処理呼量は２５６と一定であるが、従来例
の如＜ＴＬを増設しない場合には低速呼の呼量比が大き
くなるにつれて扱える呼量は低下する。従って、ＴＬを
増設したことによる効果は極めて大である。
図において、Ｆ、間に高速呼が１６多重されるＴＨ−８
Ｈ−ＴＨ構成に、ＦＬ間に低速呼が２５６多重されるＴ
Ｌを増設した場合の実施例で扱える呼量を低速呼換算で
示しである。この場合、高連呼と低速呼の速度比ＮはＮ
＝１６である。図から明らかなように、本実施例ではＦ
Ｌ内における低速呼の全タイムスロットに対する呼量比
が増大しても処理呼量は２５６と一定であるが、従来例
の如＜ＴＬを増設しない場合には低速呼の呼量比が大き
くなるにつれて扱える呼量は低下する。従って、ＴＬを
増設したことによる効果は極めて大である。
以上の説明ではＦＬを固定長としたが、制御メモリＳＣ
１’ｊＬによってＦｔを可変にしても本発明の範囲に含
まれる。この場合、第２図に示した制御装置（ＣＣ）１
は共通メモリ２に蓄積されている。
１’ｊＬによってＦｔを可変にしても本発明の範囲に含
まれる。この場合、第２図に示した制御装置（ＣＣ）１
は共通メモリ２に蓄積されている。
加入者数等の交換機の負荷の状況に応じてＳＣＭＬを制
御することにより、ＦＬ時間長をＦＬ＝Ｆ。
御することにより、ＦＬ時間長をＦＬ＝Ｆ。
Ｘｎ（ｎ ”２＋４ 、・・・、Ｎ）と可変制御する。
これにより低速呼を可変速度として処理することが可能
になる。
になる。
例えば、交換機の負荷が軽いときは、第５図＜ａ）に示
すように、ｎを小さくして（図においてはｎ＝２）低速
呼の速度を高速呼の速度とほぼ同じにして交換動作を行
わせる。また、交換機の負荷が重い時は、第５図（ｂｌ
に示すように、ｎを大きくして（図においてはｎ＝６）
低速呼の多重度を上げてより多くの呼を処理できるよう
にする。
すように、ｎを小さくして（図においてはｎ＝２）低速
呼の速度を高速呼の速度とほぼ同じにして交換動作を行
わせる。また、交換機の負荷が重い時は、第５図（ｂｌ
に示すように、ｎを大きくして（図においてはｎ＝６）
低速呼の多重度を上げてより多くの呼を処理できるよう
にする。
以上の説明から明らかなように、本発明によれば、Ｔ１
４ ５ｌｌ−ＴＨ構成の高速通話路の両端にＴＬを増設
したことにより、多元時分割交換方式において、制御の
複雑化をもたらすことなく呼損率の低下を実現でき、か
つ低速呼の呼数が増大しても処理可能な呼数が減少する
ことはなくなる。
４ ５ｌｌ−ＴＨ構成の高速通話路の両端にＴＬを増設
したことにより、多元時分割交換方式において、制御の
複雑化をもたらすことなく呼損率の低下を実現でき、か
つ低速呼の呼数が増大しても処理可能な呼数が減少する
ことはなくなる。
更に交換機の負荷の状況に応じて低速フンーム長を可変
にできるので、低速呼と高速呼を効率よくスイッチング
できる。
にできるので、低速呼と高速呼を効率よくスイッチング
できる。
第１図は本発明の原理ブロック図、
第２図は本発明の一実施例による多元交換方式を示すブ
ロック図、 第３図は本発明の一実施例の説明のためのタイムチャー
ト、 第４図は本発明の一実施例の効果を示す図、第５図は本
発明の他の実施例の説明のためのタイムチャート、そし
て 第６図および第７図は従来の構成の問題点を説明するた
めの図である。 ＦＬ・・・低速フレーム、 Ｆ工・・・高速フレーム、
Ｔ、・・・高速時間スイッチ、 Ｓ、・・・高速空間スイッチ、 ＴＬ・・・低速時間スイッチ、 ＴＤＳ讐・・・多元時分割交換機。
ロック図、 第３図は本発明の一実施例の説明のためのタイムチャー
ト、 第４図は本発明の一実施例の効果を示す図、第５図は本
発明の他の実施例の説明のためのタイムチャート、そし
て 第６図および第７図は従来の構成の問題点を説明するた
めの図である。 ＦＬ・・・低速フレーム、 Ｆ工・・・高速フレーム、
Ｔ、・・・高速時間スイッチ、 Ｓ、・・・高速空間スイッチ、 ＴＬ・・・低速時間スイッチ、 ＴＤＳ讐・・・多元時分割交換機。
Claims (1)
- 【特許請求の範囲】 １ 低速呼と、そのＮ倍の転送速度を要する高速呼とを
対象とし、高速呼フレーム単位に動作する高速時間スイ
ッチ−高速空間スイッチ−高速時間スイッチ構成の高速
通話路に、該高速フレームの時間長のＮ倍の低速フレー
ム単位に動作する低速時間スイッチを該高速通話路の両
端に設けて低速時間スイッチ−高速時間スイッチ−高速
空間スイッチ−高速時間スイッチ−低速時間スイッチ構
成の交換機とし、 各スイッチは対応する制御メモリにより制御されるよう
になっており、入力側の低速時間スイッチによって、各
低速フレームに含まれる高速フレームのＮ倍の時間内に
ある低速呼の異なるＮ個のタイムスロットを高速フレー
ム長の間隔ごとに周期的に存在するように位相変換し 該高速通話によって、対応する制御メモリからの接続要
求に応じて高速フレーム単位にタイムスロットの位相変
換を行い、 出力側の低速時間スイッチによって、対応する制御メモ
リからの接続要求に応じて低速フレーム単位に低速呼の
タイムスロットを位相変換することを特徴とする多元交
換方式。 ２ 前記低速時間スイッチに対応する制御メモリは、前
記低速フレームの時間長を前記交換機の負荷に応じて可
変にする手段を具備する特許請求の範囲第１項記載の多
元交換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12056985A JPS61292495A (ja) | 1985-06-05 | 1985-06-05 | 多元交換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12056985A JPS61292495A (ja) | 1985-06-05 | 1985-06-05 | 多元交換方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61292495A true JPS61292495A (ja) | 1986-12-23 |
| JPH0336478B2 JPH0336478B2 (ja) | 1991-05-31 |
Family
ID=14789547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12056985A Granted JPS61292495A (ja) | 1985-06-05 | 1985-06-05 | 多元交換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61292495A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02235458A (ja) * | 1989-03-09 | 1990-09-18 | Mitsubishi Electric Corp | サイクリックデータ伝送方法 |
| US6560219B1 (en) | 1996-10-17 | 2003-05-06 | Fujitsu Limited | Hybrid exchange, an exchange, and a re-arrangement method for STM data in an exchange |
-
1985
- 1985-06-05 JP JP12056985A patent/JPS61292495A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02235458A (ja) * | 1989-03-09 | 1990-09-18 | Mitsubishi Electric Corp | サイクリックデータ伝送方法 |
| US6560219B1 (en) | 1996-10-17 | 2003-05-06 | Fujitsu Limited | Hybrid exchange, an exchange, and a re-arrangement method for STM data in an exchange |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0336478B2 (ja) | 1991-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0260676B1 (en) | Switching system | |
| EP0126484A2 (en) | Time switch in a time division switching network | |
| JPS61292495A (ja) | 多元交換方式 | |
| US6078585A (en) | Multistage connection switch and extension method | |
| EP0027042B1 (en) | A network connection system | |
| JPS5923658A (ja) | ハイブリツド交換方式 | |
| EP1016313B1 (en) | Cross-connect switch for time division multiplexing systems | |
| US7184436B2 (en) | Method and a system for controlling service times of copied multicast cells in a switching network of an asynchronous switching node | |
| JPS5836061A (ja) | 内線呼出信号送出方式 | |
| JP2810297B2 (ja) | 交換システム | |
| JP2550032B2 (ja) | 回線／パケツト統合交換システム | |
| JP3398398B2 (ja) | パケットコピー装置 | |
| JP2845217B2 (ja) | 分散形交換システム | |
| JP2581406B2 (ja) | 交換システム | |
| JP3277924B2 (ja) | 交換システム | |
| JP2718411B2 (ja) | 固定長パケットの構成方法 | |
| JPH0338197A (ja) | マルチメディア交換方式 | |
| CA2347592C (en) | Improvements in or relating to packet switches | |
| JPS6199444A (ja) | 交換方式 | |
| JP2600494B2 (ja) | 分割ｈチャンネル交換伝送方式 | |
| JP2626493B2 (ja) | 分散形交換システム | |
| JPS61171243A (ja) | 多重チヤンネルフレ−ムのタイムスロツト割当方式 | |
| JP2621602B2 (ja) | Ｉｓｄｎ用宅内装置 | |
| JPH02164158A (ja) | 時間多重論理回路 | |
| JPH0783505B2 (ja) | 時分割通話路 |