JPS61290744A - 半導体パツケ−ジの製造方法 - Google Patents

半導体パツケ−ジの製造方法

Info

Publication number
JPS61290744A
JPS61290744A JP13283085A JP13283085A JPS61290744A JP S61290744 A JPS61290744 A JP S61290744A JP 13283085 A JP13283085 A JP 13283085A JP 13283085 A JP13283085 A JP 13283085A JP S61290744 A JPS61290744 A JP S61290744A
Authority
JP
Japan
Prior art keywords
pin
semiconductor package
ceramic substrate
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13283085A
Other languages
English (en)
Inventor
Takashi Ono
貴士 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP13283085A priority Critical patent/JPS61290744A/ja
Publication of JPS61290744A publication Critical patent/JPS61290744A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はダイレクトボンドカッパ技術(以下DBC技術
という)を利用して、セラミック基板のスルーホールに
直接に丸ピンを取り付けてなる半導体パッケージを製造
する半導体パッケージの製造方法に係り、特にピングリ
ッドアレー(以下PGAという)等のパッケージの製造
に用いられる。
〔発明の技術的背景〕
以下、添付図面の第2図乃至第4図を参照して従来技術
を説明する。
第2図G二P G Aパッケージの側面図を示している
。セラミック基板1の周辺に形成された開孔にはピン2
が挿入され、固定された構造となっている。ピン2とし
ては通常は丸ピンが用いられ、セラミック基板1の開孔
に挿入される。これを固定するための方法としては、通
常はロー付または圧入方式が用いられる。
第3図はロー付けによりピン2を固定する方法を説明す
るための、ピン2近傍の部分断面図である。セラミック
積層1aの中間部にメタライズ層3を設け、ピン2を挿
入したのちこのメタライズ層3とピン2とをその接触部
でロー付けする。このロー付は部4により、ピン2とセ
ラミック積層1aとが固定されるものである。
第4図は圧入方式によるPGAのピン付けを説明するた
めの、ピン2近傍の断面図である。圧入方式は通常のプ
ラスチックPGAの場合に広く用いられる。ガラスエポ
キシ基板1bの片側には銅はく5が設けられ、この銅は
く5とピン2とは電気的に接続される。その後、このガ
ラスエポキシ基板1bとピン2とを固定するためにピン
2の側面に突起2aを形成しておき、ガラスエポキシ基
板1bに形成された開孔部にこのピン2を挿入する。こ
のようにすることにより、この突起2aが開孔内壁面に
圧入されて固定される。
〔背景技術の問題点〕
上記の如きDBC技術によるピンの固定では、ピンの材
料である銅と、基板の材料であるセラミックどの接合に
、平面的な接合を用いているものが主であった。この理
由は、DBC技術によると、約1050℃という銅にと
ってはデッドアニールとされる温度が使用されるため、
BGAパッケージのような丸ピンを同時に接合するとピ
ン自身がデッドアニールされ、強度が保てなくなり実用
性を失うためである。これを解決する手段としては、前
述したようにピンを基板に後から別の手法で取り付ける
方法(#述のロー付けや圧入等)が考えられる。しかし
、これでは、処理が複雑となり接合強度も十分とはいえ
ない。
(発明の目的) 本発明は上述した問題点を解決するためになされたもの
で、ピンとセラミック基板との接合を容易に高い強度で
実現することのできる半導体パッケージの製造方法を提
供することを目的とする。
〔発明の概要〕
上記の目的を達成するため本発明は、ピンを芯材とこれ
をつつむ外材とからなる複合材で構成し、セラミック基
板の開孔に挿入した後に加熱して開孔の内壁面とピンの
外材とを接合するようにした半導体パッケージの製造方
法を提供するものである。
〔発明の実施例〕
PGAパッケージのように平面的な配線と立体的に配置
される丸ピンとを同一工程(DBG技術)で製造するた
め本発明では、セラミックとの接合上必要となる無酸素
銅と高温で強度を維持できる材料とを組合せた複合材を
ピン材料として使うことで、高温による鋼材の強度低下
を他の材料で補わせるようにした。以下、添付図面の第
1図を参照して本発明の一実施例を説明する。
第1図は一実施例を説明するための丸ピン近傍の断面図
で、(a)が丸ピンの挿入前の状態を、(b)が加熱前
の状態を、(C)が加熱後の状態をそれぞれ示している
。まず第1図(a)に示すように、丸ピン20を従来の
ように単材としてではなく複合材として構成する。すな
わち、丸ピン20を芯材21とこれを取り巻く外材22
とから構成する。ここで、芯材としてはタングステン。
モリブデン、鉄、ニッケル合金等を用い、外材21とし
て無酸素銅を用いる。芯材21に対して外材22を被覆
し、複合材とする方法としては、例えばメッキあるいは
クラッドとすれば良い。
メタライズ層30を有するセラミック基板10に、上記
のようにして形成された丸ピン20を挿入した状態が第
1図(b)である。このようにして丸ピン20が挿入さ
れた後にDBC技術により加熱を行なうと、第1図(C
)に示すように丸ピン20の外材22である無酸素銅が
溶融する。このため、セラミック基板10の内壁面と外
材22が接合して接合部40が形成され、これにより丸
ピン20とセラミック基板10とは完全に固定される。
本発明は上記実施例に限定されるものではなく、種々の
変形が可能である。例えばピンは断面円形である必要は
なく、6角形であってもよい。また、無酸素銅はセラミ
ック基板とピンの接合部分にのみ設けられていてもよい
〔発明の効果〕
以上の通り本発明では、DBC技術を用いてピンとセラ
ミック板を接合する際に、ピンとして使用される鋼材を
他の金属によって補強することにより、DEC技術をセ
ラミックの面接合のみならずセラミック基板とピンの立
体的な接合にも採用することを可能としたので、ピンと
セラミック基板との間の接合強度が高い半導体パッケー
ジを容易に実現できる製造方法が得られる。
【図面の簡単な説明】
第1図は本発明の一実施例を説明するための素子断面図
、第2図はPGAパッケージの構成を示す側面図、第3
図および第4図は従来のPGAパッケージのピン付けを
説明するための断面図である。 20・・・ピン、21・・・芯材、22・・・外材、1
0・・・セラミック基板、30・・・メタライズ層、4
0・・・接合部。 (a) 第1図 第2図 一\3 第3図 −7l 第4図 \1b

Claims (1)

  1. 【特許請求の範囲】 1、セラミック基板に形成した開孔にピンを挿入して固
    定することにより半導体パッケージを製造する半導体パ
    ッケージの製造方法において、前記ピンを芯材とこれを
    つつむ外材とからなる複合材で構成し、前記開孔に挿入
    した後に加熱して前記開孔の内壁面と前記ピンの外材と
    を接合することを特徴とする半導体パッケージの製造方
    法。 2、前記ピンの芯材としてタングステン、モリブデン、
    鉄、またはニッケル合金を用い、外材として無酸素銅を
    用いた特許請求の範囲第1項記載の半導体パッケージの
    製造方法。 3、前記ピンの外材をメッキまたはクラッドで形成する
    特許請求の範囲第1項または第2項記載の半導体パッケ
    ージの製造方法。
JP13283085A 1985-06-18 1985-06-18 半導体パツケ−ジの製造方法 Pending JPS61290744A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13283085A JPS61290744A (ja) 1985-06-18 1985-06-18 半導体パツケ−ジの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13283085A JPS61290744A (ja) 1985-06-18 1985-06-18 半導体パツケ−ジの製造方法

Publications (1)

Publication Number Publication Date
JPS61290744A true JPS61290744A (ja) 1986-12-20

Family

ID=15090530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13283085A Pending JPS61290744A (ja) 1985-06-18 1985-06-18 半導体パツケ−ジの製造方法

Country Status (1)

Country Link
JP (1) JPS61290744A (ja)

Similar Documents

Publication Publication Date Title
JPH09298252A (ja) 半導体パッケージ及びこれを用いた半導体装置
US20020105075A1 (en) Semiconductor module and method for fabricating the semiconductor module
JPS61290744A (ja) 半導体パツケ−ジの製造方法
JP2000277557A (ja) 半導体装置
JPS617692A (ja) 導体ピンの固着方法および導体ピン固着のプリント配線板
JP2000114608A (ja) 回路基板の実装方法および回路基板の実装構造
JPH1065084A (ja) リードフレーム
KR100226716B1 (ko) 반도체 부품 및 그 제조방법
JP2868007B1 (ja) 半導体装置及びその製造方法
JP2899197B2 (ja) セラミックヒータのリード端子接続装置
JP2001035947A (ja) 半導体発光装置
JP2000332170A (ja) 半導体装置
JP2823222B2 (ja) マイクロストリップ線路サーキット
JP2770664B2 (ja) 半導体装置及びその製造方法
JPS5935074A (ja) セラミツク板
JPS62198140A (ja) 半導体装置
JPH02146752A (ja) 半導体装置
JP2918676B2 (ja) 気密封止用ステムの製造方法
JPH075663Y2 (ja) セラミック基板取付構造
JP3100750B2 (ja) セラミック誘電体基板
JPH05283555A (ja) 半導体装置
JPS61103672A (ja) 接着構造
JPH01100957A (ja) ハイブリッドic
JPH01293636A (ja) 気密封止チツプキヤリア
JPS6279651A (ja) 半導体装置