JPS61289660A - 光電変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は光電変換装置、特に主電極領域を制御電極領域
内に埋め込むようにした光電変換装置に関する。

〔従来技術］ 従来、半導体装置は高集積化が進み、素子の微細化及び
多層化の方向で開発、研究がされている。かかる光電変
換装置としては、第４図及び第５図に示すものがある・ 第１０図は光電変換装置の平面図、第１１図は第１０図
のｘｔ−ｘｉ断面図である。

両図において、ｎ＋シリコン基板１０１上には光センサ
部１０２が設けられていて、この光センサ部１０２は複
数の光センサセルから成っている。

この光センサセルは５ｉ０２　、　Ｓｉ３　Ｎ４　、又
はポリシリコン等から成る素子分離領域１０３によって
隣接する光センサセルから電気的に絶縁されている。

そしてこれら光センサセルは、エピタキシャル技術等で
形成される不純物濃度の低いｎ″″領域１０４−ヒにｐ
タイプの不純物をドーピングしてＰ領域１０５を形成し
、またｐ領域１０５に不純物拡散又はイオン注入技術等
によってｎ十領域１０Ｂを形成する。

ｐ領域１０５及びｎ十領域１０Ｂは２バイポーラトラン
ジスタのベース領域及びエミッタ領域に相当するもので
ある。

またｎ＋領域１０ｅ上にはｎ”ｆｌｌ域１０Ｂの配線１
０７を形成し、このｎｉｌ域１０Ｇの配線１０７を挟ん
で層間絶縁１１１１０８が設けられるようになっており
、この層間絶縁膜１０Ｂと素子分離領域１０３間にはパ
ルス制御電極及び配線１０９が形成される。

その他に、基板１０１の裏面に不純物濃度の高いｎ十領
域１１１　、及びバイポーラトランジスタのコレクタ領
域に電位を与えるための電極１１２がそれぞれ形成され
ている。

次に基本的な動作について説明する。

光１１３はバイポーラトランジスタのベース領域に相当
するｐ領域１０５に入射し、光量に応じた電荷がｐ領域
１０５に蓄積する（蓄積動作）、そしてこの蓄積した電
荷によってベース電圧が変化し、その電圧変化を浮遊状
態にしたｎ十領域１０Ｂから読出すことで、入射光量に
応じた電気信号が得られる（読出し動作）。

またｐ領域１０５に蓄積された電荷を取除くためには、
ｎ÷領域１０Ｂを接地し、ｎ十領域１０ＥＩの配線１０
７に正電圧のパルスを印加することによって行なう（リ
フレッシュ動作）。

すなわち、ｎ＋領域１０Ｂの配線１０７に正電圧が印加
されるとｐ領域１０５はｎ十領域１０ｆｉに対して順バ
イアスされ、蓄積されていた電荷が除去される。

以後蓄積、読出し、リフレッシュという各動作が縁り返
し行なわれる。

すなわちこの光電変換装置では、光入射により発生した
電荷が、ベース領域であるｐ領域１０５に蓄積され、そ
の蓄積電荷量によってｎ十領域１０Ｂとｎ十領域１１１
間に流れる電流がコントロールされる。

このように蓄積された電荷は、光センサ部の増幅機能で
増幅されてから読出されるので、光電変検出力の質的向
上すなわち、高出力、高感度、及び低雑音化を図ること
ができるようになっている。更に、光励起によりベース
に蓄積されるホールによりベースに発生する電位Ｖｐは
、Ｑ／Ｃで求められる。

ここでＱはベースに蓄積されるホールの電荷量で、Ｃは
ベースに接続されている静電容量である。

この式に任意の値を代入すると明確なように、光センサ
部の大きさを縮小すると共にＱ及びＣを小さくすること
ができる。

従って光励起によって発生する電位Ｖｐは、略一定に保
たれるので、将来の高解像度化の要請にも充分適合する
ことができる。

〔発明が解決しようとする問題点］ しかし、これまでの光電変換装置では、光センサ部の微
細化により、１セル当りの受光面積が減少するために、
感度が低下してしまう等の問題が生じることがあり、感
度低下は一つの大きな障害となる。

本発明はかかる実状に鑑みなされたもので、光電変換装
置のパルス印加電極あるいはエミッタ領域をベース領域
に埋込むことにより素子表面の平坦化及び受光面の利用
度を高め、開孔率を上げると共に配線を容易にし、感度
の向上を図るようにすることを目的としている。

［問題点を解決しようとするための手段１本発明は上記
の問題点を解決するために為されたもので、導電型領域
よる成る主電極領域と、前記主電極領域と反対導電型の
制御電極領域から成る制御電極領域にキャリヤを蓄積す
ることにより、前記制御電極領域に生ずる電圧を制御す
る光電変換装置において、前記主電極領域を制御電極領
域内に埋め込むことを特徴とした光電変換装置を提供す
るものである。

〔作用〕

そして本発明は上記の手段によって、光センサ部の平坦
化及び受光面の利用度を高めて開孔率を上げると共に感
度を向上する。

そして従来の方法では例荒ば４ｘ３０７ｚｍの受光面積
を要していたものでも、Ｉｇｍの溝を形成することによ
って、わずか２ｘ３０ＩＬｍの受光面積で同等の受光が
得られるようにする。

このためベース領域上のパルス印加電極を小さく形成し
、光センサ部の１セル当りの開口率が向上し、光゛屯７
換装置の小型軽量化を実現する。

またパルス印加電極をエミッタ領域上に形成することを
可能にし、光センサ部を微細化すると共に短波長側の光
を有効にベース領域に蓄積することを可能にする。

［ｙｌ施例］ 以下、本発明の一実施例を添付図面に基いて詳細に説明
する。

第１図乃至第３図は本発明光電変換装置の一実施例を示
すものである。

第１図は本実施例における光電変換装置の平面図、第２
図は第１図の■−■断面図である。

これらの図において、符号１はｎ型シリコン基板で、こ
のｎｆｉシリコン基板ｌ上に光センサ部２が形成され、
この先センサ部２は複数の光センサセルから成っていて
、各光センサセルは素子分離領域３によって隣接してい
る光センサセルから電気的に絶縁されている。この素子
分離領域３は酸化膜から形成されており、その酸化膜上
にベース領域４へ主電極領域を形成するパルス印加電極
１２とエミッタ領域６が設けられている。

各光センサセルは次のように構成されている。

エピタキシャルｒ＆長法を用いて形成されたｎエピタキ
シャル領域７上には、ｐ型の不純物がドーピイングされ
、ベース領域４が形成されると共にベース領域４にはイ
オン注入法または不純物拡散法によりｎ十領域９が形成
される。またｐ領域８にはイオン注入法または不純物拡
散法によりｎ中領域１０が形成され、またベース領域４
及びｎ中領域１０には各々バイポーラトランジスタのベ
ース領域及びエミッタ領域に相当する電極が形成される
。

そしてベース領域４の上には酸化１１１８が形成され、
この酸化膜１８の上には制御電極領域であるパルス印加
電極１２とエミッタ領域の配線５が設けられる。パルス
印加電極１２は酸化膜１８を挟んでベース領域４と対向
するようになっており、パルス印加電極１２にパルス電
圧が印加されるとベース領域４が浮遊状態となり、ベー
ス領域４の電位が制御できるようになっている。

また光センサ部２には、この他に信号を外部へ読出すエ
ミッタ領域の配線、パルス印加電極１２の配線、及び図
示されていないが基板の裏面に不純物濃度の高いｎ１領
域及びバイポーラトランジスタのコレクタ領域に相当す
る電位が得られる電極が設けられている。

次に本発明光電変換装置の製造工程について第３図（Ａ
）乃至第３図（Ｄ）に基づいて説明する。

先ず、１ｘｌＯ１３〜５ｘｌＯ１７ａｍ−３程度のｎｙ
Ｉ！シリコン基板ｌ上にＣＶＤ法を用いて５ｉＯｚｌｌ
をエピタキシャル層に合わせて略２〜６１Ｌｍ成長させ
る。続いて素子分離領域３を形成する領域にのみ５ｉ０
２膜１４を残して他の部分にエツチングをする。

次に全面に多結晶シリコンｗＡ１３を形成した後に例え
ばＲＩＢ等を用いて５ｉ０２膜１４の側面のみに多結晶
シリコン８３１３Ｎ４　Ｍｌ　３を残すようにして方向
性エツチングをする０以上のようにして第３図（Ａ）に
示すものが形成される。

次に、選択エピタキシャル成長法にしたがって、例えば
温度条件が９００〜１１００”Ｃのもとで、ｎ型シリコ
ン基板１上にのみエピタキシャル層を成長させる。そし
て熱酸化１１１６を形成さセタ後、ｃｖｎ法ニＪニッチ
Ｓ　１３　Ｎ４　ｉｌｌ　ｆ３を形成させる。

そしてパルス印加電極１２が埋込まれる領域をパターニ
ングすると、第３図の（Ｂ）に示すものが形成される。

次に、パルス印加電極１２を埋込む領域を所定の深さま
でＲＩＥを用いてエツチング処理し、制御電極部に例え
ばファン酸を用いてエツチング工程によって溝部１７を
形成する。

この溝部１７では第３図（Ｃ）に示すような充分な洗浄
表面が得られる。

また所定の容量を得るために数１０〜１００人のゲート
酸化１ｇ１８を形成し、全面にイオン注入技術を用いて
、ベース領域４を形成す°る。

このようにして形成されたベース領域４の深さは前述の
パルス印加電極１２の溝よりも深くなるようになってい
る。これを第３図の（Ｃ）に示す。

次に、ＣＶＤ法を用いて、′前記溝部１７にリンドープ
シリコンを、例えばＥＣＲ（電子サイクロトロン共鳴）
を利用したＣＶＤ法によって、ウニへ全面にアモルファ
スシリコンを堆積させる。この際、溝部１７には急な段
差が形成されるから。

容易にリフトオフ法を用いることができるようになる。

更に、ａＯＯ°ＣＮ１ｏ００＠ｃ位に温度条件を設定し
、例えばｐｏｃ１３をアモルファス中に拡散することに
より、リンドープのポリシリコンを形成する。その後リ
フトオフ法により取除き平坦化し、溝部１７のみにリン
ドープポリシリコンが埋め込まれるようにする。

あるいはＬＰ−ＣＶＤ法等によるリンドープポリシリコ
ン形成後、レジストを全面に塗布し、これをエッチバッ
クすることにより、凹部のみにレジストを残し、凸部の
ドープポリシリコンレジストが露出したところでドープ
ポリシリコンのエツチングを行なう、その後、レジスト
を剥離することによりドープポリシリコンが第３図（Ｄ
）に示すように埋め込まれる。

また、次にＣＶＤ法によって居間絶縁１［ｇ１８を形成
する。この層間絶縁膜１８は、ＮＳＧ膜またはＰＳＧ膜
を堆積した後、エミッタをパターニングし、そして不純
物拡散法あるいはイオン注入法を用いてｎ十領域を形成
する。

このようにして配線を埋込むための孔すなわちコンタク
トホールを形成し、配線部分を埋込む。

最後にコンタクトホールを設けて配線し、出来たものが
第２図に示すものである。

このように溝部１７にパルス印加電極１２を埋込むこと
により、貨来法では例えば４Ｘ３０終ｍの受光面積を要
するものが、Ｉｇｍの溝を形成することによって、わず
か２ｘ３０１Ｌｍの受光面積で略同じ受光が得られるよ
うになる。

このためベース領域上のパルス印加電極１２を小さく形
成することができるので、光センサ部２の１セル当りの
開口率が向上する。

従って光電変換装置の性能を落すことなく光電変換装置
の小型化を図ることができる。

上記の実施例では、ＳＥＧ技術を用いた酸化膜分離法に
よる光電変換装置の製造工程について述べたが、酸化膜
分離法に限定されるものではなく、この他に例えば不純
物分離法によっても上記光電変換装置を製造することが
できることは言うまでもない。

次に、エミッタ電極を埋込む場合の別の実施例を第４図
乃至第６図に基づいて説明する。

第４図は光電変換装置の平面図、第５図は第４図のＶ−
Ｖ断面図である。

これらの図において、上記実施例と同様にｎ型シリコン
基板ｌ上に光センサ部２を形成し、この先センサ部２を
複数の光センサセルによって形成し、その各光サンサセ
ルを素子分離領域３によって隣接する光センサセルから
電気的に絶縁している。そして素子分離領域３は酸化膜
で形成し、その酸化膜上又は酸化膜中にベース領域への
パルス印加電極１２とエミッタコンタクト電極を形成す
る。

このようにすると従来の光電変換素子上にあるエミッタ
領域の全てを受光面とすることができるため、受光面積
を広くすることなく受光量を高くすることができる。

従って更に光センサ部の１セル当りの開口率を向上させ
ることができる。

第６図（Ａ）乃至第６図（Ｅ）は光電変換装置の製造工
程を示すものである。

本実施例においては、特にその製造方法について詳細な
説明を省略するが、上記実施例の該当する個所を参照す
るものとする。

更に、光電変換装置の製造工程についてその他の実施例
について説明する。

第７図はこの実施例における光電変換装置の平面図、第
８図は第７図の■−■断面図である。これらの詳細につ
いては第５図及び第６図の説明の個所で説明したので、
該当する個所を参照するものとし、ここでは説明を省略
する。

第９図（Ａ）乃至（Ｆ）はこの実施例における製造工程
を示すものである。

先ず、第３図（Ａ）でも説明したように、１ｘｌｏｌ　
　３〜５ｘｌＯ１７Ｃｍ−３程度のｎ型シリコン基板ｌ
上にＣＶＤ法を用いて５ｉＯｚ！ｌｉをエピタキシャル
暦に合わせて略２〜Ｂｐｍ成長させる。以下同様にして
第９図（Ａ）に示すものを形成する。

次に、選択エピタキシャル成長法によってシリコン基板
！上にｎ一層を形成し、熱拡散法によって素子表面に５
００〜２０００人の酸化膜を形成する。そしてイオン注
入技術を用いてベース領域を形成する。これを第９図（
Ｂ）に示す。

次に、エミッタコンタクト電極を５ａを形成するために
、レジスト２０のパターニングを行ない、ＲＩＥ及びフ
ッソ酸を用いて所定の個所に１．０〜３．０ｇｍの深さ
に酸化膜の溝を形成する。そして次に例えばＥＣＲプラ
ズマＣＶＤ法を用いて低温でも堆積することができるよ
うにし、３０００〜ｔｏｏｏｏ人でリンドープのアモル
ファスシリコンな形成する。このようにして形成された
ものが第９図（Ｃ）に示すものである。

ここでレジスト上のアモルファスシリコンはレジスト剥
離液で浸すことにより、リフトオフされ、その後ＣＶＤ
法によって１〜２７ｚｍの酸化膜が形成される。これを
第９図（Ｄ）に示す。

次に、全面にレジストを塗布して、エッチバックを行な
い、第９図の（Ｅ）のように平坦化を行なう、その後酸
化膜１８を形成し、その上にパルス印加電極１２を形成
することにより第９図（Ｆ）を得る。

この実施例では、電極を形成する間に熱処理を行い、エ
ミッタ電極からベース層内で拡散が行なわれるようにし
ている。そして層間絶縁ｌｌｌ１８を形成した後にコン
タクトホフルを設け、配線５を形成し、第８図を得る。

このようにベース領域上のパルス印加電極１２を小さく
形成することができるので、光センサ部２の１セル当り
の開口率が向上する。従って光電変換？ｃｍの小型軽量
化が図れる。

エミッタ領域をベース領域の下方に形成した場合には、
パルス印加電極１２をエミッタ領域上に形成することが
可能となり、ま゛た光センサ部２の微細化を実現するこ
とができる。

また不純物濃度の高いエミッタ領域をベース領域下方に
形成することができるので、例えば短波長側の光を有効
にベース領域に蓄積することができるようになる。

［発明の効果］ 上記のように、主電極領域を制御電極領域内に埋め込む
ことにより、ベース領域上のキャパシタ電極を小さく形
成することができ、光センサ部の１セル当りの開口率を
向上させることができるので光電変換装置の小型軽量化
を実現することができる。

またエミッタ領域をベース領域の下方に形成した場合に
は、キャパシタ電極をエミッタ領域上に形成することが
可能となり、また光センサ部を微細化することができ、
例えば短波長側の光を有効にベース領域に蓄積すること
ができる。

【図面の簡単な説明】 第１図は光電変換装置の平面図、第２図は第１図の■−
■断面図、第３図（Ａ）乃至第３図（Ｄ）はこの製造工
程を示す図、第４図は光電変換装置の平面図、第５図は
第４図のｖ−Ｖ断面図、第６図（Ａ）乃至第６図（Ｅ）
はこの製造工程を示す図、第７図は光電変換装置の平面
図、第８図は第７図の■−■断面図、第９図（Ａ）乃至
（Ｆ）はこの製造工程を示すものである。 符号の説明 ５は主電極領域 １２は制御電極領域 代理人弁理士　　　山　下　穣　平 第１図 第２図 第６図 （Ａ） Ｑ　　　　　　　　　０ 第６１！Ｉ 第７図 第８図 第９図 第９図 手続補正！（肱） 昭和６０年ｌＯ月１６日 特許庁長官　　宇　賀　道　部　殿 １、　事件の表示 特願昭６０−１３０８２９号 ２、　発明の名称 光電変換装置 ３、　補正をする者 事件との関係　　　　特許出願人 名　称　キャノン株式会社 ４、代理人 住所　東京都港区虎ノ門五丁目１３番１号虎ノ門４０森
ビル昭和６０年　９月２４日 ６、　補正の対象 明細書の図面の簡単な説明の欄及び委任状７、補正の内
容 （１）明細書部１８頁７行目、「製造工程を示すもので
ある。」を「製造工程を示す図、第１０図（２）委任状
を別紙の通り補正する。

Claims (1)

【特許請求の範囲】
1. 半導体基板に導電型領域よる成る主電極領域と、前記主
   電極領域と反対導電型の制御電極領域から成る制御電極
   領域を設け、この制御電極領域にキャリヤを蓄積するこ
   とにより、前記制御電極領域に生ずる電圧を制御する光
   電変換装置において、前記主電極領域を制御電極領域内
   に埋め込むことを特徴とした光電変換装置。