JPS61289438A - 画像デ−タ記憶装置 - Google Patents
画像デ−タ記憶装置Info
- Publication number
- JPS61289438A JPS61289438A JP13083885A JP13083885A JPS61289438A JP S61289438 A JPS61289438 A JP S61289438A JP 13083885 A JP13083885 A JP 13083885A JP 13083885 A JP13083885 A JP 13083885A JP S61289438 A JPS61289438 A JP S61289438A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- board
- bit
- input
- access mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、例えば形状認識装置などの画像データ処理
システムに使用される画像データ記憶装置に関する。
システムに使用される画像データ記憶装置に関する。
［発明の技術的背景と問題点］
形状ｍｌ装置などで取扱う画像データは、多数の画素の
行列で画像プレーンが表現されたもので、白黒の２値画
像データの場合は各画素は１ビットで表現され、階調表
現やカラー表現を含んだ多値画像データの場合は各画素
は複数ビットのデータとなる。
行列で画像プレーンが表現されたもので、白黒の２値画
像データの場合は各画素は１ビットで表現され、階調表
現やカラー表現を含んだ多値画像データの場合は各画素
は複数ビットのデータとなる。
例えば１画面が２０４８行Ｘ２０４８列＝４Ｍ画素で構
成され、１画素が８ビットである場合、１画面の画像デ
ータは１６Ｍビットとなる。この画像データは通常複数
個のメモリに分割して記憶される。
成され、１画素が８ビットである場合、１画面の画像デ
ータは１６Ｍビットとなる。この画像データは通常複数
個のメモリに分割して記憶される。
４Ｍ画素×８ビットの画像データを取扱う場合、第３図
に示すように、画像プレーンを構成する各画素（Ｘ、Ｙ
）にそれぞれ１ビットが対応ずけられたプレーンメモリ
を８つ用いて記憶装置を構成するのが都合が良い（ＰＭ
１〜ＰＭ８が８つのプレーンメモリである）。そしであ
る画素（Ｘ、Ｙ）のデータを読出す場合各プレーンメモ
リＰＭ１〜ＰＭ８に画素アドレス（Ｘ、Ｙ）を共通に与
え、各メモリプレーンＰＭ１〜ＰＭ８から各１ビット、
合計８ビットのデータＧＤＩ （Ｘ、Ｙ）〜ＧＤ８（Ｘ
、Ｙ）を読出す。データの書込みも同様に行う。
に示すように、画像プレーンを構成する各画素（Ｘ、Ｙ
）にそれぞれ１ビットが対応ずけられたプレーンメモリ
を８つ用いて記憶装置を構成するのが都合が良い（ＰＭ
１〜ＰＭ８が８つのプレーンメモリである）。そしであ
る画素（Ｘ、Ｙ）のデータを読出す場合各プレーンメモ
リＰＭ１〜ＰＭ８に画素アドレス（Ｘ、Ｙ）を共通に与
え、各メモリプレーンＰＭ１〜ＰＭ８から各１ビット、
合計８ビットのデータＧＤＩ （Ｘ、Ｙ）〜ＧＤ８（Ｘ
、Ｙ）を読出す。データの書込みも同様に行う。
このようにすれば、多値画像データを画素単位でアクセ
スできる。
スできる。
一方、上記の様な多値画像と共に２値画像をも取扱う場
合がある。第３図において、プレーンメモリＰＭＩに２
値画像データを格納し、残りの７つのプレーンメモリＰ
Ｍ２〜ＰＭ８にその画像の濃淡情報やカラー情報を格納
しておき、場合によって１画素−１ビットの画像データ
として処理したり、１画素−８ビットの画像データとし
て取扱う様なシステムが考えられる。
合がある。第３図において、プレーンメモリＰＭＩに２
値画像データを格納し、残りの７つのプレーンメモリＰ
Ｍ２〜ＰＭ８にその画像の濃淡情報やカラー情報を格納
しておき、場合によって１画素−１ビットの画像データ
として処理したり、１画素−８ビットの画像データとし
て取扱う様なシステムが考えられる。
１画素−１ビットとして画像データを処理する場合、前
述の様に画素皇位でアクセスする方式では、１回のアク
セスで１ビットのデータしか処理できず、４Ｍ画素−４
Ｍビットの２値画像データをアクセスするのに非常に時
間がかかる。
述の様に画素皇位でアクセスする方式では、１回のアク
セスで１ビットのデータしか処理できず、４Ｍ画素−４
Ｍビットの２値画像データをアクセスするのに非常に時
間がかかる。
［発明の目的］
この発明は上述したような技術的背景に鑑みなされたも
ので、その目的は、１画素＝１ビットの画像データを処
理する場合も、１画素−複数ビットの多値画像データを
処理する場合も、いずれも効率よく合理的にアクセスで
きるようにした画像データ記憶装置を提供することにあ
る。
ので、その目的は、１画素＝１ビットの画像データを処
理する場合も、１画素−複数ビットの多値画像データを
処理する場合も、いずれも効率よく合理的にアクセスで
きるようにした画像データ記憶装置を提供することにあ
る。
［発明の構成］
この発明に係る画像データ記憶装置は、画像データのア
ドレスバス、データバス、コントロールバスに結合され
る複数のメモリボードによって構成される。そして各メ
モリボードは次の構成ａ〜ｅを備えている。
ドレスバス、データバス、コントロールバスに結合され
る複数のメモリボードによって構成される。そして各メ
モリボードは次の構成ａ〜ｅを備えている。
ａ・・・画像プレーンを構成する各画素にそれぞれ１ビ
ットが対応づけられ、かつ１ワードが複数ビットである
プレーンメモリ、 ｂ・・・アドレスバスの特定桁のアドレス情報を入力と
し、その入力が単独アクセスモードを示す場合および並
列アクセスモードを示す場合をそれぞれ検出するアクセ
スモード判定手段、 Ｃ・・・単独アクセスモードである場合、アドレスバス
の特定桁のアドレス情報を入力とし、その入力が各メモ
リボードに各別に割当てられているボード番号と一致す
るか否かを検出すボード番号比較手段、 ｄ・・・単独アクセスモードでかつボード番号が一致し
た場合、アドレスバスの特定桁のアドレス情報で指定さ
れる上記プレーンメモリの１ワードとデータバスとを結
びつけて読出し／書込みを行なうワード入出力手段、 ｅ・・・並列アクセスモードの場合、アドレスバスの特
定桁のアドレス情報で指定される上記プレーンメモリの
１ビットとデータバスの特定のビット線とを結びつけて
読出し／書込みを行なうビット抽出入出力手段、 ［実施例］ 第２図はこの発明の画像データ記憶装置を含んだ処理シ
ステムの概要を示している。画像データ記憶装置１０は
、以下に詳述するように構成された８つのメモリボード
ＭＢ１〜ＭＢ８から成る。
ットが対応づけられ、かつ１ワードが複数ビットである
プレーンメモリ、 ｂ・・・アドレスバスの特定桁のアドレス情報を入力と
し、その入力が単独アクセスモードを示す場合および並
列アクセスモードを示す場合をそれぞれ検出するアクセ
スモード判定手段、 Ｃ・・・単独アクセスモードである場合、アドレスバス
の特定桁のアドレス情報を入力とし、その入力が各メモ
リボードに各別に割当てられているボード番号と一致す
るか否かを検出すボード番号比較手段、 ｄ・・・単独アクセスモードでかつボード番号が一致し
た場合、アドレスバスの特定桁のアドレス情報で指定さ
れる上記プレーンメモリの１ワードとデータバスとを結
びつけて読出し／書込みを行なうワード入出力手段、 ｅ・・・並列アクセスモードの場合、アドレスバスの特
定桁のアドレス情報で指定される上記プレーンメモリの
１ビットとデータバスの特定のビット線とを結びつけて
読出し／書込みを行なうビット抽出入出力手段、 ［実施例］ 第２図はこの発明の画像データ記憶装置を含んだ処理シ
ステムの概要を示している。画像データ記憶装置１０は
、以下に詳述するように構成された８つのメモリボード
ＭＢ１〜ＭＢ８から成る。
画像データ処理装置１２は、マイクロプロセッサを中心
としたＣＰＵボードと称されるユニットである。′ｖｌ
像像装置１４は、ＣＣＤカメラや撮像出力のＡ／Ｄ変換
回路を含んだものである。撮像装Ｗ１１４から生成され
るディジタル画像がＤＭＡ（ダイレクト メモリ アク
セス）回路１６を介して画像データ記憶装！２１０に書
込まれる。画像データ記憶装置１０１画像データ処理装
置１１２゜ＤＭＡ回路１６はアドレスバス１８、コント
ロールバス２０．データバス２２を介して互に結合され
ている。
としたＣＰＵボードと称されるユニットである。′ｖｌ
像像装置１４は、ＣＣＤカメラや撮像出力のＡ／Ｄ変換
回路を含んだものである。撮像装Ｗ１１４から生成され
るディジタル画像がＤＭＡ（ダイレクト メモリ アク
セス）回路１６を介して画像データ記憶装！２１０に書
込まれる。画像データ記憶装置１０１画像データ処理装
置１１２゜ＤＭＡ回路１６はアドレスバス１８、コント
ロールバス２０．データバス２２を介して互に結合され
ている。
第１図は画像データ記憶装置１０における１つのメモリ
ボードＭＢｉ （ＭＢＩ〜ＭＢ８は同じ構成で、その
うちの１つである。）の詳細な構成を示している。
ボードＭＢｉ （ＭＢＩ〜ＭＢ８は同じ構成で、その
うちの１つである。）の詳細な構成を示している。
メモリボードＭＢｉはプレーンメモリＰＭｉを備えてい
る。プレーンメモリＰＭｉは第３図に示した８つのプレ
ーンメモリＰＭ１〜ＰＭ８の１つであり、２５６にワー
ド１６ビットのＲＡＭからなる。２５６にワード×１６
ビットー４Ｍビットは画像プレーンの４Ｍ画素と一対−
に対応している。このプレーンメモリＰＭｉにアドレス
ＡＯ〜Ａ１７を与えると、１６画素に対応した１６ビッ
トのデータが１ワードとしてアクセスされる。
る。プレーンメモリＰＭｉは第３図に示した８つのプレ
ーンメモリＰＭ１〜ＰＭ８の１つであり、２５６にワー
ド１６ビットのＲＡＭからなる。２５６にワード×１６
ビットー４Ｍビットは画像プレーンの４Ｍ画素と一対−
に対応している。このプレーンメモリＰＭｉにアドレス
ＡＯ〜Ａ１７を与えると、１６画素に対応した１６ビッ
トのデータが１ワードとしてアクセスされる。
アドレスバス１８はＡＯ〜Ａ２３の２４ビットからなり
、その下位１８桁ＡＯ〜Ａ１７がバッファ２４を介して
プレーンメモリＰＭｉに入力される。アドレスバス１８
の上位２桁Ａ２２とＡ２３はアクセスモード判定回路２
６に入力される。アドレスバス１８の残る４桁Ａ１８．
Ａ１９．Ａ２０、Ａ２１はボード番号比較回路２８およ
びビット抽出入出力回路３０にそれぞれ入力される。メ
モリＰＭｉの１６ビットのデータ入出力端はビット抽出
入出力回路３０を介してデータバス２２に接続されてい
るとともに、ワード入出力回路３２を介してもデータバ
ス２２と接続されている。メモリＰＭｉの読出し／書込
みのタイミングなどはコントローラ３４によって制御さ
れる。
、その下位１８桁ＡＯ〜Ａ１７がバッファ２４を介して
プレーンメモリＰＭｉに入力される。アドレスバス１８
の上位２桁Ａ２２とＡ２３はアクセスモード判定回路２
６に入力される。アドレスバス１８の残る４桁Ａ１８．
Ａ１９．Ａ２０、Ａ２１はボード番号比較回路２８およ
びビット抽出入出力回路３０にそれぞれ入力される。メ
モリＰＭｉの１６ビットのデータ入出力端はビット抽出
入出力回路３０を介してデータバス２２に接続されてい
るとともに、ワード入出力回路３２を介してもデータバ
ス２２と接続されている。メモリＰＭｉの読出し／書込
みのタイミングなどはコントローラ３４によって制御さ
れる。
この発明の画像データ記憶装置にあっては、並列アクセ
スモードと単独アクセスモードとがある。
スモードと単独アクセスモードとがある。
まず並列アクセスモードについて説明する。この場合画
像データ処理装置１２は、アドレス情報Ａ２２とＡ２３
を特定の状態にして並列アクセスモードであることを表
わし、アドレス情報ＡＯ〜Ａ２１でもってアクセスしよ
うとする画素アドレス（Ｘ、Ｙ）を特定する。すると８
つのメモリボードＭＢ１〜ＭＢ８における各プレーンメ
モリＰＭ１〜ＰＭ８から各１ビット合計８ビットのデー
タＧＤ１ （Ｘ、Ｙ）〜ＧＤ８ （Ｘ、Ｙ）がデー’）
バス２２に読出される（あるいはデータバス２２から書
込まれる）。この並列アクセスモードでは、各メモリボ
ードＭＢｉは次のように動作する。
像データ処理装置１２は、アドレス情報Ａ２２とＡ２３
を特定の状態にして並列アクセスモードであることを表
わし、アドレス情報ＡＯ〜Ａ２１でもってアクセスしよ
うとする画素アドレス（Ｘ、Ｙ）を特定する。すると８
つのメモリボードＭＢ１〜ＭＢ８における各プレーンメ
モリＰＭ１〜ＰＭ８から各１ビット合計８ビットのデー
タＧＤ１ （Ｘ、Ｙ）〜ＧＤ８ （Ｘ、Ｙ）がデー’）
バス２２に読出される（あるいはデータバス２２から書
込まれる）。この並列アクセスモードでは、各メモリボ
ードＭＢｉは次のように動作する。
アドレス情報Ａ２２とＡ２３で並列アクセスモードが指
定されると、アクセスモード判定回路２６がこれを検出
し、出力信号ＲＡＭがアクティブとなり、この信号ＲＡ
Ｍがコントローラ３４およびビット抽出入出力回路３０
に入力される。するとアドレス情報ＡＯ〜Ａ１７がバッ
ファ２４を介してプレーンメモリＰＭｉに入力され、コ
ントローラ３４からのＲ／Ｗ信号およびＡｓ信号により
、アドレス情報ＡＯ−Ａ１７で特定された１ワード＝１
６ピツト（１６画素分）のデータが読出され、ビット抽
出入出力回路３ｏに入力される。ビット抽出入出力回路
３０は、入力された１６ビットのデータの中から、アド
レス情報Ａ１８〜Ａ２１によって特定される１ビットＧ
ｏｉ （Ｘ、Ｙ）のみを抽出し、それをデータバス２２
の特定のビット線Ｑｉに出力する。
定されると、アクセスモード判定回路２６がこれを検出
し、出力信号ＲＡＭがアクティブとなり、この信号ＲＡ
Ｍがコントローラ３４およびビット抽出入出力回路３０
に入力される。するとアドレス情報ＡＯ〜Ａ１７がバッ
ファ２４を介してプレーンメモリＰＭｉに入力され、コ
ントローラ３４からのＲ／Ｗ信号およびＡｓ信号により
、アドレス情報ＡＯ−Ａ１７で特定された１ワード＝１
６ピツト（１６画素分）のデータが読出され、ビット抽
出入出力回路３ｏに入力される。ビット抽出入出力回路
３０は、入力された１６ビットのデータの中から、アド
レス情報Ａ１８〜Ａ２１によって特定される１ビットＧ
ｏｉ （Ｘ、Ｙ）のみを抽出し、それをデータバス２２
の特定のビット線Ｑｉに出力する。
８つのメモリボードＭＢＩ〜ＭＢ８で上記の動作が並列
的に行われることにより、データバス２２に１画素−８
ビットのデータＧＤ１ （Ｘ、Ｙ）〜ＧＤ８ （Ｘ、Ｙ
）が出力される。
的に行われることにより、データバス２２に１画素−８
ビットのデータＧＤ１ （Ｘ、Ｙ）〜ＧＤ８ （Ｘ、Ｙ
）が出力される。
並列アクセスモードによる書込み動作も同様で、この場
合は、ビット抽出回路入出力回路３０は、データバス２
２上の８ビットの画像データの中から、アドレスＡ１８
〜Ａ２１で特定される１ビットのみを抽出する。又アド
レス情報ＡＯ〜Ａ１７でプレーンメモリＰＭｉの１ワー
ド−１６ビットが指定される。ビット抽出入出力回路３
０は、メモリＰＭｉの指定された１ワード−１６ビット
の内、上記のように抽出した１ビットのデータだけを書
換え、残る１５ビットは書換えないように動作する。こ
れでデータバス２２から本記憶装置１０に与えた１画素
−８ビットのデータＧＤＩ （Ｘ。
合は、ビット抽出回路入出力回路３０は、データバス２
２上の８ビットの画像データの中から、アドレスＡ１８
〜Ａ２１で特定される１ビットのみを抽出する。又アド
レス情報ＡＯ〜Ａ１７でプレーンメモリＰＭｉの１ワー
ド−１６ビットが指定される。ビット抽出入出力回路３
０は、メモリＰＭｉの指定された１ワード−１６ビット
の内、上記のように抽出した１ビットのデータだけを書
換え、残る１５ビットは書換えないように動作する。こ
れでデータバス２２から本記憶装置１０に与えた１画素
−８ビットのデータＧＤＩ （Ｘ。
Ｙ）〜ＧＤ８ （Ｘ、Ｙ）が各メモリプレーンＰＭ１〜
ＰＭ８に１ビットづつ書込まれる。
ＰＭ８に１ビットづつ書込まれる。
次に単独アクセスモードについて説明する。このモード
は１画素−１ビットの画像データとして取扱う場合のモ
ードである。つまり、８つのブーンメモリＰＭ１〜ＰＭ
８の内の１つをアドレス情報Ａ１８〜Ａ２１で特定し、
その特定したプレーンメモリＰＭｉから１画素−１ビッ
トの画像データを高速に、即ち、１ワード−１６ビット
づつ読出す。
は１画素−１ビットの画像データとして取扱う場合のモ
ードである。つまり、８つのブーンメモリＰＭ１〜ＰＭ
８の内の１つをアドレス情報Ａ１８〜Ａ２１で特定し、
その特定したプレーンメモリＰＭｉから１画素−１ビッ
トの画像データを高速に、即ち、１ワード−１６ビット
づつ読出す。
アドレス情報Ａ２２とＡ２３で単独アクセスモードが指
定されると、アクセスモード判定回路２６がこれを検出
し、信号ＳＡＭがアクディプになり、ボード番号比較回
路２８をアクティブにする。
定されると、アクセスモード判定回路２６がこれを検出
し、信号ＳＡＭがアクディプになり、ボード番号比較回
路２８をアクティブにする。
するとボード番号比較回路２８は、アドレス情報Ａ１８
〜Ａ２１が当該メモリボードＭＢｉのボード番号ｉと一
致するか否かを判定する。ボード番号が一致しなければ
当該メモリボードＭＢｉでは何も行なわれない。
〜Ａ２１が当該メモリボードＭＢｉのボード番号ｉと一
致するか否かを判定する。ボード番号が一致しなければ
当該メモリボードＭＢｉでは何も行なわれない。
ボート番号が一致すると比較回路２８の出力信号ＢＡＭ
がアクティブとなり、コントローラ３４およびワード入
出力回路３２に入力される。すると読出しアクセスの場
合、メモリプレーンＰＭｉにバッファ２４を介してアド
レス情報ＡＯ〜Ａ１７が入力され、このアドレス情報Ａ
Ｏ−Ａ１７で特定された１ワード−１６ビット（１６６
画素）のデータが読出され、ワード入出力回路３２を介
してデータバス２２に出力される。また書込みアクセス
の場合、データバス２２上の１６ビットのデータがワー
ド入出力回路３２を介してメモリＰｔＶｌｉに入力され
、その１６ビットのデータがアドレス情報ＡＯ〜Ａ１７
で特定されたワードエリアに書込まれる。
がアクティブとなり、コントローラ３４およびワード入
出力回路３２に入力される。すると読出しアクセスの場
合、メモリプレーンＰＭｉにバッファ２４を介してアド
レス情報ＡＯ〜Ａ１７が入力され、このアドレス情報Ａ
Ｏ−Ａ１７で特定された１ワード−１６ビット（１６６
画素）のデータが読出され、ワード入出力回路３２を介
してデータバス２２に出力される。また書込みアクセス
の場合、データバス２２上の１６ビットのデータがワー
ド入出力回路３２を介してメモリＰｔＶｌｉに入力され
、その１６ビットのデータがアドレス情報ＡＯ〜Ａ１７
で特定されたワードエリアに書込まれる。
単独アクセスモードでメモリＰＭｉに対してアクセスが
行われるのは、８つのメモリボードＭＢ１〜ＭＢ８の内
のいずれか１つで、残る７つではボード番号が一致せず
、メモリアクセスは行われない。
行われるのは、８つのメモリボードＭＢ１〜ＭＢ８の内
のいずれか１つで、残る７つではボード番号が一致せず
、メモリアクセスは行われない。
［発明の効果］
以上詳細に説明したように、この発明に係る画像データ
記憶装置によれば、処理装置の側から与えるアドレス情
報でもって並列アクセスモードと単独アクセスモードの
二種類のアクセスモードを使い分けることができる。並
列アクセスモードでは、複数のメモリボードが並列にア
クセスされ、各メモリボードから１ビットのデータが読
出される（あるいは書込まれる）。これは１画素−複数
ビットの多値画像データを画素単位で効率良くアクセス
するのに非常に有効である。また単独アクセスモードで
は、複数のメモリボードの中の指定した１つのボードか
らワード単位で効率良くデータを読出す（あるいは書込
む）ことができる。これは１画素−１ビットの２値画像
データを高速で取扱うのに極めて有効である。
記憶装置によれば、処理装置の側から与えるアドレス情
報でもって並列アクセスモードと単独アクセスモードの
二種類のアクセスモードを使い分けることができる。並
列アクセスモードでは、複数のメモリボードが並列にア
クセスされ、各メモリボードから１ビットのデータが読
出される（あるいは書込まれる）。これは１画素−複数
ビットの多値画像データを画素単位で効率良くアクセス
するのに非常に有効である。また単独アクセスモードで
は、複数のメモリボードの中の指定した１つのボードか
らワード単位で効率良くデータを読出す（あるいは書込
む）ことができる。これは１画素−１ビットの２値画像
データを高速で取扱うのに極めて有効である。
第１図はこの発明の一実施例による画像データ記憶装置
における１つのメモリボードの構成を示すブロック図、
第２図は同上画像データ記憶装置を含んだ処理システム
の全体のブロック図、第３図は同上記憶装置の作用を説
明するための図である。 １０・・・画像データ記憶装置 １２・・・画像データ処理装置
における１つのメモリボードの構成を示すブロック図、
第２図は同上画像データ記憶装置を含んだ処理システム
の全体のブロック図、第３図は同上記憶装置の作用を説
明するための図である。 １０・・・画像データ記憶装置 １２・・・画像データ処理装置
Claims (1)
- （１）画像データ処理装置のアドレスバス、データバス
、コントロールバスに結合される複数のメモリボードか
らなり、各メモリボードが次の構成ａ〜ｅを備えている
ことを特徴とする画像データ記憶装置。 ａ・・・画像プレーンを構成する各画素にそれぞれ１ビ
ットが対応づけられ、かつ１ワードが複数ビットである
プレーンメモリ、 ｂ・・・アドレスバスの特定桁のアドレス情報を入力と
し、その入力が単独アクセスモードを示す場合および並
列アクセスモードを示す場合をそれぞれ検出するアクセ
スモード判定手段、 ｃ・・・単独アクセスモードである場合、アドレスバス
の特定桁のアドレス情報を入力とし、その入力が各メモ
リボードに各別に割当てられているボード番号と一致す
るか否かを検出すボード番号比較手段、 ｄ・・・単独アクセスモードでかつボード番号が一致し
た場合、アドレスバスの特定桁のアドレス情報で指定さ
れる上記プレーンメモリの１ワードとデータバスとを結
びつけて読出し／書込みを行なうワード入出力手段、 ｅ・・・並列アクセスモードの場合、アドレスバスの特
定桁のアドレス情報で指定される上記プレーンメモリの
１ビットとデータバスの特定のビット線とを結びつけて
読出し／書込みを行なうビット抽出入出力手段、
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13083885A JPS61289438A (ja) | 1985-06-18 | 1985-06-18 | 画像デ−タ記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13083885A JPS61289438A (ja) | 1985-06-18 | 1985-06-18 | 画像デ−タ記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61289438A true JPS61289438A (ja) | 1986-12-19 |
Family
ID=15043877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13083885A Pending JPS61289438A (ja) | 1985-06-18 | 1985-06-18 | 画像デ−タ記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61289438A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52126A (en) * | 1975-06-23 | 1977-01-05 | Nippon Telegr & Teleph Corp <Ntt> | Multi-purpose picture display unit using multi-layer memory |
| JPS5631154A (en) * | 1979-08-23 | 1981-03-28 | Victor Co Of Japan Ltd | Memory device |
| JPS5692203A (en) * | 1979-12-26 | 1981-07-25 | Yashima Chem Ind Co Ltd | Herbicide for paddy field |
| JPS586569A (ja) * | 1982-06-22 | 1983-01-14 | Nec Corp | メモリ装置 |
| JPS5866112A (ja) * | 1981-10-16 | 1983-04-20 | Toshiba Corp | コンピユ−タシステム |
-
1985
- 1985-06-18 JP JP13083885A patent/JPS61289438A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52126A (en) * | 1975-06-23 | 1977-01-05 | Nippon Telegr & Teleph Corp <Ntt> | Multi-purpose picture display unit using multi-layer memory |
| JPS5631154A (en) * | 1979-08-23 | 1981-03-28 | Victor Co Of Japan Ltd | Memory device |
| JPS5692203A (en) * | 1979-12-26 | 1981-07-25 | Yashima Chem Ind Co Ltd | Herbicide for paddy field |
| JPS5866112A (ja) * | 1981-10-16 | 1983-04-20 | Toshiba Corp | コンピユ−タシステム |
| JPS586569A (ja) * | 1982-06-22 | 1983-01-14 | Nec Corp | メモリ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4561072A (en) | Memory system handling a plurality of bits as a unit to be processed | |
| US4434502A (en) | Memory system handling a plurality of bits as a unit to be processed | |
| JPS6318227B2 (ja) | ||
| JPH03218555A (ja) | マルチプロセッサコンピュータシステムおよびデータ通信方法 | |
| US4639894A (en) | Data transferring method | |
| US7103702B2 (en) | Memory device | |
| US6633975B1 (en) | Data processing system having plurality of processors and executing series of processings in prescribed order | |
| JPS61289438A (ja) | 画像デ−タ記憶装置 | |
| GB2167583A (en) | Apparatus and methods for processing an array items of data | |
| US5982395A (en) | Method and apparatus for parallel addressing of an image processing memory | |
| JPS6076790A (ja) | メモリ装置 | |
| JPH0129634Y2 (ja) | ||
| JPS63181198A (ja) | 選択的連想記憶装置 | |
| US5678035A (en) | Image data memory control unit | |
| JPS6362083A (ja) | 射影デ−タ生成方式 | |
| JPH0758431B2 (ja) | アドレス線およびデータ線の接続システム | |
| JP2005109856A (ja) | 画像回転回路及びそれを有する画像処理装置 | |
| JPS61248144A (ja) | 画像デ−タ記憶装置 | |
| JPH01201780A (ja) | 情報処理装置 | |
| JPH0336671A (ja) | 画像データ回転処理方式 | |
| JPH03137775A (ja) | 画像処理装置 | |
| JPH03237684A (ja) | 画像記憶装置 | |
| JPS61211778A (ja) | デ−タ格納方式 | |
| JPS6297068A (ja) | 画像メモリの読み出し制御回路 | |
| JPS62206966A (ja) | デ−タ圧縮装置 |