JPS62206966A - デ−タ圧縮装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 未発明け、複数ビットの情報を圧縮して、１ビットない
し数ビットの情報にする装置に関する。

さらには詳しくは、未発明は複数ビットの情報を圧縮し
て、１ビットないし数ビットの情報にする装置において
、ＲＯＭ、ＲＡＭ等の記憶手段を中いることＫより、高
速かつ、少ない部品点数で判定アルゴリズムの変更も可
能と′シ几装置に関する。

〔従来の技術〕

従来、複数ビットの情報を圧縮して１ビットないし数ビ
ーフ）の情報にする判別方法として、ａ）ｈ／−）回路
で判別回路を作成する。

ｂ）特定の１ビットないし数ビットの情報を選択する。

ｃ）ｃｐｔｙでソフトウェア処邪により判別する０など
ｂ−知られてい比。

〔発明が解決しようとする問題点〕

しかし、前述の従来技術では、 ｃＬ）ゲート回路で判別回路を作る方法では、Ｉ！！！
に数ビットの情報に圧縮する場合において。

回路が複雑で部品点数が多く、又いつ之ん作成し九回路
は、容易に変更するのが難しい。

ｂ）特定な１ピントないし数ビットの情報を選択する方
法では、他の情報がすべて無駄になり、正確に判別でき
ない。

Ｃ）ａｐａでのソフトウェア処理では、特にアルゴリズ
ムが複雑になればなるほど遅くなる、とい５問題点ｈ’
−あっｔｏ そこで、本発明はこのような問題点を解決する几め、複
数ビットの情報を圧縮して、１ピントないし数ビットの
情報にする判別回路と［７て、＊速かつ少部品点数で判
別アルゴリズムの変更も可能である装置を得ることを目
的とする。

〔問題点を解決するための手段〕

本発明のデータ圧ＪＩ装置け、 σ）複数ピントの情報を圧縮して、１ビットないし数ビ
ットの情報にする判別回路として、ｂ）ＲＯＭ、ＲＡＭ
等の記憶手段を用いることを特徴とするものである。

〔作用〕

本発明は、ｒＩ数ビットの情報をＲＯＭ、ＲＡＭ等の記
憶手段のアドレスに入力すると、ＲＯＭ等に書かれ九内
容により判別され、１ビットないし数ビットの情報とし
て、データに出力する。

〔実施例〕

以下、本発明の一実施例として、ファクシミリの画像読
み取り部回路をあげて説明する。ｔと先げ、ＣＯＤ　（
０ｈａｒｔ１ｅ　Ｃｏｔｂ７ｙｌｅｃｌ　Ｄｅｖｉｃｅ
　　）イメージセンサを用いて画像を読入取る場合、偏
角は転送パルスにより転送される。この信号を、デジタ
ル−アナログ置換１７、デジタル値として、そのまま出
力すればよいのであるｈ″−、ｃＣｎの画素数とファク
シミリ装量の標単化に伴う勧告の画素数とが異なる場合
、情報を圧縮して出力しなければなちない。（すなわち
１画素数から得られた情報を加工してまとめなければな
らな込。）第１図に、償号ｈ；デジタル化された後の判
別回路を示す。タイミング回路５で、転送パルス（Ｔｌ
Ｍｌ　）を枦、み取り寝置く送ると、そのパルスに同期
して、信号がデジタル化された後、シフトレジスタ１に
入力される。シフトレジスタ１で、シリアル−パラレル
変換された信号は、ＲＯＭ２に入力される。ＲＯＭ２の
アドレスとして入力され元信号は、ＲＯＭの内容により
判別され、この例では２ビットの情報として出力される
。タイミング回路３で、ＴＩＭｌを８分周しｔパルス（
Ｔ　１Ｍ２　）をＲＯＭ２に続く回路にクロックとして
与えてやれば、８ビ９）の情報は２ビットに圧縮されて
１次の回路に４女られることになる。筆２図、（α）、
（ｂ）に８ビットのデータを１ビットに圧縮する例を示
す。第２図で８ビットのデータで、ＲＯＭの内容が６）
だった３３４合、１ヒ−ｔトデータとして（ｂ）に示さ
れるように１ｈ；出力される。

ココで、填１図の実施例では、８ビットから２ビットへ
の圧縮例、第２図では８ビットから１ビヴトへの圧縮例
が示されてｂるが、圧縮された後に発生するデータのビ
ット数については、全く制限がないのけ、無論のことで
ある。

又、以上の実施例では、アドレスを８ビットで与えてい
るが例えば、１６ビットで７ドレスを与えることも考え
られ、アドレスを指示するビット数についてもなんら制
限はない。

又、ＲＯＭ２からの読入出しけ、実際にはワード単位で
なされるｈｔ、その５あの必要な数だけのデータ線をバ
スに等続してかけばより０Ｍ２以上の実施例では、記憶
手段としてＲＯＭを例にとり説明１〜７ｔ　６”＝、例
えば、ＦｔＡＭ等を用いてもよい。

〔発明の効果〕

本発明のＥＯＭ等の記憶手段を中い友データ圧縮装置は
。

ｃＬ）ＲｏＭ等を甲いて、複数ビットの情報を圧縮して
１ビットないし２数ビットの情報にするので、ソフトウ
ェア処理するよりも高速になる。

ｂ）ＲａＭ等を用いるので、ＦＩＯＭ等の内容さえ書き
かえれば、判別アルゴリズムを変更することが可能であ
るので、ゲート回路で回路を組むよりも、簡凰でかつ容
易に判別アルボＩ７　、（ムを変更することができる。

Ｃ）入力され之すべでのデータを用いて生別できるので
、正確な判別ができる。

という利点がある。

【図面の簡単な説明】

第１図は、複数ビットのデータを１ビヴトｒｘいし数ビ
ットのデータに圧縮するデータ圧縮装置の一実施例を示
す図。 第２図は、例として８ビットのデータを１ビットに圧縮
することを示す図である。 １・・・・・・シフトレジスタ ２・・・・・・ＲＯＭ ３・・・・・・タイミング回路 以　　上 出願人　セイコーエプソン株式会社 第１図 （ｂ） 第２図

Claims (1)

【特許請求の範囲】
1. 圧縮される以前の情報をアドレス入力とし、該入力によ
   り指示される番地の内容の少なくとも１ビットを圧縮さ
   れた後の情報として出力する記憶手段を有することを特
   徴とするデータ圧縮装置。