JPS61284177A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、白黒あるいはカラーの入力画像信号を、ディ
ザ法等を用いてディジタルプリントするのに適した出力
信号に変換する画像処理装置に関し、特に入力画像信号
を特定の画像処理方法で領域分割し、各領域毎に異なる
処理を施す画像処理装置に関する。

〔従来技術〕

原稿画像をＣＯＤ等のラインセンサにょシ光電的に読取
シ、この読取りによって得た画像信号に基づき記録紙上
に画像記録を行なうデジタル複写機等が提案されている
。

この様な装置において、原稿に忠実且つ、高品質に画像
再現するためには、画像を高解像に読取る方法がとられ
る。

この様に、画像を高解像で読取れば、文字等の線画は鮮
明に再現される。しかしながら、印刷写真のような網点
画像等のすでにドツトあるいは線画で与えられている画
像等を高解像に読取ると、この読取出方に疑似中間調再
現のためのディザ処理を行なうと再生画像にそアレ等の
画質劣化を生じる。

また、とのモアレ等を防ぐために低解偉の読取りを行な
ったのでは再生画像のエツジ１乱れを生じる如くの欠点
がある。

〔目　的〕

本発明は以上の点に鑑みて々されたもので、高品質な画
像信号出力可能な画儂処理装蟹を提供することを目的と
する。

また、本発明の他の目的は、網点１文字、写真等の多様
な言類の画像に対して自動的に良好な出力画像を得るこ
とが可能表面備処理装置を提供することである。

また、本発明の更なる目的は、画像内容を適格に判別し
、その判別に応じて画侭処理する両便処理装置を提供す
ることである。

また、本発明の他の目的は原稿画像を光電的に読取によ
って得たｉｌｉ像゛信号処理に適し九画偉処理装蓋を提
供することである。

本発明の以上の目的とこれ以外の目的、そして、本発明
による作用効果は以下の説明よシ明らかとなるであろう
。

〔実施例〕 以下、本発明を好ましい実施例を用いて詳細に説明する
。

第１図は原稿画像を光電変換素子を用いて読取る読取装
置の構成例を示すものである。ここで、３０１は原稿、
３０２は原稿３０１を照射する光源３０３の反射笠、３
０４け原稿３０１の反射光の光路中におかれたハーフミ
ラ−１３０５＃ｉハーフミラ−３０４で反射した光の光
路を変える反射ミラー、３０６及び３０７け結像光学系
（結像レンズ群）を示す。原稿３０１け図の右から左方
向に不図示の移動機構により移動せしめられる。

原稿面３０１からの反射光の中で、ハーフミラ−３０４
を透過したものけ一方の結像光学系３０６により結像さ
れて、低解像度で原稿読攻シを行なう低解像ラインセン
サ２０２に受光される。

また、ハーフミラ−３０４で反射したものはさらに反射
ミラー３０５により光路を変更して他方の結像光学系３
０７により結像され、高解倫度で原稿読取りを行々う高
解像ラインセンサ２０１に受光される。以上の構成によ
り原稿の同一ラインの画儂力ｆ同−基板２０３上の２つ
のラインセンサ２０１及び２０２により同時に読取られ
る。

第２図は第１図示の基板２０３の上面図である。２０１
け第１図示の高解像ラインセンサであり、数十個の光電
変換素子がＸ方向に１列に並べられている。２０２は第
１図示の低解像ラインセンサであり、図の如く、高解像
ラインセンサ２０１を構成する光電変換素子より大面積
の光電変換素子がＸ方向に３列に夫々複数個差べられて
いる。第１列の低解像ラインセンサ２０２−１．第２列
の低解像ラインセンサ２０２−２及び第２列の低解像ラ
インセンサ２０２−３を構成する複数の光電変換素子は
夫々高解像ラインセンサ２０１を構成する複数の光電変
換素子に対応するものである。即ち、高解像ラインセン
サ２０１の光電変換素子Ａけ低解像ラインセンサ２０２
−１０光電変換素子Ａ′に、ラインセンサ２０１の光電
変換素子Ｂけラインセンサ２０２−２の光電変換素子Ｂ
’Ｋ、また、ラインセンサ２０１の光電変換素子Ｃけラ
インセンサ２０２−３の光電変換素子Ｃ′にの如く夫々
対応する。

以上の構成により、高解像ラインセンサ２０１の各光電
変換素子による高解像な読取信号の出力に対応して、低
解像ラインセンサ２０２の光電変換素子により低解像な
読取信号を得ることができる。

２０４及ヒ２０５Ｕ夫々パラレルイン・シ１１アルアウ
トのシフトレジスタであって、高解像ラインセンサ２０
１と低解像ラインセンサ２０２の出力が夫々のシフトレ
ジスタ２０４，２０５に水平同期信号Ｈｓｙｎｃに従っ
て一時格納され、その後、シフトクロックＣＫに従って
、シリアルにシフトされる。

以上の構成により、高解像な画像信号Ｈ−０ＵＴ及び低
解像な画像信号Ｌ−ＯＵＴが夫々、シフトレジスタ２０
４．２０５よシシリアルに出力される。

この様にしてシリアルに出力されるアナログ画像信号は
不図示の増巾器により増巾された後、所定ビットのデジ
タル画像信号に変換された後、後述する処理回路にて処
理される。

尚、第１図示の構成ではハーフミラ−により光路を分割
することにより同一ラインを２つのラインセンサで同時
に読取る様構成したが、これに限るものではなく、２つ
のラインセンサが夫々側のラインを同時に読取り、遅延
回路等により、いずれかのラインセンサの出力を遅延し
、他方の出力に合わせる構成でもよい。

第３図は第２図示の出力を処理する処理回路の一実施例
の構成を示す。ここで、１１は高い解像力を持つ第２図
示の高解像ラインセンサ２０１を含む高精細入力系、１
２け低い解像力の第２図示の低解像ラインセンサ２０２
を含むボケ入力系、１３けボケ入力系１２の出力に対し
てエツジ検出を行なうバイパスフィルタ、１４はバイパ
スフィルタ１３の出力に基づきエツジ領域の判断を行な
う領域化処理装置である。また、１５は領域化処理装置
１４の出力に基づき、高精細入力系１１からの信号とボ
ケ入力系１２からの信号を選択して、いずれか一方の信
号を出力信号とする信号選択回路である。

１６及び１７け夫々数うイン分の画像信号を格納可能な
ラインバッファであり、高精細入力系１１及びボケ入力
系１２からの信号は夫々ラインバッファ１６．１７で一
時格納され、所定時間遅延された後信号選択回路１５に
供給される。このラインバック７１６．１７による遅延
動作は、バイパスフィルタ１３及び領域化処理装置１４
の処理時間に合わせて、画像信号を信号選択回路１５に
供給するためになされる。

ボケ入力系１２から出力された画像信号Ｊは、バイパス
フィルタ１３により低周波数成分がカットされ、画像信
号Ｊ中のエツジに対応するエツジ信号にとなる。バイパ
スフィルタ１３がら出力したこのエツジ信号にけ領域化
処理装置１４によシエッジ領域の判断処理を受け、エツ
ジ領域に対して′″１”となる領域判定信号りとなる。

この領域化処理装置１４けｎｘｍ画素のブロックを設定
し、ブロック内で入力信号Ｋが閾値以上になる画素数を
計算し、この計算結果が所定値以上であれば１ｎとなる
領域判定信号りを出力する。

信号選択回路１５は、領域化処理装置１４から入力した
領域判定信号りが１１″ならば、高精細入力系１１から
の画俊信号工を出力信号Ｈとして出力し、またその領域
判定信号りが′１″でなけれはボケ入力系１２からの画
像信号Ｊ′を出力信号Ｈとして出力する。信号選択回路
１５にて選択された画像信号は、例えば２値化処理装置
等の次段処理装置に伝えられた後、それによりドツトプ
リント１表示、記憶伝送等の処理がなされる。

第４図（Ａ）　Ｆｉ上述の高精細入力系１１の入力解像
力の一例を示し、また第４図（Ｂ）は上述のボケ入力系
１２の入力解像力の一例を示す。ここで、高精細入力系
１１とボケ入力系１２のサンプリングピッチは同一であ
るとする。また、第４図（Ａ）及び（Ｂ）に示すような
入力系の解像力の上限および下限を決定する方法として
は種々提案されている。例えば、疑似中間調再現に用い
るディザマトリクスの大きさの１倍あるいは２倍の大き
さの値をちょうど解儂できなくなる解像力としてボケ入
力系１２の解像力の上限とする方法や、通常の網点原稿
の基本格子の大きさをちょうど解儂できなくなる解像力
としてボケ入力系１２の解像力の上限とする方法がある
。

第５図（Ａ）は第３図のバイパスフィルタ１３に用いる
係数行列の一例を示す。バイパスフィルタ１３け、第５
図（Ａ）に示すような係数行列と、ボケ入力系１２から
の入力信号Ｊとを積和演算する演算素子で構成される。

ここで、入力画像信号Ｊはシーケンシャルなディジタル
信号であるが、画像中の座標位置を水平、垂直方向に対
して（ｉ、ｊ）とすると、画像信号Ｊをｆ（ｉ、ｊ）と
いうように表わすことができる。

すなわち、ボケ入力系１２からの入力画＠信号Ｊをｆ（
ｉ、ｊ）、第５図（Ａ）に示すような係数行列をｍ（ｋ
、ｌりとすると、）・イノシスフィルタ１３の出力信号
にけ、次式（１）から求めたｇ（ｉ、ｊ）の値の絶対値
として求まる。

但し、ｍ（ｉ、ｊ）の係数行列は行列の中心座標を（０
，０）としている。

マタ、バイパスフィルタ１３Ｆｉ当然のことながら、第
５図（Ａ）に示す係数行列中で要素が′″０”となる部
分に関しては、積算や加算を行なわずに、要素が“０“
でない部分にのみに対して上式（りの計算を実行してい
る。第５図（Ｂ）はこの計算処理の一例を図で示したも
のである。

即ち、第５図（Ｂ）においては、画像信号ｆ（２，２）
に対して、第５図（Ａ）の係数行列を用いてバイパスフ
ィルタリング処理を行なう例を示している。

第６図（Ａ）はデータ値を高さとした場合の入力信号Ｊ
の画像中のエツジ部分の波形の一例を２次元的に示した
ものである。第６図（Ｂ）け第６図（Ａ）の波形を１次
元のＸ方向に沿って切断したものを示し、第６図（Ｃ）
は第６図（Ｂ）の波形を上式（１）で計算し九ｇ（ｉ、
ｊ）に対応する波形を示し、第６図（Ｄ）は第６図（Ｃ
）の波形の絶対値をとったものを示す。すなわち、第６
図（Ｄ）は入力信号Ｊのエツジ部に対応する位置のバイ
パスフィルタ１３から出力するエツジ信号にの波形例を
１次元方向に対して示した本のである。

第６図から明らかな様に、画像の濃度変化点において、
バイパスフィルタ１３より（Ｄ）に示す如くのエツジ信
号Ｋが出力される。尚、このエツジ信号にのレベルは濃
度の変化が急峻なほど高くなる。

第７図は上述の領域化処理装置１４の構成の一例を示す
。ここで、５０はコンパレータであり、第８図に示すよ
うにエツジ信号Ｋを特定の閾値Ｓ１と比較し、信号Ｋが
閾値Ｓ１より大ならば１１”、閾値Ｓ１以下ならば＠０
′という１　ｂｔｔ　（ピット）の２値化したエツジ候
補点信号に１を出力する。

５１はこのエツジ候補点信号に１を複数ライン分蓄える
ランダムアクセスメモリ（ＲＡＭ）である。第９図（Ａ
）はとのＲ，ＡＭ５１内のアドレス空間を示し、第９図
（Ｂ）はＲＡＭ５１中のエツジ候補点に１の格納状態例
を示す。この第９図（Ｂ）のＲＡＭ５１内のデータに対
して、読出し時１（ｎ　Ｘ　ｍ画素の長方形のブロック
（破線で示す）またはｎｘｎ画素の正方形のブロックを
設定する。このブロックを読出しアドレス制御により１
画素ずつ移動する。

５２は上述のブロック内のエツジ候補点（すたわち、エ
ツジ候補点信号に１が＠１″である画素）の数をカウン
トするカウンタである。すなわち、カウンタ５２け第９
図（Ｂ）の破線で示すブロック中でエツジ信号Ｋが所定
の閾値以上になっている画素に１が何画素あるかをカウ
ントするが、この場合は２画素と修る。このブロックを
移動させながらカウントした結果をＸ方向だけで図示し
たものが第１０図（Ａ）である。

５３は第１０図（Ｂ）に示すように、カウンタ５２から
出力されるエツジ数信号に２を特定の閾値Ｓ２と比較し
て、２値化した領域判定信号りを出力するコンパレータ
である。

また、５４はＲＡＭ５１の書込み、読み出し用のＸアド
レスを指示するＹアドレス信号ＹＡＤＲを出力するＸア
ドレスカウンタ、５５は凡ＡＭ５１の読出し用のＸアド
レスを指示するＸアドレス信号ＸＡＤＲを出力する減算
器である。

５６はＸアドレスカウンタであり、第１のクロック信号
ＣＫＩの入力毎に５カウント毎にカウントアツプしてそ
のカウント値を減算器５５へ出力する。５７はオフセッ
トカウンタであり、第１のクロック信号ＣＫＩによりク
リアされ、第２のクロック信号ＣＫ２をカウントしてそ
のカウント値を減算器５５へ出力するとともに、所定の
オフセット値に達したら桁上がり信号をオアゲート５８
に出力してゼロとなる。

５９はＲ，ＡＭ５１の書込み用のＸアドレスを指示する
Ｘアドレス信号ＸＡＤＦＬを出力する減算器である。６
０はＲＡＭ５１の書込み用のＸアドレスの初期値を設定
する初期アドレス設定器である。この初期アドレス設定
器６０によシＲ，ＡＭ５２の最大値アドレスが設定され
る。６エはコンパレータ５０の一画素毎の出力に同期し
た第３クロツクＣＫ３をカウントするＸアドレスカウン
タである。

減算器５９＃ｉ初期アドレス設定器６０にセットされた
初期アドレス値からＸアドレスカウンタ６１のカウント
値を減算し、これをＲＡＭ５１の書き込み用Ｘアドレス
信号として出力する。

Ｘアドレスカウンタ６１は減算器５９０減算結果が０と
なったことによシ、クリアされ再びクロックＣＫ３のカ
ウントを開始する。

第７図の構成におけるエツジ候補点信号に０のＲ，ＡＭ
５１への書き込み動作を説明する。尚、この書込み動作
時には、クロックＣＫＩ、ＣＫ２に従ったＸアドレスカ
ウンタ５６．オフセットカウンタ５７及び減算器５５の
動作は禁止されている。

まず、前述したラインセンサ２０１，２０２の１ライン
毎の読取動作に同期した最初の水平同期信号Ｈｓｙｎｃ
が入力するとＸアドレスカウンタ５４のカウント値が０
となる。これにより、ＲＡＭ５１の書込みのためのＹア
ドレスが０となる。そして、コンパレータ５０の各画素
出力に同期して、減算器５９の値が初期アドレスから順
次減算される。

以上により、コンパレータ５０からシリアルに出力され
る１ライン分のエツジ候補点信号に１が、ＲＡＭ５１の
ＹアドレスがＯの位置に原次格納される。

次に、ラインセンサの次ラインの読取シに同期してＸア
ドレスカウンタ５４が１カウントアツプし、ＲＡＭ５１
の書込みのためのＹアドレスが１となる。そして、コン
パレータ５０からシリアルに出力される。エツジ候補点
信号に１がＲＡＭ５１のＹアドレスが１の位置に順次格
納される。

この格納動作を１ラインの読取動作毎にＹアドレスを順
次加算することにより、コンパレータ５０からのエツジ
候補点信号に１が数ライン分（本実施例では第９図（Ａ
）の如く５ライン分）ＲＡＭ５１に格納される。

オアゲート５８は水平同期信号Ｈｓｙｎｃとオフセット
カウンタ５７の桁上がり信号との論理和をとり、その結
果をアドレスカウンタ５４に出力する。

次に、前述の様にＲＡＭ５１に数ライン分格納されたエ
ツジ候補点信号により前述のブロックを５エ５画素とし
た例を用いて、第７図の領域化処理装置１４の動作を更
に詳細に説明する。

まず不図示の信号発生器からのクロックＣＫＩによりＸ
アドレスカウンタ５６が１５”ずつ増加し、オフセット
カウンタ５７がクリアされ、かつカウンタ５２がクリア
される。また、減算器５５では、Ｘアドレスカウンタ５
６の内容からオフセットカウンタ５７の内容が差し引か
れ、Ｘアドレス信号ＸＡＤＲとなる。最初は、オフセッ
トカウンタ５７の内容は＠Ｏ１′なので、Ｘアドレス信
号ＸＡＤＲはＸアドレスカウンタ５６の内容と等しくな
る。一方、Ｘアドレスカウンタ５４はオフセットカウン
タ５７からの桁上がシ信号との論理和結果により′１”
ずつ増加するカウンタであり、カウント内容をＹアドレ
ス信号ＹＡＤＦＬとして出力している。

従って、上述のエツジ候補点信号Ｋｌが、Ｘアドレス信
号Ｘ　Ａ　Ｄ　ＲとＹアドレス信号ＹＡＤ　Ｒとを読み
出しアドレスとしてＲＡＭ５１により読出される。

この後、第２のクロック信号ＣＫ２Ｏ発生に基づいて以
下の動作が繰返えされる。すなわち、クロック信号ＣＫ
２によりオフセットカウンタ５７が増加し、これにより
減算器５５から出力するＸアドレス信号ＸＡＤＲ，がｌ
″だけ減少する。このＸアドレス信号ＸＡＤＲと上述の
Ｙアドレス信号ＹＡＤＲとを読出しアドレスとしてＲ，
ＡＭ５１からエツジ候補点信号に１が読み出される。こ
こで、オフセットカウンタ５７及びＸアドレスカウンタ
５４けブロックを５×５画素とするために５進カウンタ
となっている。従って、上述の動作を４回繰返した後の
クロック信号ＣＫ２によりオフセットカウンタ５７け桁
上がシ信号を発生して＠　Ｏｎとなる。

この様にして、ＲＡＭ５１から読出されたエツジ候補点
信号に１が＠１”ならばカウンタ５２は１”だけ増加し
、この信号に１が１０″ならばカウンタ５２はそのまま
の値（このときけ、０″）を保持する。

上述のオンセットカウンタ５７の桁上がり信号けＹアド
レスカウンタ５４に入力され、Ｙアドレスカウンタ５４
は＠１”だけ増加する。これにより、１″だけ増加した
Ｙアドレス信号ＹＡＤＲと、Ｘアドレスカウンタ５６の
内容に戻ったＸアドレス信号ＸＡＤＲとを読み出しアド
レスとして、ＲＡＭ５１からエツジ候補点信号に１が読
み出され、カウンタ５２はこの信号に１の値により上述
の動作と同様に、カウント内容の増加もしくけデータ保
持をする。

ここで、ＲＡＭ５１のＹアドレスは第９図（Ａ）Ｋ示す
ように０”から１４″までの５ライン分であり、Ｙアド
レスカウンタ５４け５進カウンタなので、上述の動作を
５回繰返すことにより、第９図（Ｂ）に破線で示す５×
５画素のブロック内の全ての画素に対応するエツジ候補
点信号ＫｌがＲ，ＡＭ５１から読み出され、カウンタ５
２により同ブロック中のエツジ候補点の数がカウントさ
れたことになる。この時のカウンタ５２の内容は、エツ
ジ数信号に２としてコンパレータ５３に出力され（第１
Ｏ図（Ａ）参照）、コンパレータ５３け所定のエツジ数
信号に２と閾値Ｓ２とを比較することにより、領域判定
信号りを出力する（第１０図（Ｂ）参照）。尚、このと
きＹアドレスカウンタ５４け５進カウンタなので上述の
処理過糧で５回増加し、最初にクロックＣＫ１が入力さ
れた時と同じ内容となっている。

このようにして領域化処理装置１４から出力された上述
の領域判定信号りけ第３図の信号選択回路１５に入力さ
れる。信号選択回路１５け領域判定信号りが１”である
エツジ領域ならは高精細入力系１１からの画像信号工を
出力し、領域判定信号りが１１”でない非エツジ領域な
らばボケ入力系１２からのボケ入力系信号Ｊを出力する
。また、この処理装置において、高精細入力系信号工及
びボケ入力系信号Ｊはラインバック７１６．１７により
数ライン分蓄えられ、これによシ、フィルタリング操作
や領域化処理によるエツジ領域信号りとの時間差が調整
されて信号選択回路１５に供給される。また、ラインセ
ンサ２０１．２０２の走査位置もこの時間差を考慮して
設定されている。

尚、他の実施例として、ラインセンサ２０２を用いたボ
ケ入力系１２の代りに高精細入力系ｌｌの出力をフィル
タリングして、ボケ入力系の入力信号に相当する信号を
作り出すローパスフィルタリング回路を設けることがで
き、これによりボケ入力系なしに前述の実施例と同様な
作用効果が得られる。

以上の様にして、ボケ入力系の入力信号に含まれるエツ
ジ信号にょシ、各領域の画像が文字。

記号等からなる画像であるか、写真、網点等の画像であ
るかを判別する。

そして、文字、記号等の画像であると判断されたならば
高精細入力系１１からの高精細読取出力を画像信号とし
て、後段の処理部に出力する。一方、写真、網点画像等
の画像であると判断されたならば、ボケ入力系１２から
のボケ読取出力を画像信号として後段の処理部に出力す
る。

従って、解像度を必要とする文字９画像等の線画は高精
細に読取るので鮮明に再現され、また、モアレ等の発生
の可能性のある写真、網点等の中間調画像は低解像で読
取るのでこの出力にディザ処理等を行なった場合にもモ
アレ等の画質劣化の除去された良好な中間調出力を得る
ことができる。

：効　果〕 以上説明したように、解像力の低い入力系からの入力信
号に基づき領域判定を行ない、この判定の結果に基づい
て解像力の高い入力系からの入力信号と解像力の低い入
力系からの入力信号とのいずれかの入力信号を出力信号
として選択するようにしているので、網点原稿を高精細
に読取った入力画像とした場合のモアレ等の画質劣化や
写真原稿の粒状性ノイズを解消し、かつ文字やエツジ部
分を鮮明に出力することができるという効果が得られる
。

【図面の簡単な説明】

第１図は原稿読取装置の一構成例を示す図、第２図は第
１図装置のラインセンサの上面図、第３図は処理回路の
実施例を示すブロック図、第４図（Ａ）は第３図の高精
細入力系１１０入力解偉力の一例を示す特性図、 第４図（Ｂ）は第３図のボケ入力系１２の入力層偉力の
一例を示す特性図、 第５図（Ａ）は第３図のバイパスフィルタ１３に用いる
係数行列ｍ（ｋ、ｌりの一例を示す説明図、 第５図（Ｂ）はバイパスフィルタ１３の動作例を示す説
明図、 第６図（Ａ）、（Ｂ）は画像中のエツジ部分のボケ入力
信号Ｊの一例を示した波形図、 第６図（Ｃ）はバイパスフィルタ中の信号ｇの一例を示
した波形図、 第６図（Ｄ）はバイパスフィルタ後のエツジ信号の一例
を示した波形図、 第７図は第３図の領域化処理装置１４の構成の一例を示
すブロック図、 第８図（Ａ）、（Ｂ）は第７図のコンパレータ５０の動
作を説明する波形図、 第９図（Ａ）、（Ｂ）は第７図のＲ，ＡＭ５１のデータ
格納状態の一例を示す説明図、 第１０図（Ａ）、（Ｂ）は第７図のコンパレータ５３の
動作を説明する波形図である。 １１・・・高精細入力系、１２・・・ボケ入力系、１３
・・・バイパスフィルタ回路、１４・−・領域化処理装
置、１５・・・信号選択回路、５０．５３・・・コンパ
レータ。 （△） ０゛　　　　　　３　　　　　　　　　８　　ゞ　　〔
ラインテン３ら７〕（Ｄ） （Ｂ） 第ｑ図 （’Ａ） ジー一一一争　×了ばしス ジー一一◆Ｘ （△） （Ｂ） −Ａつ凸−

Claims (1)

1. 【特許請求の範囲】 高解像に原稿画像を読取る第１のラインセンサと、 低解像に原稿画像を読取る第２のラインセンサと、 上記第２のラインセンサの出力データにより原稿画像の
   内容を判別する判別手段と、 上記判別手段の判別結果に従つて、上記第１のラインセ
   ンサと第２のラインセンサのいずれかの出力データを選
   択する選択手段とを有することを特徴とする画像処理装
   置。