JPS61283152A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61283152A JPS61283152A JP60124660A JP12466085A JPS61283152A JP S61283152 A JPS61283152 A JP S61283152A JP 60124660 A JP60124660 A JP 60124660A JP 12466085 A JP12466085 A JP 12466085A JP S61283152 A JPS61283152 A JP S61283152A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference potential
- semiconductor device
- output
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置内の基準電位配線の構造に係シ、
該配線の電位が浮動することにより生ずるノイズ、ある
いは内部回路の干渉を防止する改良に関する。
該配線の電位が浮動することにより生ずるノイズ、ある
いは内部回路の干渉を防止する改良に関する。
従来の半導体装置における基準電位配線を第２図に示す
。この半導体装置はメモリ回路を例示したもので、半導
体全回路１０を説明の便宜上、出カバソファ回路５．出
力回路６の出力回路部とセルアレイ７、周辺回路８など
のその他の主回路部とにわけている。半導体装置のパッ
ケージ基準電位端子のリードフレーム１と、半導体ペレ
ット側に設けたポンディングパッド３との間をボンディ
ング線２で接続し、ポンディングパッド３から金属配線
４により、出力バッファ回路５．出力回路６．セルアレ
イ７、周辺回路８にそれぞれ基準電位が供給されている
。
。この半導体装置はメモリ回路を例示したもので、半導
体全回路１０を説明の便宜上、出カバソファ回路５．出
力回路６の出力回路部とセルアレイ７、周辺回路８など
のその他の主回路部とにわけている。半導体装置のパッ
ケージ基準電位端子のリードフレーム１と、半導体ペレ
ット側に設けたポンディングパッド３との間をボンディ
ング線２で接続し、ポンディングパッド３から金属配線
４により、出力バッファ回路５．出力回路６．セルアレ
イ７、周辺回路８にそれぞれ基準電位が供給されている
。
リードフレーム１．半導体ペレットの金属配線４はその
幅を広くとってインダクタンスを小さくできるが、ポン
ディング＠２は線径が小さくそのインダクタンスの影響
が無視できない。
幅を広くとってインダクタンスを小さくできるが、ポン
ディング＠２は線径が小さくそのインダクタンスの影響
が無視できない。
このインダクタンスＬを流れる電流ｉの変化にｉ
よりＬ石なる電圧変動が半導体回路側の基準電位の変動
として表われ、ノイズが生ずるとともに回路干渉が生ず
る。半導体装置がスタティック動作を行なうものでは、
第３図のように、電流能力の大きいトランジスタを有す
る出力回路が動作し、出力データがハイインピーダンス
から１０”に変化するとき、大電流が基準電位配線に流
れこみ、図示のようにノイズが発生する。
として表われ、ノイズが生ずるとともに回路干渉が生ず
る。半導体装置がスタティック動作を行なうものでは、
第３図のように、電流能力の大きいトランジスタを有す
る出力回路が動作し、出力データがハイインピーダンス
から１０”に変化するとき、大電流が基準電位配線に流
れこみ、図示のようにノイズが発生する。
出力データがハイインピーダンスから１１″に変化する
ときにもノイズが発生する。このため出力データのマー
ジン低下とともに、基準点電位が変動する分他の回路の
動作マージン低下をも招く。これをカバーするため振幅
を大きくすればスピード遅れの原因にもなる。さらにア
ドレス端子の全人力データが１１″から１ｏ“あるいは
Ｏ′″から１１”に変化するときにも電流変化ｄｉ／ｄ
ｔが大きく入力レベルのマージン低下を生じ易くしてい
た。
ときにもノイズが発生する。このため出力データのマー
ジン低下とともに、基準点電位が変動する分他の回路の
動作マージン低下をも招く。これをカバーするため振幅
を大きくすればスピード遅れの原因にもなる。さらにア
ドレス端子の全人力データが１１″から１ｏ“あるいは
Ｏ′″から１１”に変化するときにも電流変化ｄｉ／ｄ
ｔが大きく入力レベルのマージン低下を生じ易くしてい
た。
半導体装置が、ダイナミック動作を行なうものでも、出
力回路が動作し、出力データが有効状態になっていると
き、デコーダ回路のプリチャージ信号がＯ′″から＠１
″に変化した場合、大きな電流が基準電位配線に流れこ
みノイズを発生し、その分だけ出力データがマージン不
足となり、その結果スイッチングスピードをあげられな
い原因にもなっていた。
力回路が動作し、出力データが有効状態になっていると
き、デコーダ回路のプリチャージ信号がＯ′″から＠１
″に変化した場合、大きな電流が基準電位配線に流れこ
みノイズを発生し、その分だけ出力データがマージン不
足となり、その結果スイッチングスピードをあげられな
い原因にもなっていた。
上記問題点を解決するためには、回路的にノイズに鈍感
なヒステリシスループをもつ帰還回路を用いることも考
えられている。しかし、本発明の目的は、特別な回路変
更を行なわず、半導体装置のボンディング形状およびポ
ンディングパッドから各回路に電気的に接続している基
準電位配線の形状を変えることで、基準電位配線のイン
ダクタンスを減少させ、ノイズ発生量を少なくするとと
もＫ、半導体装置内の回路間のノイズ干渉を押え、入力
レベル、出力レベルあるいは内部回路動作マージンを広
くした高安定な半導体装置を提供することにある。
なヒステリシスループをもつ帰還回路を用いることも考
えられている。しかし、本発明の目的は、特別な回路変
更を行なわず、半導体装置のボンディング形状およびポ
ンディングパッドから各回路に電気的に接続している基
準電位配線の形状を変えることで、基準電位配線のイン
ダクタンスを減少させ、ノイズ発生量を少なくするとと
もＫ、半導体装置内の回路間のノイズ干渉を押え、入力
レベル、出力レベルあるいは内部回路動作マージンを広
くした高安定な半導体装置を提供することにある。
本発明においては、半導体装置を構成する回路を２分し
、出力回路部とその他の主回路部と−し、前記各部に別
々に基準電位を与えるパッドを半導体ペレット側に設け
、前記各パッドを、半導体装置のパッケージ基準電位端
子に接続されているリードフレームとボンディング線に
より接続するようＫしている。
、出力回路部とその他の主回路部と−し、前記各部に別
々に基準電位を与えるパッドを半導体ペレット側に設け
、前記各パッドを、半導体装置のパッケージ基準電位端
子に接続されているリードフレームとボンディング線に
より接続するようＫしている。
したがって半導体装置の出力回路部、主回路部は基準電
位点を別々にしているが、半導体パッケージの基準電位
端子にリードフし一ム、ボンディング線によって電気接
続され同一の基準電位に保つようにしている。
位点を別々にしているが、半導体パッケージの基準電位
端子にリードフし一ム、ボンディング線によって電気接
続され同一の基準電位に保つようにしている。
ボンディング線が２本あることから、インピーダンスは
１／２になる。したがって、半導体装置内の回路に生じ
たノイズに７対してその分だけノイズ量が減少する。ま
た出力回路部と主回路部とを分割しているから、基準点
を介しての相互のノイズ干渉がない。出力回路部は電流
値が犬きく、ノイズ干渉の大部分は出力回路部に起因す
るからこの分割は極めて有効である。
１／２になる。したがって、半導体装置内の回路に生じ
たノイズに７対してその分だけノイズ量が減少する。ま
た出力回路部と主回路部とを分割しているから、基準点
を介しての相互のノイズ干渉がない。出力回路部は電流
値が犬きく、ノイズ干渉の大部分は出力回路部に起因す
るからこの分割は極めて有効である。
以下、図面を参照して、本発明の一実施例につき説明す
る。半導体装置としては、第２図と同様にメモリ回路と
する。半導体チップの回路は出力回路部１０ ａと主回
路部１０ ｂとにわかれ、出力回路部１０ ａは出力パ
ツファ回路５．出力回路６から構成され、主回路部１０
ｂはセルアレイ７、周辺回路８から構成されているも
のとする。
る。半導体装置としては、第２図と同様にメモリ回路と
する。半導体チップの回路は出力回路部１０ ａと主回
路部１０ ｂとにわかれ、出力回路部１０ ａは出力パ
ツファ回路５．出力回路６から構成され、主回路部１０
ｂはセルアレイ７、周辺回路８から構成されているも
のとする。
出力回路部１０ ａは、半導体テップに設けたボンディ
ングパッド３ａＫ各回路が金属配線４ａにより接続され
、このパッド３ａが基準電位点になっている。主回路部
１０ ｂは、半導体チップに設けた別のボンディングパ
ッド３ｂＫ各回路が金属配線４ｂＫより接続され、この
パッド３ｂが基準電位点になっている。そして、パッド
３ａとパッド３ｂとはパッケージの基準電位端子に接続
されたリードフレームｌとそれぞれボンディングワイヤ
２ａ＊２ｂで接続しである。
ングパッド３ａＫ各回路が金属配線４ａにより接続され
、このパッド３ａが基準電位点になっている。主回路部
１０ ｂは、半導体チップに設けた別のボンディングパ
ッド３ｂＫ各回路が金属配線４ｂＫより接続され、この
パッド３ｂが基準電位点になっている。そして、パッド
３ａとパッド３ｂとはパッケージの基準電位端子に接続
されたリードフレームｌとそれぞれボンディングワイヤ
２ａ＊２ｂで接続しである。
上記構成では、ボンディング線２ａ、２ｂと並列になっ
ているため、そのインダクタンスは１／２になり、内部
回路動作時に、内部動作接点と基板との容量結合により
基準電位点に発生すｉ るノイズはＬπによりＬの減少した分だけ小さくできる
。 また出力回路部の基準電位点をその他の主回路部と
わけて、別に設けたことにより、出力回路が動作したと
き発生するノイズは、主回路部の基準電位点に対して影
響を与えないから、ノイズ干渉がない。したがって出力
レベルにより、人力レベルに影響を与えることがなく、
各レベルおよび内部回路動作マージンの広い高安定な特
性の半導体装置が得られる。
ているため、そのインダクタンスは１／２になり、内部
回路動作時に、内部動作接点と基板との容量結合により
基準電位点に発生すｉ るノイズはＬπによりＬの減少した分だけ小さくできる
。 また出力回路部の基準電位点をその他の主回路部と
わけて、別に設けたことにより、出力回路が動作したと
き発生するノイズは、主回路部の基準電位点に対して影
響を与えないから、ノイズ干渉がない。したがって出力
レベルにより、人力レベルに影響を与えることがなく、
各レベルおよび内部回路動作マージンの広い高安定な特
性の半導体装置が得られる。
なお半導体装置としては、メモリに限定されるものでな
く、ゲートアレイ装置、マイコン装置などに適用される
ことはいうまでもなり０
く、ゲートアレイ装置、マイコン装置などに適用される
ことはいうまでもなり０
第１図は本発明の一実施例の、第２図は従来例の、それ
ぞれ基準電位の配線状態を示す説明図、第３図は従来例
の装置の出力データ動作図である。 １・・・基準電位端子のリードフレーム、２．２ａ 、
２ｂ・・・ボンディング線、３．３ａ 、３ｂ・・・（
ボンディング）パッド、４．４ａ、４ｂ・・・金属配線
、 １０ ａ・・・出力回路部、 １０ ｂ・・・主回路部。
ぞれ基準電位の配線状態を示す説明図、第３図は従来例
の装置の出力データ動作図である。 １・・・基準電位端子のリードフレーム、２．２ａ 、
２ｂ・・・ボンディング線、３．３ａ 、３ｂ・・・（
ボンディング）パッド、４．４ａ、４ｂ・・・金属配線
、 １０ ａ・・・出力回路部、 １０ ｂ・・・主回路部。
Claims (1)
- 半導体装置を構成する回路を２分し、出力回路部とその
他の主回路部とし、前記各部に別々に基準電位を与える
パッドを半導体ペレット側に設け、前記各パッドが半導
体装置のパッケージ基準電位端子に接続されているリー
ドフレームとボンディング線により接続してあることを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60124660A JPS61283152A (ja) | 1985-06-07 | 1985-06-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60124660A JPS61283152A (ja) | 1985-06-07 | 1985-06-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61283152A true JPS61283152A (ja) | 1986-12-13 |
Family
ID=14890896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60124660A Pending JPS61283152A (ja) | 1985-06-07 | 1985-06-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61283152A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59193046A (ja) * | 1983-04-15 | 1984-11-01 | Hitachi Ltd | 半導体集積回路装置 |
| JPS6014460A (ja) * | 1983-07-04 | 1985-01-25 | Mitsubishi Electric Corp | 半導体集積回路 |
-
1985
- 1985-06-07 JP JP60124660A patent/JPS61283152A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59193046A (ja) * | 1983-04-15 | 1984-11-01 | Hitachi Ltd | 半導体集積回路装置 |
| JPS6014460A (ja) * | 1983-07-04 | 1985-01-25 | Mitsubishi Electric Corp | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4808844A (en) | Semiconductor device | |
| US5973554A (en) | Semiconductor device structured to be less susceptible to power supply noise | |
| US5757226A (en) | Reference voltage generating circuit having step-down circuit outputting a voltage equal to a reference voltage | |
| KR940012600A (ko) | 소음 발생을 억제하는 개량된 출력 드라이버 회로 및 번 인테스트를 위한 개량된 반도체 집적 회로장치 | |
| US5382847A (en) | Output buffer circuits including voltage compensation | |
| JPH0621320A (ja) | 半導体集積回路装置 | |
| JP2643872B2 (ja) | ボンディング・オプション回路 | |
| US5386127A (en) | Semiconductor device having groups of pads which receive the same signal | |
| US6359463B2 (en) | Method and apparatus for reducing induced switching transients | |
| KR910020721A (ko) | 반도체 메모리 소자 | |
| US6060946A (en) | Semiconductor device having improved immunity to power supply voltage fluctuations | |
| IE52453B1 (en) | Semiconductor integrated circuit devices | |
| JPS61283152A (ja) | 半導体装置 | |
| KR0175022B1 (ko) | 반도체 기억장치의 데이터 입출력 모드 변환장치 | |
| JPS6335106B2 (ja) | ||
| KR19980082531A (ko) | 반도체소자의 파워라인 장치 | |
| JPH06204847A (ja) | 出力回路及び半導体集積回路装置 | |
| JPH05128855A (ja) | 半導体装置 | |
| JP2915319B2 (ja) | 半導体装置 | |
| JPH0438863A (ja) | 半導体集積回路 | |
| JPH07254826A (ja) | 電圧変換回路 | |
| JP4152929B2 (ja) | 半導体装置 | |
| JPH11168176A (ja) | 半導体集積回路装置 | |
| JPH0573272B2 (ja) | ||
| JPS62276867A (ja) | 半導体集積回路装置 |