JPS6128104A - シ−ケンスコントロ−ラのメモリシステム - Google Patents

シ−ケンスコントロ−ラのメモリシステム

Info

Publication number
JPS6128104A
JPS6128104A JP15033484A JP15033484A JPS6128104A JP S6128104 A JPS6128104 A JP S6128104A JP 15033484 A JP15033484 A JP 15033484A JP 15033484 A JP15033484 A JP 15033484A JP S6128104 A JPS6128104 A JP S6128104A
Authority
JP
Japan
Prior art keywords
memory
controller
sequence
machine tool
written
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15033484A
Other languages
English (en)
Inventor
Motonobu Shibata
柴田 元信
Kenji Hara
憲二 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Manufacturing Co Ltd filed Critical Yaskawa Electric Manufacturing Co Ltd
Priority to JP15033484A priority Critical patent/JPS6128104A/ja
Publication of JPS6128104A publication Critical patent/JPS6128104A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/18Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/414Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller
    • G05B19/4147Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller characterised by using a programmable interface controller [PIC]
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/11Plc I-O input output
    • G05B2219/1159Image table, memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野」 本発明は、工作機用のシーケンスコントローラにおけメ
モリシステムに関するものである。
〔従来の技術」 現在、工作機用のシーケンスコントローラにおいて、工
作機を制御するユーザプログラム、工作機の動作を規定
するパラメータ、及びその他のデータはその量が増大し
つつある。
このような状況に対処するため、従来では、保守上及び
価格上の優位性から上記シーケンスコントローラの内部
又は外部に設置される保持形メモリのデータも、上記多
量のデータとともに同一の保持形記憶装置内へ格納して
いた。
〔発明が解決しようとする問題点」 ところがこの時問題となるのは、シーケンスプログラム
上で書き込まれたデータが何時、保持形メモリ上へ書き
込まれたかをシーケンスプログラム上にて認識する方法
である。
従来から知られる方法には、シーケンスプログラムでの
マクロ命令(複合的な命令)を用いて保持形メモリへの
書き込み動作の完了を認識する方法がある。
しかし、この方法は、工作機の制御を目的とするシーケ
ンスプログラムK、単に保持形メモリへの書き込みを認
識するだめのプログラムが付加され、プログラムが複雑
になるという欠点がある。
〔問題点を解決するだめの手段〕
上記問題点を解決するため、本発明では、工作機用シー
ケンスコントローラの内部にシーケンス用メモリ製外の
メモリ領域を2つ設ける。その2つのメモリ領域は、保
持形メモリイメージ(11、保持形メモリイメージ(I
llと称する。
そして、保持形メモリイメージ+11に書き込まれたデ
ータは、外部記憶装置内の保持形メモリに書き込み、さ
らに、保持形メモリイメージ(fi+に書き込まれるよ
うに構成する。7 〔作 用〕 このような手段をとることによって、シーケンスコント
ローラの内部の保持形メモリイメージ(II)は、外部
記憶装置の保持形メモリと同一の内容を記憶することに
なる。
〔実施例〕
以下、本発明の具体的実施例を図示して説明す工は工作
機、2は工作機コントローラ(例えば数値制御装置)、
3はシーケンスコントローラ、4は外部記憶装置である
シーケンスコントローラ3は概念的にみると、シーケン
スプログラム5、シーケンス用メモリ6、保持形メモリ
イメージ(I)7、保持形メモリイメージ(])8から
なっている。
外部記憶装置4は保持形メモリ9を備えている。
さて、保持形メモリイメージ(■)7に書かれたデータ
は、ライン10を通シ工作機コントローラ2に入力され
、さらにライン11を通り外部記憶装置4内の保持形メ
モリ9へ書き込まれる。
この保持形メモリ9のデータはライン12を経て、工作
機コントローラ2、さらにライン13を経てシーケンス
コントローラ3の保持形メモリイメージ(■)8に書き
込まれる。
この時点で、外部記憶装置4内の保持形メモリ9とシー
ケンスコントローラs内の保持形メ¥リイメージ(■)
8との内容は同一となる。
次にシーケンスコントローラ3は、保持形メモリイメー
ジ(■)8に書かれたデータをシーケンス用メモリ6へ
転送する。
シーケンスプログラム上で、保持形メモリ9への書き込
みを行う際、シーケンスコントローラ3は保持形メモリ
9への書き込み動作を認識すると通常のシーケンス用メ
モリ6へ書き込むかわりに保持形メモリイメージ(I)
7へ書き込む。
同様に、シーケンスプログラム上で保持形メモリ9のデ
ータを読み出す際、シーケンスコントローラ3は保持形
メモリイメージflll 8のデータを読み出す。
つまシン−ケンスコントローラ3内の保持形メモリイメ
ージ(1)7及びflll 8は、外部記憶装置4内の
保持形メモリの状態と一致することになる。
〔発明の効果] 以上説明した本発明によれば、シーケンスコントローラ
内の保持形メモリイメージ(1)に書き込みを行うだけ
で、外部記憶装置内の保持形メモリに確実に書き込まれ
、それがさらにシーケンスコントローラ内の保持形メモ
リイメージ1ll)に書き込まれるので、シーケンスコ
ントロ〜うは外部記憶装置内の保持形メモリの書き込み
完了を確認するンーケンス動作が不要となる。
このためシーケンスコントローラのシーケンスプログラ
ムが簡単になるという大きな効果がある。
【図面の簡単な説明】
図面は、本発明の具体的実施例である。 1:工作機 2:工作機コントローラ 3ニジ−ケンスコントローラ 4:外部記憶装置 手続補正層(自発) 昭和59年10月 3日 1、事件の表示 昭和59年特許願第150334号 2、発明の名称 シーケンスコントローラのメモリシステム3、補正をす
る者 事件との関係  特許出願人 住所 福岡県北九州市八幡西区大字藤田2346番地明
II書の「発明の詳細な説明Jの欄 5JI、補正の内容 明細書3頁13行[込まれるように構成する。」とある
訂正する。 以上

Claims (1)

    【特許請求の範囲】
  1. 工作機を制御する工作機コントローラと、該工作機コン
    トローラを制御するシーケンスコントローラと、これら
    の制御に必要なデータを記憶する保持形メモリを有する
    外部記憶装置とからなるシステムにおいて、シーケンス
    コントローラ内に、シーケンス用メモリ以外のメモリ領
    域を設け、一方のメモリに書き込まれたデータは、工作
    機コントローラを経由して外部記憶装置の保持形メモリ
    に書き込み、さらに工作機コントローラを経由してシー
    ケンスコントローラに戻って、他方のメモリ領域に書き
    込むことを特徴とするシーケンスコントローラのメモリ
    システム。
JP15033484A 1984-07-18 1984-07-18 シ−ケンスコントロ−ラのメモリシステム Pending JPS6128104A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15033484A JPS6128104A (ja) 1984-07-18 1984-07-18 シ−ケンスコントロ−ラのメモリシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15033484A JPS6128104A (ja) 1984-07-18 1984-07-18 シ−ケンスコントロ−ラのメモリシステム

Publications (1)

Publication Number Publication Date
JPS6128104A true JPS6128104A (ja) 1986-02-07

Family

ID=15494736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15033484A Pending JPS6128104A (ja) 1984-07-18 1984-07-18 シ−ケンスコントロ−ラのメモリシステム

Country Status (1)

Country Link
JP (1) JPS6128104A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005396B2 (en) * 2000-06-28 2006-02-28 Ferro France-S.A.R.L. Enamel composition

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7005396B2 (en) * 2000-06-28 2006-02-28 Ferro France-S.A.R.L. Enamel composition

Similar Documents

Publication Publication Date Title
JPS6128104A (ja) シ−ケンスコントロ−ラのメモリシステム
JPS57196677A (en) Storage device for character graphic information
JPH07129220A (ja) プログラム実行履歴データ表示機能を備えたロボット制御装置
JPS6017547A (ja) 動作履歴記憶装置
JPH0232652B2 (ja)
JPS6029805A (ja) プログラマブルコントロ−ラ
JPH0129639Y2 (ja)
JP2555325B2 (ja) 表示装置
JPS6346862B2 (ja)
JPH01180620A (ja) ディスク制御装置
JPS59223851A (ja) フアクトリ−オ−トメ−シヨン用コントロ−ラ
JPS54104751A (en) Data processor
JPS6487259A (en) Imaging system
JPS62147555A (ja) プログラム内蔵集積回路
JPS6286391A (ja) 表示装置
JPH07129396A (ja) 読み出し専用記憶装置のパッチ方法
JPS61107593A (ja) 磁気バブルメモリ装置
JPS61250746A (ja) 入出力装置
JPS59195271A (ja) Crtデイスプレイ用メモリ装置
JPH04107666A (ja) Dma転送方式
JPS5552597A (en) Memory unit
JPS62191982A (ja) グラフ出力制御方式
JPS59173859A (ja) バツフアメモリ制御方法
JPH0229836A (ja) メモリのバンク切替方式
JPH03116264A (ja) 画像表示メモリ装置