JPS61278935A - 処理モ−ド変更方式 - Google Patents
処理モ−ド変更方式Info
- Publication number
- JPS61278935A JPS61278935A JP12101585A JP12101585A JPS61278935A JP S61278935 A JPS61278935 A JP S61278935A JP 12101585 A JP12101585 A JP 12101585A JP 12101585 A JP12101585 A JP 12101585A JP S61278935 A JPS61278935 A JP S61278935A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- branch
- address
- mode information
- history table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ処理装置における処理モード変更方式
、特に分岐命令の実行に伴って処理モードを変更する方
式に関する。
、特に分岐命令の実行に伴って処理モードを変更する方
式に関する。
一般に、データ処理装置には、各種処理モードが定義さ
れており、これら処理モードのうち、システム管理上ユ
ーザープログラムから直接変更されては困るものは、オ
ペレーティングシステム（Ｏ３）に処理モードの変更を
依願するようになっている。このＯ８による処理モード
の変更のためには、数十〜数百ステップのソフトウェア
命令を実行する必要があり、モード変更の際のオーバー
ヘッドとなっていた。
れており、これら処理モードのうち、システム管理上ユ
ーザープログラムから直接変更されては困るものは、オ
ペレーティングシステム（Ｏ３）に処理モードの変更を
依願するようになっている。このＯ８による処理モード
の変更のためには、数十〜数百ステップのソフトウェア
命令を実行する必要があり、モード変更の際のオーバー
ヘッドとなっていた。
このような従来の不具合を解消するために、例えば、特
公昭５７−１６４２９号公報に示されるように、処理モ
ード情報をアドレス変換テーブルに備えることによりモ
ード変更の際のオーバーヘッドを削減するものがすでに
提案されている。
公昭５７−１６４２９号公報に示されるように、処理モ
ード情報をアドレス変換テーブルに備えることによりモ
ード変更の際のオーバーヘッドを削減するものがすでに
提案されている。
しかし、命令の先取りを行うデータ処理装置では、一般
に処理の高速化のためにパイプライン処理が採用されて
おり、命令の先取りの制御とアドレス変換の制御とでは
一般に異なるパイプラインステージで処理されることが
多い、このため、命令の先取り制御部が変更後のモード
情報を知るためには、第２図に点線で図示するようにア
ドレス変換の終了を待つ必要があった。
に処理の高速化のためにパイプライン処理が採用されて
おり、命令の先取りの制御とアドレス変換の制御とでは
一般に異なるパイプラインステージで処理されることが
多い、このため、命令の先取り制御部が変更後のモード
情報を知るためには、第２図に点線で図示するようにア
ドレス変換の終了を待つ必要があった。
また、分岐命令処理の高速化のために分岐ヒストリテー
ブルにより分岐先命令アドレスを予測することが知られ
ているが、分岐先命令アドレスを予測しても前述のごと
くアドレス変換の終了までモード情報が確定しないため
、分岐命令処理にオーバーヘッドを生じるという欠点が
ある。
ブルにより分岐先命令アドレスを予測することが知られ
ているが、分岐先命令アドレスを予測しても前述のごと
くアドレス変換の終了までモード情報が確定しないため
、分岐命令処理にオーバーヘッドを生じるという欠点が
ある。
Ｃ問題点を解決するための手段〕
本発明の処理モード変更方式は、分岐命令のアドレスと
この分岐命令の分岐先命令アドレスとを対にして記憶す
る分岐ヒストリテーブルを有し命令の先取りを行うデー
タ処理装置の処理モード変更方式において、命令の先取
りを制御するモード情報を格納するモード情報格納手段
と、先取りされた命令のアドレスにより前記分岐ヒスト
リテーブルに記憶された前記分岐命令のアドレスを検索
する検索手段と、前記分岐先命令アドレスに対応して前
記命令の先取りを制御するモード情報を前記分岐ヒスト
リテーブルに予め格納する手段と、前記先取りされた命
令のアドレスに対応する前記分岐命令のアドレスの検出
に応答してこの検出された分岐命令のアドレスと対をな
す前記分岐先命令アドレスに対応する前記モード情報を
前記分岐ヒストリテーブルから前記モード情報格納手段
に設定する設定手段とを有している。
この分岐命令の分岐先命令アドレスとを対にして記憶す
る分岐ヒストリテーブルを有し命令の先取りを行うデー
タ処理装置の処理モード変更方式において、命令の先取
りを制御するモード情報を格納するモード情報格納手段
と、先取りされた命令のアドレスにより前記分岐ヒスト
リテーブルに記憶された前記分岐命令のアドレスを検索
する検索手段と、前記分岐先命令アドレスに対応して前
記命令の先取りを制御するモード情報を前記分岐ヒスト
リテーブルに予め格納する手段と、前記先取りされた命
令のアドレスに対応する前記分岐命令のアドレスの検出
に応答してこの検出された分岐命令のアドレスと対をな
す前記分岐先命令アドレスに対応する前記モード情報を
前記分岐ヒストリテーブルから前記モード情報格納手段
に設定する設定手段とを有している。
次に、本発明について図面を参照して詳細に説明する。
第１図は、本発明の一実施例を示すブロック図である。
命令カウンタｌは、選択器２０および信号＆１４０１を
介してアドレス変換等を行うバッファ制御部（図示せず
）に接続され、信号ｍ １０１を介して分岐ヒストリテ
ーブル２および比較器３にそれぞれ接続されている０分
岐ヒストリテーブル２は、第３図に示すように、命令ア
ドレスを格納する命令アドレス部２ａと、分岐先命令ア
ドレスを格納する分岐先命令アドレス部２ｂと、モード
情報を格納するモード情報部２ｃとからなり、命令アド
レス部２ａは比較器３に接続されている。また、分岐先
命令アドレス部２ｂは、信号線２０１を介して分岐先命
令アドレスレジスタ４に接続されている。さらに、モー
ド情報部２ｃは、信号線２０２および選択器１０を介し
てモードレジスタ５に接続されている。上記分岐先命令
アドレスレジスタ４およびモードレジスタ５は、比較器
３の出力によって制御され、分岐先命令アドレスレジス
タ４の出力は信号線２０３、選択器２０および信号線４
０１を介してバッファ制御部に接続されている。
介してアドレス変換等を行うバッファ制御部（図示せず
）に接続され、信号ｍ １０１を介して分岐ヒストリテ
ーブル２および比較器３にそれぞれ接続されている０分
岐ヒストリテーブル２は、第３図に示すように、命令ア
ドレスを格納する命令アドレス部２ａと、分岐先命令ア
ドレスを格納する分岐先命令アドレス部２ｂと、モード
情報を格納するモード情報部２ｃとからなり、命令アド
レス部２ａは比較器３に接続されている。また、分岐先
命令アドレス部２ｂは、信号線２０１を介して分岐先命
令アドレスレジスタ４に接続されている。さらに、モー
ド情報部２ｃは、信号線２０２および選択器１０を介し
てモードレジスタ５に接続されている。上記分岐先命令
アドレスレジスタ４およびモードレジスタ５は、比較器
３の出力によって制御され、分岐先命令アドレスレジス
タ４の出力は信号線２０３、選択器２０および信号線４
０１を介してバッファ制御部に接続されている。
次に、このように構成された本実施例の処理モード変更
方式の動作について説明する。
方式の動作について説明する。
まず、命令の先取りが始まると、命令カウンタｌで示さ
れるアドレスが、選択器２０および信号線４０１を介し
てバッファ制御部に送出される。また、これと同時に、
命令カウンタ１の出力は、信号線１０１を介して分岐ヒ
ストリテーブル２を検索し、これから取り出される命令
のアドレスが分岐ヒストリテーブル２の命令アドレス部
２ａに記憶されているかどうかが検索される。比較器３
により記憶されていることが検出されると、これから取
り出される命令が分岐命令であることを意味するので、
制御線３０１を介して分岐先命令アドレスレジスタ４お
よびモードレジスタ５に分岐先命令アドレスおよびモー
ド情報のセット信号が送出される。これにより、分岐ヒ
ストリテーブル２の分岐先命令アドレス部２ｂから検出
された命令アドレスに対応する分岐先命令アドレスが信
号［２０１を通じて分岐先命令アドレスレジスタ４に格
納される。また、分岐ヒストリテーブル２のモード情報
部２ｃから分岐先命令アドレスレジスタ４に格納された
分岐先命令アドレスに対応するモード情報が、信号線２
０２および選択器１０を介してモードレジスタ５に格納
される。
れるアドレスが、選択器２０および信号線４０１を介し
てバッファ制御部に送出される。また、これと同時に、
命令カウンタ１の出力は、信号線１０１を介して分岐ヒ
ストリテーブル２を検索し、これから取り出される命令
のアドレスが分岐ヒストリテーブル２の命令アドレス部
２ａに記憶されているかどうかが検索される。比較器３
により記憶されていることが検出されると、これから取
り出される命令が分岐命令であることを意味するので、
制御線３０１を介して分岐先命令アドレスレジスタ４お
よびモードレジスタ５に分岐先命令アドレスおよびモー
ド情報のセット信号が送出される。これにより、分岐ヒ
ストリテーブル２の分岐先命令アドレス部２ｂから検出
された命令アドレスに対応する分岐先命令アドレスが信
号［２０１を通じて分岐先命令アドレスレジスタ４に格
納される。また、分岐ヒストリテーブル２のモード情報
部２ｃから分岐先命令アドレスレジスタ４に格納された
分岐先命令アドレスに対応するモード情報が、信号線２
０２および選択器１０を介してモードレジスタ５に格納
される。
分岐命令が検出されたので、後続命令の取出しのための
アドレスは分岐先命令アドレスレジスタ４より信号線２
０３、選択器２０および信号線４０１を介してバッファ
制御部に送出される。この際、モードレジスタ５には分
岐命令を処理するためのモード情報が格納されているの
で、第２図に実線で示すように、アドレス変換が終了す
るまでモード情報の確定を待つ必要はない。
アドレスは分岐先命令アドレスレジスタ４より信号線２
０３、選択器２０および信号線４０１を介してバッファ
制御部に送出される。この際、モードレジスタ５には分
岐命令を処理するためのモード情報が格納されているの
で、第２図に実線で示すように、アドレス変換が終了す
るまでモード情報の確定を待つ必要はない。
以上説明したように、本発明は、分岐ヒストリテーブル
中に分岐先命令処理（命令取出しを含む）のための処理
モード情報を含ませることによりモード情報の確定待ち
をな（し、分岐命令処理を高速化できるという効果があ
る。
中に分岐先命令処理（命令取出しを含む）のための処理
モード情報を含ませることによりモード情報の確定待ち
をな（し、分岐命令処理を高速化できるという効果があ
る。
第１図は、本発明の一実施例を示すブロック図、第２図
は、モード情報の確定時期を示す処理シーフェンス図、 第３図は、分岐ヒストリテーブルの構成を示す図である
。 図において、 １・・・・・命令カウンタ、 ２・・・・・分岐ヒストリテーブル、 ２ａ・・・・・命令・アドレス部、 ２ｂ・・・・・分岐先命令アドレス部、２ｃ・・・・・
モード情報部、 ３・・・・・比較器、 ４・・・・・分岐先命令アドレスレジスタ、５・・・・
・モードレジスタ、 １Ｏ１２０・・・選択器である。 第 ／ 図 七−に横輻（ ／−−−一苛Ｐ例〃ウンダ ど−−−−分山支ヒストリーデーフ”〕〕Ｌ３−−−−
比軟 比軟−−−分山続針アトしスレシ′スタＳ−−−−屯−
ｒルシ゛ズタ 第２図 第３旧 分山支ヒλトリテーフフＬ２
は、モード情報の確定時期を示す処理シーフェンス図、 第３図は、分岐ヒストリテーブルの構成を示す図である
。 図において、 １・・・・・命令カウンタ、 ２・・・・・分岐ヒストリテーブル、 ２ａ・・・・・命令・アドレス部、 ２ｂ・・・・・分岐先命令アドレス部、２ｃ・・・・・
モード情報部、 ３・・・・・比較器、 ４・・・・・分岐先命令アドレスレジスタ、５・・・・
・モードレジスタ、 １Ｏ１２０・・・選択器である。 第 ／ 図 七−に横輻（ ／−−−一苛Ｐ例〃ウンダ ど−−−−分山支ヒストリーデーフ”〕〕Ｌ３−−−−
比軟 比軟−−−分山続針アトしスレシ′スタＳ−−−−屯−
ｒルシ゛ズタ 第２図 第３旧 分山支ヒλトリテーフフＬ２
Claims (1)
- 【特許請求の範囲】 分岐命令のアドレスとこの分岐命令の分岐先命令アドレ
スとを対にして記憶する分岐ヒストリテーブルを有し命
令の先取りを行うデータ処理装置の処理モード変更方式
において、 命令の先取りを制御するモード情報を格納するモード情
報格納手段と、 先取りされた命令のアドレスにより前記分岐ヒストリテ
ーブルに記憶された前記分岐命令のアドレスを検索する
検索手段と、 前記分岐先命令アドレスに対応して前記命令の先取りを
制御するモード情報を前記分岐ヒストリテーブルに予め
格納する手段と、 前記先取りされた命令のアドレスに対応する前記分岐命
令のアドレスの検出に応答してこの検出された分岐命令
のアドレスと対をなす前記分岐先命令アドレスに対応す
る前記モード情報を前記分岐ヒストリテーブルから前記
モード情報格納手段に設定する設定手段と、 を有することを特徴とする処理モード変更方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12101585A JPS61278935A (ja) | 1985-06-04 | 1985-06-04 | 処理モ−ド変更方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12101585A JPS61278935A (ja) | 1985-06-04 | 1985-06-04 | 処理モ−ド変更方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61278935A true JPS61278935A (ja) | 1986-12-09 |
Family
ID=14800693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12101585A Pending JPS61278935A (ja) | 1985-06-04 | 1985-06-04 | 処理モ−ド変更方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61278935A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7036003B1 (en) | 1999-09-29 | 2006-04-25 | Fujitsu Limited | Instruction processing device and method for controlling branch instruction accompanied by mode change |
-
1985
- 1985-06-04 JP JP12101585A patent/JPS61278935A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7036003B1 (en) | 1999-09-29 | 2006-04-25 | Fujitsu Limited | Instruction processing device and method for controlling branch instruction accompanied by mode change |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4827402A (en) | Branch advanced control apparatus for advanced control of a branch instruction in a data processing system | |
| US4742451A (en) | Instruction prefetch system for conditional branch instruction for central processor unit | |
| US5093777A (en) | Method and apparatus for predicting address of a subsequent cache request upon analyzing address patterns stored in separate miss stack | |
| FI90804C (fi) | Dataprosessorin ohjausyksikkö, jolla on käskyn esihaun uudelleensuuntausta käyttävä keskeytyspalvelu | |
| JPH03147022A (ja) | 分岐命令処理装置および処理方法 | |
| JPS63175934A (ja) | デ−タ処理装置 | |
| JPH05241952A (ja) | 命令データのキャッシュメモリへの転送方法及びデータ処理装置 | |
| US6292866B1 (en) | Processor | |
| JPS61278935A (ja) | 処理モ−ド変更方式 | |
| JP2508021B2 (ja) | デ−タ処理装置 | |
| JPS5815810B2 (ja) | デジタル処理装置 | |
| JPS6349938A (ja) | 命令先取り制御装置 | |
| JPH02100740A (ja) | キャッシュ・メモリユニットのブロック・ロード動作方式 | |
| JPH0326862B2 (ja) | ||
| JPH03175548A (ja) | マイクロプロセッサ及びアドレス制御方式 | |
| KR960003052B1 (ko) | 내장된 캐쉬 메모리 유니트를 가진 마이크로프로세서 | |
| JP3608446B2 (ja) | コンパイラ装置とプロセッサ | |
| JPH04264923A (ja) | 情報処理装置 | |
| JPH0342723A (ja) | データ処理装置 | |
| JPH08161226A (ja) | データ先読み制御方法，キャッシュ制御装置およびデータ処理装置 | |
| JPH0248733A (ja) | 情報処理装置 | |
| JPH04213727A (ja) | 情報処理装置 | |
| JPH04246728A (ja) | 情報処理装置 | |
| JP2000347934A (ja) | キャッシュメモリ装置 | |
| JPS6373432A (ja) | 情報処理装置 |