JPS61272826A - 表示方式 - Google Patents
表示方式Info
- Publication number
- JPS61272826A JPS61272826A JP60115718A JP11571885A JPS61272826A JP S61272826 A JPS61272826 A JP S61272826A JP 60115718 A JP60115718 A JP 60115718A JP 11571885 A JP11571885 A JP 11571885A JP S61272826 A JPS61272826 A JP S61272826A
- Authority
- JP
- Japan
- Prior art keywords
- display
- status
- register
- contents
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、表示方式、特に、情報処理装置の表示信号の
表示方式に関する。
表示方式に関する。
従来の情報処理装置の表示方式は第２図に示すように、
表示情報１０１が表示情報格納部１２にセットされると
、論理和回路１３を介し、表示信号２０として操作表示
パネル５の表示部５１に入力してステータス表示を行う
方式であった。また、表示テストスイッチ５２を操作す
ることにより、テスト信号５０１が出力され、表示部５
１のテストを行っていた。
表示情報１０１が表示情報格納部１２にセットされると
、論理和回路１３を介し、表示信号２０として操作表示
パネル５の表示部５１に入力してステータス表示を行う
方式であった。また、表示テストスイッチ５２を操作す
ることにより、テスト信号５０１が出力され、表示部５
１のテストを行っていた。
しかしながら、このような上述した従来の表示方式は、
情報処理装置のステータス表示数が多い場合、操作表示
パネルの面積を広くする必要があシ、情報処理装置の処
理部および各制御部を小さくできたとしても詭体が大聖
となるという欠点があったＯ 〔問題点を解決するための手段〕 本発明の夢示方式は、複数の表示情報を制御する表示制
御部と１表示情報の複数の表示ステータス内容を予め格
納したステータス格納部と、前記ステータス格納部の表
示ステータス内容全装置の状態に応じて読み出すための
ステータス読出制御部と、前記ステータス読出制御回路
によりて読み出された表示ステータス内容をレジスタ使
用中を管理して未使用の部分に格納するための複数のレ
ジスタを持つステータス表示レジスタと、前記ステータ
ス表示レジスタの内容を一括して表示するための操作表
示パネルとを含んで構成される。
情報処理装置のステータス表示数が多い場合、操作表示
パネルの面積を広くする必要があシ、情報処理装置の処
理部および各制御部を小さくできたとしても詭体が大聖
となるという欠点があったＯ 〔問題点を解決するための手段〕 本発明の夢示方式は、複数の表示情報を制御する表示制
御部と１表示情報の複数の表示ステータス内容を予め格
納したステータス格納部と、前記ステータス格納部の表
示ステータス内容全装置の状態に応じて読み出すための
ステータス読出制御部と、前記ステータス読出制御回路
によりて読み出された表示ステータス内容をレジスタ使
用中を管理して未使用の部分に格納するための複数のレ
ジスタを持つステータス表示レジスタと、前記ステータ
ス表示レジスタの内容を一括して表示するための操作表
示パネルとを含んで構成される。
次に１本発明の実施例について、図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示すブロック図である。
第１図に示す表示方式において、表示情報１０１は論理
和回路１１を介して表示情報格納部１２にセットされ、
その出力が論理積回路１３において、アドレスデコーダ
１５の出力であるアドレス信号１０３と論理積がとられ
、論理和回路１４に入力され、表示指示信号１１１とな
って、アドレス情報３０１によって表示情報のうち複数
の表示ステータス内容を予め格納したステータス格納部
２から読み出された表示ステータス内容をステータス表
示レジスタ４へ転送して書き込みを指示する。
和回路１１を介して表示情報格納部１２にセットされ、
その出力が論理積回路１３において、アドレスデコーダ
１５の出力であるアドレス信号１０３と論理積がとられ
、論理和回路１４に入力され、表示指示信号１１１とな
って、アドレス情報３０１によって表示情報のうち複数
の表示ステータス内容を予め格納したステータス格納部
２から読み出された表示ステータス内容をステータス表
示レジスタ４へ転送して書き込みを指示する。
つまシ、予め格納されたステータス格納部２の表示ステ
ータス内容に対するアドレスと表示情報１０１によって
セットされた表示情報格納部１２の出力が一致したとき
のみ表示指示信号１１１が出力され、その表示指示信号
１１１がアドレス情報３０１の指示でステータス格納部
２から読み出した表示ステータス内容のステータス表示
レジスタ４への書き込み指示となる。
ータス内容に対するアドレスと表示情報１０１によって
セットされた表示情報格納部１２の出力が一致したとき
のみ表示指示信号１１１が出力され、その表示指示信号
１１１がアドレス情報３０１の指示でステータス格納部
２から読み出した表示ステータス内容のステータス表示
レジスタ４への書き込み指示となる。
ステータス格納部２とステータス表示レジスタ４の各レ
ジスタ段数の関係はステータス格納部２は情報処理装置
のステータス表示内容の全てを格納できるレジスタ段数
が必要であるが、ステータス表示レジスタ４は情報処理
装置が同時に表示すべきステータス表示内容の数だけの
レジスタ段数のみを持っていれば良い。ステータス表示
レジスタ４の表示レジスタ４１に格納されたステータス
表示内容はそのまま一括して操作表示パネル５の表示部
５１に表示される。一方、ステータス読出制御部３は、
ある一定の間隔で順次ループしアドレス情報３０１ｔ−
アドレスレコーダ１５．ステータス格納部２およびステ
ータス表示レジスタ４の使用中管理回路４２に送出され
、アドレスレコーダ１５に送出されたアドレス情報３０
１は前述したように表示指示信号１１１作成のために使
用され、ステータス格納部２に送出されたアドレス情報
３０１は前述したようにステータス格納部２の読出しの
ために使用され、ステータス表示レジスタ４の使用中管
理回路４２に送出されたアドレス情報３０１は表示指示
信号１１１の有効を見て、ステータス表示レジスタ４の
表示レジスタ４１の使用中管理のために使用される。す
なわちステータス格納部２から読出したステータス表示
内容をステータス表示レジスタ４の表示レジスタ４１に
格納する際にアドレス情報３０１も使用中管理回路４２
内忙格納し、表示レジスタ４１の内のあるレジスタを使
用中とするが、ある時表示レジスタ４１に格納している
表示ステータス内容のアドレスと同じアドレスがアドレ
ス情報３０１として与えられたときに表示指示信号１１
１が無効であれば使用中管理回路４２内の使用中を解除
し表示レジスタ４１の該当するレジスタが他のステータ
ス表示内容を格納できる状態となる。
ジスタ段数の関係はステータス格納部２は情報処理装置
のステータス表示内容の全てを格納できるレジスタ段数
が必要であるが、ステータス表示レジスタ４は情報処理
装置が同時に表示すべきステータス表示内容の数だけの
レジスタ段数のみを持っていれば良い。ステータス表示
レジスタ４の表示レジスタ４１に格納されたステータス
表示内容はそのまま一括して操作表示パネル５の表示部
５１に表示される。一方、ステータス読出制御部３は、
ある一定の間隔で順次ループしアドレス情報３０１ｔ−
アドレスレコーダ１５．ステータス格納部２およびステ
ータス表示レジスタ４の使用中管理回路４２に送出され
、アドレスレコーダ１５に送出されたアドレス情報３０
１は前述したように表示指示信号１１１作成のために使
用され、ステータス格納部２に送出されたアドレス情報
３０１は前述したようにステータス格納部２の読出しの
ために使用され、ステータス表示レジスタ４の使用中管
理回路４２に送出されたアドレス情報３０１は表示指示
信号１１１の有効を見て、ステータス表示レジスタ４の
表示レジスタ４１の使用中管理のために使用される。す
なわちステータス格納部２から読出したステータス表示
内容をステータス表示レジスタ４の表示レジスタ４１に
格納する際にアドレス情報３０１も使用中管理回路４２
内忙格納し、表示レジスタ４１の内のあるレジスタを使
用中とするが、ある時表示レジスタ４１に格納している
表示ステータス内容のアドレスと同じアドレスがアドレ
ス情報３０１として与えられたときに表示指示信号１１
１が無効であれば使用中管理回路４２内の使用中を解除
し表示レジスタ４１の該当するレジスタが他のステータ
ス表示内容を格納できる状態となる。
本発明の表示方式は、表示情報のうち複数の表示ステー
タス内容を予め格納したステータス格納部とを有し、装
置状態を認識してその表示ステータス内容のみをステー
タス表示レジスタに転送して格納しこれにもとづいて操
作表示パネルに表示することによシ、表示のための専有
面積を小さくする°ことができるとともに、情報処理装
置を小型化できるという効果がある。
タス内容を予め格納したステータス格納部とを有し、装
置状態を認識してその表示ステータス内容のみをステー
タス表示レジスタに転送して格納しこれにもとづいて操
作表示パネルに表示することによシ、表示のための専有
面積を小さくする°ことができるとともに、情報処理装
置を小型化できるという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
従来の一例を示すブロック図である。 １・・・・・・表示制御部、２・・・・・・ステータス
格納部、３・・・・・・ステータス読出制御部、４・・
・・・・ステータス表示レジスタ、５・・・・・・操作
表示パネル、１１・・・・・・論理和回路、１２・・・
・・・表示情保格納部、１３・・・・・・論理積回路、
１４・・・・・・論理和回路、１５・・・・・・アドレ
スデコーダ、４１・・・・・・表示レジスタ、４２・・
・・・・使用中管理回路、５１・・・・・・表示部、５
２・・・・・・表示テストスイッチ回路、１０１・・・
・・・表示情報、１０２・・・・・・表示信号、１０３
・・・・・・アドレス信号、１１１・・・・・・表示指
示信号、３０１・・・・・・アドレス情報、５０１・・
・・・・テスト信号。 Ｍ５／図
従来の一例を示すブロック図である。 １・・・・・・表示制御部、２・・・・・・ステータス
格納部、３・・・・・・ステータス読出制御部、４・・
・・・・ステータス表示レジスタ、５・・・・・・操作
表示パネル、１１・・・・・・論理和回路、１２・・・
・・・表示情保格納部、１３・・・・・・論理積回路、
１４・・・・・・論理和回路、１５・・・・・・アドレ
スデコーダ、４１・・・・・・表示レジスタ、４２・・
・・・・使用中管理回路、５１・・・・・・表示部、５
２・・・・・・表示テストスイッチ回路、１０１・・・
・・・表示情報、１０２・・・・・・表示信号、１０３
・・・・・・アドレス信号、１１１・・・・・・表示指
示信号、３０１・・・・・・アドレス情報、５０１・・
・・・・テスト信号。 Ｍ５／図
Claims (1)
- 複数の表示情報を制御する表示制御部と、前記表示情報
のうち複数の表示ステータス内容を予め格納したステー
タス格納部と、前記ステータス格納部に格納されている
表示ステータス内容を装置の状態に応じて読み出すため
のステータス読出制御部と、前記ステータス読出制御回
路によって読み出された表示ステータス内容をレジスタ
使用中を管理して未使用の部分に格納するための複数の
レジスタを持つステータス表示レジスタと、前記ステー
タス表示レジスタの内容を一括表示するための操作表示
パネルとを含むことを特徴とするステータス表示方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60115718A JPS61272826A (ja) | 1985-05-29 | 1985-05-29 | 表示方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60115718A JPS61272826A (ja) | 1985-05-29 | 1985-05-29 | 表示方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61272826A true JPS61272826A (ja) | 1986-12-03 |
Family
ID=14669434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60115718A Pending JPS61272826A (ja) | 1985-05-29 | 1985-05-29 | 表示方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61272826A (ja) |
-
1985
- 1985-05-29 JP JP60115718A patent/JPS61272826A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6243744A (ja) | マイクロコンピユ−タ | |
| KR950704741A (ko) | 윈도우잉 동작용으로 설계된 프레임 버퍼 시스템(frame buffer system designed for windowing operations) | |
| GB2174277A (en) | Method and system for displaying multiple images on a display screen | |
| JPS61272826A (ja) | 表示方式 | |
| KR100201513B1 (ko) | 싱글 칩 마이크로컴퓨터 및 그것을 내장한 전자기기 | |
| JPS61120260A (ja) | 順次デ−タ記憶回路のアクセス装置 | |
| JP3057217B2 (ja) | 波形表示装置 | |
| JPH0622016B2 (ja) | 情報処理システム | |
| JP2698703B2 (ja) | マルチポートアダプタ装置 | |
| JPS61230190A (ja) | マルチウインド表示用メモリ装置 | |
| JPS63307529A (ja) | 演算処理ユニット間の通信制御方式 | |
| JPS62241059A (ja) | デ−タバツフア回路 | |
| JPS5920348U (ja) | 透視型指タツチ入力装置 | |
| JPS6242235A (ja) | 仮想スタツク方式 | |
| JPS5932813B2 (ja) | デ−タ転送方式 | |
| JPH0370816B2 (ja) | ||
| JPH03282632A (ja) | スタックデータ記録機構 | |
| JPS63280326A (ja) | ディスプレイ制御方式 | |
| JPS6039285A (ja) | 状態監視装置 | |
| JPS6220043A (ja) | マルチプロセツサ用非同期同時アクセスの可能なランダムアクセスメモリ− | |
| JPH06131519A (ja) | Ｉｃカード | |
| JPH0262591A (ja) | 表示データ記憶装置 | |
| JPH06348590A (ja) | 主記憶装置とメモリ・カード | |
| JPS61188588A (ja) | グラフィックディスプレイ装置 | |
| JPH0340044A (ja) | 画像メモリシステム |