JPS61271844A - 化合物半導体表面の不活性化方法 - Google Patents

化合物半導体表面の不活性化方法

Info

Publication number
JPS61271844A
JPS61271844A JP60114494A JP11449485A JPS61271844A JP S61271844 A JPS61271844 A JP S61271844A JP 60114494 A JP60114494 A JP 60114494A JP 11449485 A JP11449485 A JP 11449485A JP S61271844 A JPS61271844 A JP S61271844A
Authority
JP
Japan
Prior art keywords
compound semiconductor
insulating film
inactive
antimony
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60114494A
Other languages
English (en)
Inventor
Yoshimasa Sugimoto
喜正 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60114494A priority Critical patent/JPS61271844A/ja
Publication of JPS61271844A publication Critical patent/JPS61271844A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、光デバイスやマイクロ波デバイス等で用いら
れる化合物半導体の表面の不活性化方法に関する。
(従来技術とその問題点) ■−v族化合物半導体は光デバイス、マイクロ波デバイ
スとして大いに活用されているが、Sl半導体における
熱酸化によるSin、の様な良好な界面特性を示す表面
不活性化膜が得られていない。
■−v族化合物半導体表面の不活性化方法は酸化法と絶
縁物堆積法の2橋類に大別きれる0話をsbを含む化合
物半導体、例えばGarbに限れば、前者の方法の場合
、sbが選択的に蒸発するから形成される酸化膜は主と
してGaの酸化物から成っている。更に、次式で示きれ
る酸化膜とGarbとの反応により界面には容易に金属
アンチモンが析出する事がジャーナル・才プ・エレクト
ロケミカル・ソサイアティー(J、Electroch
em、Soc、 )第127巻2488ページに報告さ
れている。
5btOs+2GaSb→GaxOs+4Sbまた堆積
法による表面不活性化方法においてもGarb表面には
数10人程度の厚さの自然酸化膜が存在するから上式と
全く同じ反応が生じる。この様に従来方法によれば不活
性化膜と化合物半導体との界面の組成制御が困難である
から、界面単位密度は10” 〜10”cm−’eV−
’であり、Slと510 *との界面における準位密度
10’ 〜10”cm−”eV−’に比べて非常に高い
という問題点を有している。
そこで、本発明の目的は、従来の上に記した問題点を解
決し、アンチモンを構成元素として含む化合物半導体の
表面の組成を変化させず金属アンチモンの析出も抑制し
てその表面を不活性化する方法を提供することにある。
(問題点を解決するための手段) 前述の問題点を解決するために本発明が提供する手段は
、アンチモンを構成元素として含む化合物半導体の表面
に絶縁膜を形成してその表面を不活性化する方法であっ
て、前記絶縁膜を形成する工程の直前に塩酸ガスを導入
する工程を有することを特徴とする。
(作用) 本発明は上述の手段により従来の問題点を解決した。
第1図(a)〜(c)は本発明方法の工程を示す図であ
る。まず、本図(a)の化合物半導体1の表面を化学エ
ツチングにより処理をする0次に絶縁膜形成装置に導入
し、本図(b)に示す如くにHCQガス2を導入して、
表面の薄い酸化膜を完全に除去し、その後引き続き本図
(c)に示すように絶縁膜3の形成を行なう。
この方法を用いれば、従来から問題となっていたsbを
構成元素として含む化合物半導体1の薄い表面酸化膜が
完全に障去諮れた状態で絶縁膜3の形成が可能となり、
界面準位の少ない良好な不活性化膜が形成できる。
(実施例) 以下sbを構成元素として含む化合物半導体がGarb
であり、絶縁膜がプラズマCVD法による5iNx膜で
ある場合について本発明の実施例を述べるが、他の化合
物半導体、例えばG a AQ S b 。
GaAsSb、 InSb、 InGaSb等について
も本発明は適用でき、効果は同じであることは容易に理
解される。
化学エツチングを施したGa3bをプラズマCVD装置
に導入する。絶R膜であるSiNx膜を形成する直前に
、H,ガスで約5%に希釈芒れた1icQガスを約1分
間導入してGarb表面の薄い酸化膜を完全に除去する
。そして引き続きSiNx膜を約1500人形成する。
この様にGarb表面に形成される薄い酸化膜を除去し
て絶縁膜を形成したときの深さ方向の濃度プロファイル
をオージェ電子分光法によって調べたところ、深さ方向
の組成分布は第2図の様であった。界面に金属sbの析
出は見られなかった。それに対して従来の表面不活性化
法によれば第3図の様になり、図中Aで示す様に界面に
sbの析出が見られた。
更に本実施例によって形成した表面不活性化膜とGar
bとの界面の順位密度は10” 〜10”an−”eV
−’であり、従来の10” 〜10”cm−”eV−’
に比べ約1桁の低減効果があることが判った。
(発明の効果) 以上の様に、本発明によれば、sbを構成元素として含
む化合物半導体の表面の組成を変化させる事なく、かつ
金属sbの析出も抑制してその表面を不活性化する方法
を提供できる。更に、本発明によれば、不活性化膜と化
合物半導体との界面の単位密度も従来より低減できる。
【図面の簡単な説明】
第1図(a)〜(c)は本発明の表面不活性化方法の工
程を示す模式図であり、1はアンチモンを含む化合物半
導体、2は表面エツチング用の)ICQガス、3は絶縁
膜である。第2図及び第31!1は本発明方法及び従来
の表面不活性化方法を適用したときの深き方向の組成分
布をそれぞれ示す図である。 代理人弁理士  本 庄 伸 介 第1図 第2図 3朶さ□ 第3図 深で□

Claims (1)

    【特許請求の範囲】
  1. アンチモンを構成元素として含む化合物半導体の表面に
    絶縁膜を形成してその表面を不活性化する方法において
    、前記絶縁膜を形成する工程の直前に塩酸ガスを導入す
    る工程を有することを特徴とする化合物半導体表面の不
    活性化方法。
JP60114494A 1985-05-27 1985-05-27 化合物半導体表面の不活性化方法 Pending JPS61271844A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60114494A JPS61271844A (ja) 1985-05-27 1985-05-27 化合物半導体表面の不活性化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60114494A JPS61271844A (ja) 1985-05-27 1985-05-27 化合物半導体表面の不活性化方法

Publications (1)

Publication Number Publication Date
JPS61271844A true JPS61271844A (ja) 1986-12-02

Family

ID=14639162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60114494A Pending JPS61271844A (ja) 1985-05-27 1985-05-27 化合物半導体表面の不活性化方法

Country Status (1)

Country Link
JP (1) JPS61271844A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206499A (ja) * 1991-08-08 1993-08-13 Santa Barbara Res Center インジウム・アンチモン光検出器
JPH10503853A (ja) * 1994-05-27 1998-04-07 ローリン,リチァド、エイチ 光信号スイッチング装置及び動作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206499A (ja) * 1991-08-08 1993-08-13 Santa Barbara Res Center インジウム・アンチモン光検出器
JPH10503853A (ja) * 1994-05-27 1998-04-07 ローリン,リチァド、エイチ 光信号スイッチング装置及び動作方法

Similar Documents

Publication Publication Date Title
US6888204B1 (en) Semiconductor devices, and methods for same
JPH0133931B2 (ja)
JPH0714064B2 (ja) 化合物半導体の表面をパッシベートする方法
US5500380A (en) Method for fabricating thin film transistor
JPH07235502A (ja) 半導体装置の製造方法
EP0040546B1 (en) Method for forming the insulating layer of a semiconductor device
US5272107A (en) Manufacture of silicon carbide (SiC) metal oxide semiconductor (MOS) device
JPS61271844A (ja) 化合物半導体表面の不活性化方法
JPH0359575B2 (ja)
JPH09148336A (ja) シリコン半導体基板及びその製造方法
WO2012027987A1 (zh) 锗基器件表面处理方法
JPH06103691B2 (ja) 薄膜の形成方法
WO2014050187A1 (ja) ゲルマニウム層の表面の平坦化方法並びに半導体構造およびその製造方法
KR940008377B1 (ko) 반도체소자의 제조방법
JP3416716B2 (ja) 半導体基板表面の酸化膜の形成処理方法
JPH0628259B2 (ja) 半導体装置の製造方法
JP3239475B2 (ja) 半導体装置の製造方法
JPS6179232A (ja) 化合物半導体表面の不活性化法
JPH01204449A (ja) Vlsi用銅配線方法
JPS5845174B2 (ja) 3↓−5族化合物半導体上の絶縁膜形成方法
JP2003023145A (ja) 半導体装置の製造方法
JPS63272037A (ja) 半導体基板の処理方法
JPH0867993A (ja) 半導体装置の製造方法及び半導体装置の検査方法
JPS61224424A (ja) 半導体表面処理方法
JPH0555200A (ja) 半導体装置の製造方法