JPS61267860A - プロセツサ間通信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプロセッサ間通信方式、特に通信先となる第１
のプロセッサと通信元となる第２のプロセッサと通信コ
マンドとを少なくとも指定した通信データおよび通信ロ
ック手段により複数プロセッサ間で通信を行なうプロセ
ッサ間通信方式に関する。

〔従来の技術〕

データ処理装置は、周知のように、ある程度の規模にな
ると中央処理装置（以下ＣＰＵと記す）の他に入出力処
理装置（以下ＩＯＰと記す）を設けて入出力装置の制御
と処理とに専念させたり、複数のＣＰＵまたはＩＯＰを
設けて処理の高速化を図っている。

このような複数プロセッサ構成のデータ処理装置におい
ては、たとえば、システム立上げ時に特定のプロセッサ
がマスクとなって他のプロセッサを立上げたり、論理ア
ドレスから物理アドレスへの変換に伴ない各プロセッサ
が保持するアドレス変換表バック１をクリアしたり、Ｃ
ＰＵからＩＯＰへ指令を出したシその応答をしたシする
必要がある。

従来のこの種のプロセッサ間通信方式は、プロセッサ間
通信路の排他制御を行なうための通信ロック手段を備え
、プロセッサ間通信を行なうプロセッサはこの通信ロッ
ク手段によって通信ロックを取得したうえで、通信元プ
ロセッサ、通信先プロセッサおよび通信コマンド等を指
定した通信データを送出して通信を行なっている。

〔発明が解決しようとする問題点〕

このような従来方式においては、通信ロックを取得して
いるプロセッサと通信元プロセッサまたは通信先プロセ
ッサとの関係の正当性チェック手段が無いため、プロセ
ッサ間通信に関する設計ミスあるいはハードウェア障害
があると、通信ロックが取得できていないプロセッサが
プロセッサ間通信を実行したり、逆に１通信ロックを取
得しているプロセッサがプロセッサ間通信を実行しなか
ったりする事態が発生する。このような事態は、プロセ
ッサに備えられている一般的なエラー検出手段（たとえ
ばパリティチェック回路）によっては検出されず、デー
タ化けあるいはシステムのストールなど、データ処理装
置は複雑に誤動作することになり、前述の設計ミスある
いはノ１−ドウエア障害を究明するのに多大の時間と労
力を必要とするという間顕点がある。

〔問題点を解決するための手段〕

本発明の方式は、通信先となる第１のプロセッサと通信
元となる第２のプロセッサと通信コマンドとを少なくと
も指定した通信データおよび通信ロック手段により複数
プロセッサ間で行なう通信の方式において、 通信ロック手段を取得している第３のプロセッサを記憶
する記憶手段と、 第１のプロセッサと第３のプロセッサの不一致を検出す
る第１検出手段と、 第２のプロセッサと第３のプロセッサの不一致を検出す
る第２検出手段と、 通信コマンドの種別に対応して第１検出手段または第２
検出手段の各検出結果を有効化する選択手段と、 選択手段によって有効化された第１検出手段または第２
検出手段の各不一致結果をエラーとして表示するエラー
表示手段 とを設けたことを特徴とする。

〔実施例〕

次に本発明の実施例について図面を参照して詳細に説明
する。

第１図は本発明の一実施例を示すブロック図である。第
１図を参照すると、本実施例は通信ロックレジスタ１０
と、通信データレジスタ２０と、２つの比較器３０およ
び４０と、デコーダ５０と、セレクタ６０と、エラー表
示７リツグフロツプ７０とから構成されている。

通信ロックレジスタ１０は、通信ロックの取得状態を表
示するロック表示部１１（第１ビツト〜第４ビツト）と
通１ηロックを取得したプロセッサの番号が格納される
ロック取得装置番号格納部１２　（第５ビツト〜第８ビ
ツト）とからなシ、通信データレジスタ２０は、通信先
となるプロセッサの番号が格納される通信先装置番号格
納部２１（第１ビツト〜第４ビツト）と、通信元のプロ
セッサの番号が格納される通信元装置番号格納部２２（
第５ビツト〜第８ビツト）と、通信コマンドが格納され
るコマンド格納部２３（第９ビツト〜第１６ビツト）と
からなる。

比較器３０はロック取得装置番号格納部１２と通信先装
置番号格納部２１の各格納内容を比較し、比較器４０は
ロック取得装置番号格納部１２と通信元装置番号格納部
２２の各格納内容を比較する。

デコーダ５０は、コマンド格納部２３の格納内容のうち
の上位２ビツトを解読し、セレクタ６０はこの解読結果
に応答して、比較器３０の出力、比較器４０の出力また
は論理％Ｑｌを選択して出力する。エラー表示フリップ
フロップ７０はセレクタからの論理ｓ１ｙ出力に応答し
てセットされエラー表示を行なう。

第２図は、本実施例が適用されるデータ処理装置のブロ
ック図を示し、２つのＣＰＵ１００および２００と、２
つのＩＯＰ　３００および４００と、システムインター
フェイスユニット５００と、主記憶装置６００とで構成
されている。ＣＰＵ１００゜ＣＰＵ２００、ｌ０Ｐ３０
０およびｌ０Ｐ４００は、相互に、システムインターフ
ェイス５００を介して、前述したようなプロセッサ間通
信を行なえる。

システムインターフェイス５００は、第１図に示したよ
うな各回路を含んでプロセッサ間通信の制御を行なうこ
との他に、各プロセッサから主記憶装置６００へのアク
セス要求に対する制御も行なう。

第３図は、ＣＰＵ１００がｌ０Ｐ３００に対してプロセ
ッサ間通信を行なうときの動作を説明するための図であ
る。以下、第３図を参照しながら、ＣＰＵ１００からｌ
０Ｐ３００へのプロセッサ開通信を例としてとりあげ、
本実施例の動作を説明する。

ＣＰＵ１ＯＯはプロセッサ通信を行なおうとするときに
は、先ず、５ＩＵ５００に対してテストアンドセット１
０１を実行する。テストアンドセット１０１は通信ロッ
クレジスタ１０のロック表示部１１が％　００００　＃
であるときにはロックは未取得状態であるので、システ
ムインターフェイスユニット５００の制御部（図示省略
）はロック表示部１１に％１０００＃、また、ロック取
得装置番号格納部１２にＣＰＵ　１００の装置番号をそ
れぞれ書き、ロックを取得したことを応答１０２で表示
する。

また、・ロック表示部１１が既に１１０００’であると
きにはロックは取得済であるので、ロック表示部１１へ
の書込みは行なわれない。

システムインター７エイスユニツ）５００は、上記のよ
うなロック表示部１１の読出し結果に対応する応答１０
２をＣＰＵ　１００に返送する。この応答１０２は、ロ
ック表示部１１が５ｉｏｏｏｚであれば、ＣＰＵ１００
のロック堰得要求１０１を拒否し、ロック表示部１１が
％００００＃であれば、ロック取得要求１０１を受は入
れる旨を示す。

ＣＰＵ１００はこの応答１０２を受けとると、通信デー
タ１０３をシステムインターフェイスユニット５００に
送信する。通信データ１０３は、通信先プロセッサ（こ
の場合にはｌ０Ｐ３００）番号、通信元プロセッサ（こ
の場合にはＣＰＵ１００）番号、通信コマンドおよび補
助コマンドから構成される。

システムインターフェイスユニット５００の制御部は通
信データ１０３を受信すると、通信先プロセッサである
ｌ０Ｐ３００に通信データ１０３を送信するとともに、
通信先プロセッサ番号、通信元プロセッサ番号および通
信コマンドをそれぞれ通信データレジスタ２０のうちの
通信先装置番号格納部２１、通信元装置番号格納部２２
およびコマンド格納部２３に格納する。

通信データ１０３を受信したｌ０Ｐ３００においては、
これらのコマンドに基づいた動作を行ない、また、シス
テムインターフェイスユニット５００においては、比較
器３０が通信ロックレジスタ１０のうちのロック取得装
置番号格納部１２の格納内容と通信先装置番号格納部２
１の格納内容とを比較し、比較器４０がロック取得装置
番号格納部１２の格納内容と通信元装置番号格納部２２
の格納内容とを比較する。

デコーダ５０はコマンド格納部２３に格納ちれている通
信コマンドの上位２ビツトヲ解読する。

通信コマンドは、通信ロック取得済装置（この場合には
ＣＰＵ１００）が送信する通信データで使用されるとき
には００１１〜７Ｆのコード、通信ロック取得済装置が
受信する通信データで使用てれるときには８０．〜８Ｆ
Ｈのコードおよび制御を伴わない特殊な通信データで使
用されるときにはＣＯＨ〜ＦＦＨのコードとなるので、
それぞれの場合に対応して、デコーダ５０の出力は％Ｏ
Ｏｊ又は％０１１１％ｌＱ＃および％１１’となる。

セレクタ６０はデコーダ５０の出力が％０ＯＮまたは％
０１１１％１０１および％１１１の各場合に応答して、
それぞれ比較器４０の出力、比較器３０の出力および論
理％Ｏｌを選択する。

さて、通信データ１０３に対するデコーダ５０の出力は
％００１または％ＩＱＩであるため、セレクタ６０は比
較器４０の出力を選択する。そしてプロセッサ間通信に
関する設計ミスあるいはノ・−ドウエア障害が無ければ
、ロック取得装置番号格納部１２と通信元装置番号格納
部２２の各格納内容は、前述のように、共にＣＰＵ１０
０のプロセッサ番号であるため、比較器４０の出力は論
理％Ｏｌとなり、エラー表示フリッ／７０ツブ７０はセ
ットされず、エラー表示しない。

一方、前述のような設計ミスあるいはノ＼−ドウエア障
害のために比較器４０がロック取得装置番号と通信元装
置番号との不一致を検出すると、比較器４０は論理％１
１を出力し、エラー表示フリップフロップ７０はこれに
応答してセットされエラー表示する。システムインター
７エイスユニツト５００の制御部は、このエラー表示に
応答してシステムクロックを止め、全プロセッサ（ＣＰ
Ｕ１００、（Ｊ’Ｕ２００％ｌ０Ｐ３００およびｌ０Ｐ
４００）の実行を中断する。これにより誤りの早期検出
が可能となる。

上述のような設計ミスあるいはハードウェア障害が無（
、ｌ０Ｐ３００における通信コマンドの実行も順調に終
了すると、ｌ０Ｐ３００は通信データ１０３への応答と
なる通信データ１０４をシステムインターフェイスユニ
ット５００に送信する。

この通信データ１０４に対しても、通信データ１０３に
対して行なわれたのと同様な装置番号チェックが行なわ
れる。ただし、通信データ１０４においては、正常なら
ば、通信先プロセッサ番号はＣＰＵ１００．通信元プロ
セッサ番号はｌ０Ｐ３００であシ、デコーダ５０の出力
は％１０１を出力する。この結果により、セレクタ６０
は比較器３０の出力を選択する。

そして、通信データ１０４を出力した時点以降にもプロ
セッサ間通信に関する設計ミスあるいはハードウェア障
害が無ければ、エラー表示フリップフロップ７０はセッ
トされないので、システムインターフェイスユニット５
００は、通信データ１０４をＣＰＵ１００に送信し、Ｃ
ＰＵ１００はこれに応答して通信コマンドを処理し、通
信ロックの解除要求１０５をシステムインターフェイス
ユニット５００に出力する。システムインターフェイス
ユニット５００の制御部は、この解除要求１０５に応答
して、通信ロックレジスタ１０のうちのロック表示部１
１に％００００＃を書き込む。

一方、通信データ１０４を出力した時点に前述のような
設計ミスあるいはハードウェア障害があったがために、
比較器３０がロック取得装置番号と通信先装ｆｉｔ番号
との不一致を検出すると、比較器３０が論理’ｌ’ｅ出
力し、エラー表示フリブプフロッグ７０をセットする。

システムインター７エイスユニツト５００の制御部は、
このエラー表示に応答してシステムクロックを止め、全
プロセッサ（ＣＰＵ１００％ＣＰＵ２００．ｌ０Ｐ３０
０およびｌ０Ｐ４００）の実行を中断する。

以上の説明は、ＣＰＵＮｏ０とｌ０Ｐ３００との間のプ
ロセッサ間通信について行なったが、他のいかなるプロ
セッサ間通信も同様にして行なわれる。

また、以上に説明した実施例においては、第２図に示す
ように、ＣＰＵ２つとｌ０Ｐ２つの構成をとっているが
、本発明はこのよりなＣＰＵあるいはＩＯＰの個数によ
る制約を受けないことはもちろんのことで必る。さらに
、プロセッサとしてＣＰＵ６るいはＩＯＰの他に、主と
して保守を分担スるサービスプロセッサ金加えてもよい
。

（発明の青果） 本発明によれば、以上に説明したように、データ処理装
置におけるプロセッサ間通信時に、通信先プロセッサま
たは通信元プロセッサと通信ロックを取得しているプロ
セッサとの関係の正当性チェックを行ない、不一致が検
出されるとその時点で全プロセッサの実行を中断するよ
うにすることによって、プロセッサ間通信に関する設計
ミスあるいはハードウェア障害を直ちに検出可能とし、
この種の設計ミスあるいはハードウェア障害の究明が容
易化するという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例、第２図は本実施例のシステ
ム環境および第３図は本実施例の一動作例をそれぞれ示
す。 １０・・・・・・通信ロックレジスタ、１１・・・・・
・ロック表示部、１２・・・・・・ロック取得装置番号
格納部、２０・・・・・・通信データレジスタ、２１・
・・・・・通信先装置番号格納部、２２・・・・・・通
信元装置番号格納部、２３・・・・・・コマンド格納部
、３０，４０・・・・・・比較器、５０・・・・・・デ
コーダ、６０・・・・・・セレクタ、７０・・・・・・
エラー表示フリップフロップ、１００，２００・・・・
・・中央処理装置（ＣＰＵ）、３００，４００・・・・
・・入出力感ｕ装ｆ（ＩＯｐ）、５００・・・・・・シ
ステムインターフェイスユニット、６００・・・・・・
主記憶装置。

Claims (1)

1. 【特許請求の範囲】 通信先となる第１のプロセッサと通信元となる第２のプ
   ロセッサと通信コマンドとを少なくとも指定した通信デ
   ータおよび通信ロック手段により複数プロセッサ間で行
   なう通信の方式において、前記通信ロック手段を取得し
   ている第３のプロセッサを記憶する記憶手段と、 前記第１のプロセッサと前記第３のプロセッサの不一致
   を検出する第１検出手段と、 前記第２のプロセッサと前記第３のプロセッサの不一致
   を検出する第２検出手段と、 前記通信コマンドの種別に対応して前記第１検出手段ま
   たは前記第２検出手段の各検出結果を有効化する選択手
   段と、 該選択手段によって有効化された前記第１検出手段また
   は前記第２検出手段の各不一致結果をエラーとして表示
   するエラー表示手段 とを設けたことを特徴とするプロセッサ間通信方式。