JPS61265848A - 集積回路用パツケ−ジ - Google Patents
集積回路用パツケ−ジInfo
- Publication number
- JPS61265848A JPS61265848A JP60108051A JP10805185A JPS61265848A JP S61265848 A JPS61265848 A JP S61265848A JP 60108051 A JP60108051 A JP 60108051A JP 10805185 A JP10805185 A JP 10805185A JP S61265848 A JPS61265848 A JP S61265848A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit element
- heat radiating
- multilayer wiring
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要］
本発明は集積回路素子を多層配線基板に搭載し、この集
積回路素子の裏面に、前記多層配線基板か、らのびた蛇
腹状スプリングの先端に固定された放熱フィンの基部に
設けた接触層が接触するように構成した集積回路用パッ
ケージであって、放熱フィンを集積回路素子に直接接触
させることにより放熱フィンに到る熱抵抗を小さくし°
Ｃ放熱効果を向上させたものであり、接触に当つ°Ｃ上
記蛇腹状スプリングのバネ作用を利用するため集積回路
素子の傾きの偏差を吸収して良好に接触させることがで
き、かつ放熱フィンの１ｃｔを補償し、また集積回路素
子とこれを搭載した配線基板との間に過大な力が加わら
ないようにしたものである。
積回路素子の裏面に、前記多層配線基板か、らのびた蛇
腹状スプリングの先端に固定された放熱フィンの基部に
設けた接触層が接触するように構成した集積回路用パッ
ケージであって、放熱フィンを集積回路素子に直接接触
させることにより放熱フィンに到る熱抵抗を小さくし°
Ｃ放熱効果を向上させたものであり、接触に当つ°Ｃ上
記蛇腹状スプリングのバネ作用を利用するため集積回路
素子の傾きの偏差を吸収して良好に接触させることがで
き、かつ放熱フィンの１ｃｔを補償し、また集積回路素
子とこれを搭載した配線基板との間に過大な力が加わら
ないようにしたものである。
本発明は集積回路用パッケージ、さらに詳しく云えば集
積回路素子の放熱効果を向上し、消費′峨力の大きい素
子の搭載を可能とした集積回路用パッケージに関する。
積回路素子の放熱効果を向上し、消費′峨力の大きい素
子の搭載を可能とした集積回路用パッケージに関する。
従来のこの種のパッケージは例えば第５図にその断面を
示すように集積回路素子１がアルミナ等の多層配線基板
２の上し【半田バンブ３により搭載され、プリント回路
基板４とは例えばビン５（・Ｃよつ°〔電気的に接続さ
れ、放熱フィン６は多層配線基板２０周辺部にＳい°Ｃ
固定され゛〔いた。従来技術によるパッケージは、この
ような構造であるので、この場合、集積回路素子１で発
生した熱は半田バンプ６、多層配線基板２を通って放熱
フィン６に伝えられることとなる。
示すように集積回路素子１がアルミナ等の多層配線基板
２の上し【半田バンブ３により搭載され、プリント回路
基板４とは例えばビン５（・Ｃよつ°〔電気的に接続さ
れ、放熱フィン６は多層配線基板２０周辺部にＳい°Ｃ
固定され゛〔いた。従来技術によるパッケージは、この
ような構造であるので、この場合、集積回路素子１で発
生した熱は半田バンプ６、多層配線基板２を通って放熱
フィン６に伝えられることとなる。
上記の従来技術に従ったこの種のパッケージにおい°Ｃ
は、集積回路素子１から放熱フィンに到る熱の伝導する
距離が長く、熱抵抗が大きくなり、熱放散能率が良好で
なく消費電力の大きな集積回路素子が収容できないとい
う問題があった。
は、集積回路素子１から放熱フィンに到る熱の伝導する
距離が長く、熱抵抗が大きくなり、熱放散能率が良好で
なく消費電力の大きな集積回路素子が収容できないとい
う問題があった。
本発明は従来技術に３ける上記問題点を解決し、熱放散
能率を向上させ消費電力の大きい集積回路素子の収容が
可能な集積回路用パッケージを提供しようとするもので
ある。
能率を向上させ消費電力の大きい集積回路素子の収容が
可能な集積回路用パッケージを提供しようとするもので
ある。
本発明によれば、上記の問題点は、集積回路用パッケー
ジを、集積回路素子の回路形成面全体に設けた半田バン
プにより該集積回路素子を多層配線基板に搭載し、前記
集積回路素子の裏面に、前記多層配線基板からのびた蛇
腹状スプリングの先端に固定された放熱フィンの基部に
設けた接触層が接触するように構成したことにより解決
される。
ジを、集積回路素子の回路形成面全体に設けた半田バン
プにより該集積回路素子を多層配線基板に搭載し、前記
集積回路素子の裏面に、前記多層配線基板からのびた蛇
腹状スプリングの先端に固定された放熱フィンの基部に
設けた接触層が接触するように構成したことにより解決
される。
以下、本発明の実施例を図面について詳細に説明する。
第１図は本発明の一実施例の断面図であって、同図中の
符号は第３図のものと一致する。なお７はスプリング固
定用ランド、８は蛇腹状スプリング、９は接触層、１０
は放熱フィン基部である。このパッケージの構造では、
集積回路素子１はその回路形成面全体に設けられた半田
バンプ３により多層配線基板２の上に搭載される。多層
配線基板２の集積回路素子１と反対側の面にはビン５が
面全体にわたつ“Ｃ設けられ、これをプリント回路基板
４に挿入することにより電気的に接続される。
符号は第３図のものと一致する。なお７はスプリング固
定用ランド、８は蛇腹状スプリング、９は接触層、１０
は放熱フィン基部である。このパッケージの構造では、
集積回路素子１はその回路形成面全体に設けられた半田
バンプ３により多層配線基板２の上に搭載される。多層
配線基板２の集積回路素子１と反対側の面にはビン５が
面全体にわたつ“Ｃ設けられ、これをプリント回路基板
４に挿入することにより電気的に接続される。
また集積回路素子１の裏面には多層配線基板２からのび
た蛇腹状スプリング８の先端に固定された放熱フィン６
が接触層９を介し°Ｃ熱的に接続される。
た蛇腹状スプリング８の先端に固定された放熱フィン６
が接触層９を介し°Ｃ熱的に接続される。
すなわち、放熱のため間隔をおいて配置された複数個の
放熱フィン６は、その放熱フィン基部１０がしぼられ°
Ｃ１体となり、その中心部に接触層９が設けられ、周辺
で蛇腹状スプリング８に固定される。従って、熱的には
集積回路素子１を直接放熱フィン６に接触させる構造な
ので、集積回路素子１から放熱フィン６に到る熱抵抗が
小さくなり、放熱効果が向上し消費電力の大きい素子を
搭載できる特徴がある。この集積回路素子１と放熱フィ
ン６０間の接触層９とし°Ｃは、例えば半田などの固体
層、金属粉末とグリースを混合した半固体層。
放熱フィン６は、その放熱フィン基部１０がしぼられ°
Ｃ１体となり、その中心部に接触層９が設けられ、周辺
で蛇腹状スプリング８に固定される。従って、熱的には
集積回路素子１を直接放熱フィン６に接触させる構造な
ので、集積回路素子１から放熱フィン６に到る熱抵抗が
小さくなり、放熱効果が向上し消費電力の大きい素子を
搭載できる特徴がある。この集積回路素子１と放熱フィ
ン６０間の接触層９とし°Ｃは、例えば半田などの固体
層、金属粉末とグリースを混合した半固体層。
ゴムなどの粘弾性体層などである。また集積回路素子１
と放熱フィン６を接触させるためのスプリングとして、
集積回路素子１を塵埃などから守るため密閉構造となる
１例えば金属の薄い膜や、プラスチックなどの有機材料
で作った蛇腹状スプリング８や、防塵が不要のときのた
め開放構造となる螺線状のスプリングでもよい。これら
スプリングはそのバネ作用により多層配線板２の上に搭
載した集積回路素子の傾きの偏差を吸収して良好に接触
させることができ、また放熱フィンの重量を補償して、
集積回路素子１８よび半田バンプ６に過大な力が加わら
ないようにすることができる。
と放熱フィン６を接触させるためのスプリングとして、
集積回路素子１を塵埃などから守るため密閉構造となる
１例えば金属の薄い膜や、プラスチックなどの有機材料
で作った蛇腹状スプリング８や、防塵が不要のときのた
め開放構造となる螺線状のスプリングでもよい。これら
スプリングはそのバネ作用により多層配線板２の上に搭
載した集積回路素子の傾きの偏差を吸収して良好に接触
させることができ、また放熱フィンの重量を補償して、
集積回路素子１８よび半田バンプ６に過大な力が加わら
ないようにすることができる。
第２図は本発明の他の実施例の断面を示したものである
。図にＳいＣ１１は配線基板、１２は低誘電率多層配線
層を示し、他の数字は第１図と同じものを示す。この実
施例は、アルミナ等の配線基板１１の上に、それよりも
低い誘電率をもつ、例えばエボキン系、ポリイミド系等
の有機系樹脂を絶縁体とする多層の配線層１２を形成し
、その上に集積回路素子１を搭載し、さらに該集積回路
素子１の裏面を放熱フィン６に接触させる構造である。
。図にＳいＣ１１は配線基板、１２は低誘電率多層配線
層を示し、他の数字は第１図と同じものを示す。この実
施例は、アルミナ等の配線基板１１の上に、それよりも
低い誘電率をもつ、例えばエボキン系、ポリイミド系等
の有機系樹脂を絶縁体とする多層の配線層１２を形成し
、その上に集積回路素子１を搭載し、さらに該集積回路
素子１の裏面を放熱フィン６に接触させる構造である。
本実施例の構造に３いても、第１図の実施例と同様に配
線基板１１からのびた蛇腹状スプリング８の先端に固定
した放熱フィシ６を集積回路素子１の裏面に接触させる
ことにより、集積回路素子１から放熱フィン６までを低
熱抵抗で接続できる。
線基板１１からのびた蛇腹状スプリング８の先端に固定
した放熱フィシ６を集積回路素子１の裏面に接触させる
ことにより、集積回路素子１から放熱フィン６までを低
熱抵抗で接続できる。
従って同様な効率のよい熱放散を行なうことができる。
本実施例では低誘電率の多層配線層１２に集積回路素子
１を搭載するのでアルミナ等の多層配線基板２の上に搭
載するよりも電気信号の伝搬遅延が小さくなる特徴があ
る。
１を搭載するのでアルミナ等の多層配線基板２の上に搭
載するよりも電気信号の伝搬遅延が小さくなる特徴があ
る。
これは、本発明による放熱効果のためパッケージの温度
の上昇が抑えられるからアルミナ等より耐熱性の低い上
記有機系樹脂の使用が可能となるためである。
の上昇が抑えられるからアルミナ等より耐熱性の低い上
記有機系樹脂の使用が可能となるためである。
以上説明したように、本発明による集積回路用パッケー
ジは、集積回路素子裏面を放熱フィンに直接接触できる
ので、集積回路素子から放熱フィンに到る熱抵抗が小さ
くなり、放熱効果が向上し消費電力の大きい集積回路素
子の収容ができる効果がある。また、放熱フィンはバネ
作用により集積回路素子に接触させるので、多層配線板
の上に搭載した集積回路素子の傾きの偏差を吸収し°Ｃ
接触させることができ、また放熱フィンの重量を補償し
゛〔集積回路素子および半田バンプに過大な力が加わら
ないようにする効果がある。
ジは、集積回路素子裏面を放熱フィンに直接接触できる
ので、集積回路素子から放熱フィンに到る熱抵抗が小さ
くなり、放熱効果が向上し消費電力の大きい集積回路素
子の収容ができる効果がある。また、放熱フィンはバネ
作用により集積回路素子に接触させるので、多層配線板
の上に搭載した集積回路素子の傾きの偏差を吸収し°Ｃ
接触させることができ、また放熱フィンの重量を補償し
゛〔集積回路素子および半田バンプに過大な力が加わら
ないようにする効果がある。
なお本発明による集積回路用パッケージは、放熱効果が
向上したため、ここに収容する集積回路素子に流し得る
電流を大きくすることができるので、それに応じた高速
化の効果が２次的に派生する。
向上したため、ここに収容する集積回路素子に流し得る
電流を大きくすることができるので、それに応じた高速
化の効果が２次的に派生する。
第１図は本発明による集積回路用パッケージの一実施例
の断面図、 第２図は本発明による集積回路用パッケージの異る実施
例の断面図、 第３図は従来の集積回路用パッケージの断面図である。 １・・・集積回路素子 ２・・・多層配線基板 ５・・・半田バンブ ４・・・プリント回路基板 ５・・・ビン ６・・・放熱フィン ７・・・スプリング固定用ランド ８・・・蛇腹状スプリング ９・・・接触層 １０・・・放熱フィン基部 １１・・・配線基板 １２・・・低誘電率多層配線層 特許出願人 日本電信電話株式会社 代理 人 弁理士玉蟲久五部 （外２名） 本発明の一実施例の断面図 第 １ 図 従来の集積回路用バ・ンケージの断面図第 ３ 図 １ 集積回路素子 ２ 多層配線基板 ３：半田バンプ ４；プリント回路基板 ５゛ビン ６°放熱フィン
の断面図、 第２図は本発明による集積回路用パッケージの異る実施
例の断面図、 第３図は従来の集積回路用パッケージの断面図である。 １・・・集積回路素子 ２・・・多層配線基板 ５・・・半田バンブ ４・・・プリント回路基板 ５・・・ビン ６・・・放熱フィン ７・・・スプリング固定用ランド ８・・・蛇腹状スプリング ９・・・接触層 １０・・・放熱フィン基部 １１・・・配線基板 １２・・・低誘電率多層配線層 特許出願人 日本電信電話株式会社 代理 人 弁理士玉蟲久五部 （外２名） 本発明の一実施例の断面図 第 １ 図 従来の集積回路用バ・ンケージの断面図第 ３ 図 １ 集積回路素子 ２ 多層配線基板 ３：半田バンプ ４；プリント回路基板 ５゛ビン ６°放熱フィン
Claims (1)
- 集積回路素子の回路形成面全体に設けた半田バンプに
より該集積回路素子を多層配線基板に搭載し、前記集積
回路素子の裏面に前記多層配線基板からのびた蛇腹状ス
プリングの先端に固定された放熱フィンの基部に設けた
接触層が接触するように構成したことを特徴とする集積
回路用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60108051A JPS61265848A (ja) | 1985-05-20 | 1985-05-20 | 集積回路用パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60108051A JPS61265848A (ja) | 1985-05-20 | 1985-05-20 | 集積回路用パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61265848A true JPS61265848A (ja) | 1986-11-25 |
Family
ID=14474676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60108051A Pending JPS61265848A (ja) | 1985-05-20 | 1985-05-20 | 集積回路用パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61265848A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63204633A (ja) * | 1987-02-19 | 1988-08-24 | Hitachi Ltd | 半導体の冷却装置 |
| EP0852398A1 (en) * | 1997-01-02 | 1998-07-08 | AT&T Corp. | Apparatus for heating and cooling an electronic device |
| WO2001078138A1 (en) * | 2000-04-07 | 2001-10-18 | Advanced Micro Devices, Inc. | Flip chip semiconductor device including a compliant support for supporting a heat sink |
| KR100839412B1 (ko) | 2006-11-27 | 2008-06-19 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 장치 |
| CN113741095A (zh) * | 2021-08-27 | 2021-12-03 | Tcl华星光电技术有限公司 | 散热凝胶体、散热装置、光源模块和显示面板 |
-
1985
- 1985-05-20 JP JP60108051A patent/JPS61265848A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63204633A (ja) * | 1987-02-19 | 1988-08-24 | Hitachi Ltd | 半導体の冷却装置 |
| EP0852398A1 (en) * | 1997-01-02 | 1998-07-08 | AT&T Corp. | Apparatus for heating and cooling an electronic device |
| WO2001078138A1 (en) * | 2000-04-07 | 2001-10-18 | Advanced Micro Devices, Inc. | Flip chip semiconductor device including a compliant support for supporting a heat sink |
| KR100839412B1 (ko) | 2006-11-27 | 2008-06-19 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 장치 |
| US7551445B2 (en) | 2006-11-27 | 2009-06-23 | Samsung Sdi Co., Ltd. | Plasma display device |
| CN113741095A (zh) * | 2021-08-27 | 2021-12-03 | Tcl华星光电技术有限公司 | 散热凝胶体、散热装置、光源模块和显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6188578B1 (en) | Integrated circuit package with multiple heat dissipation paths | |
| US4907067A (en) | Thermally efficient power device package | |
| US6114761A (en) | Thermally-enhanced flip chip IC package with extruded heatspreader | |
| US5548481A (en) | Electronic module containing an internally ribbed, integral heat sink and bonded, flexible printed wiring board with two-sided component population | |
| US6075287A (en) | Integrated, multi-chip, thermally conductive packaging device and methodology | |
| JPH0923076A (ja) | 熱放散増強のための多熱導伝路とパッケージ統合性及び信頼性向上のための縁の周りを囲むキャップからなる集積回路パッケージ | |
| KR970707581A (ko) | 열적 및 전기적 강화 플라스틱 핀 그리드 어레이(ppga) 패키지(thermally and electrically enhanced plastic pin grid array (ppga) package) | |
| JP2845227B2 (ja) | マルチチップモジュールの実装構造 | |
| JPS61265848A (ja) | 集積回路用パツケ−ジ | |
| EP0694968A2 (en) | Multi-chip module semiconductor device | |
| JPH07109867B2 (ja) | 半導体チツプの冷却構造 | |
| JP2008004688A (ja) | 半導体パッケージ | |
| JP3378174B2 (ja) | 高発熱素子の放熱構造 | |
| JP2003152368A (ja) | 電子機器 | |
| JP2645285B2 (ja) | 集積回路担持用電気的構成要素 | |
| JP2506885B2 (ja) | 半導体装置 | |
| JPH08264688A (ja) | 半導体用セラミックパッケージ | |
| JPH02278856A (ja) | 半導体集積回路装置 | |
| JP2907187B2 (ja) | ベアチップ実装方法および半導体集積回路装置 | |
| JP2765242B2 (ja) | 集積回路装置 | |
| JP3502511B2 (ja) | 半導体装置 | |
| JP2006013439A (ja) | 半導体素子実装構造体 | |
| JP3195843B2 (ja) | 高放熱タイプの半導体装置 | |
| JP3460930B2 (ja) | 電子回路パッケージ | |
| JPH11121660A (ja) | 半導体装置およびその製造方法 |