JPS61263151A

JPS61263151A - 相補性ｍｉｓ型電界効果トランジスタ装置及びその製法

Info

Publication number: JPS61263151A
Application number: JP60103513A
Authority: JP
Inventors: Kazutake Kamihira; 員丈上平; Hidenao Tanaka; 秀尚田中; Kinya Kato; 加藤　謹矢
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1985-05-15
Filing date: 1985-05-15
Publication date: 1986-11-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、Ｐチャンネル型のＭＩＳ型電界効果トランジ
スタと、Ｎ　Ｖ−ｔ−ンネル型のＭｌＳ型電界効果トラ
ンジスタとからなる相補性ＭＩＳ型電界効果トランジス
タ装置、及びその製法に関する。

従来の技術相補性Ｍ１Ｂ型電界効果トランジスタ装置どして、従来
、第３図を伴なって次に述べる構成を有するものが提案
されている。

ずなわら、例えばＰ型の例えばシリコン（Ｓｉ）でなる
半導体基板１内に、その主面２側から、Ｎ型の半導体領
域Ｑ１が、Ｐチー・ンネル型のＭＩＳ型電界効果トラン
ジスタＴ１を形成するだめの半導体領域として形成され
ている。

また、半導体基板１の主面２側に、窓Ｗ１及びＷ２を有
し且つ比較的大する厚さを有する例えば酸化シリコン（
ＳｉＯ２）でなるフィールド絶縁層３が、窓Ｗ１の全域
に半導体領域Ｑ１のみを臨ませた関係で形成されている
。

さらに、半導体領域Ｃ１上に、ＭＩＳ型電界効果トラン
ジスタＴ１のゲート絶縁層としての絶縁層■１と、その
絶縁１１２１１上に形成されたＭＩＳ型電界効果トラン
ジスタＴ１のゲート電極としての導電性ＪＩＭ１とを有
するストライプ状の積層体Ｌ１が、絶縁層１１の両端を
絶縁層３に連接させ、導電性層Ｍ１の両端を絶縁層３上
に延長させた関係で形成されている。

また、半導体基板１上に、Ｎチャンネル型としてのＭＩ
Ｓ型電界効果トランジスタＴ２のゲート絶縁層としての
絶縁層１１と、その絶縁層Ｉ上に形成されたＭＩＳ型電
界効果トランジスタＴ２のゲート電極としての導電性層
Ｍ２とを有するストライプ状のｖＩ層体重２が、絶縁Ｉ
Ｉ２の両端を絶縁ｍ３に連接させ、導電性層Ｍ２の両端
を絶縁層３上に延長させた関係で形成されている。

さらに、半導体領域Ｃ１内に、その主面２側から、Ｊｆ
体Ｌ１を挟んだ両位置の全域において、Ｐ型の半導体領
域Ｑ２及びＣ３が、それらの一側縁を積層体Ｌ１の側面
またはその近傍に沿ってそれぞれ延長させた関係で、Ｍ
ＩＳ型電界効果トランジスタＴ１のソース及びドレイン
としてそれぞれ形成されている。また、半導体基板１内
に、そのフィールド絶縁層、３の窓Ｗ２下の領域におけ
る積層体Ｌ２を挟んだ両位置の全域において、主面２側
からＮ４１の半導体領域０４及びＣ５が、それらの一側
縁を積層体Ｌ２の側面またはその近傍に沿ってそれぞれ
延長させた関係で、ＭＩＳ型電界効果トランジスタＴ２
のソース及びドレインとしてそれぞれ形成されている。

さらに、半導体ＩＡ根１土に、フィールド絶縁層３、積
層体Ｌ１及びＬ２を覆って延長している居間絶縁層４が
形成され、そして、その層間絶縁層４上に、例えばアル
ミニウムでなる配線層Ｃ１、Ｃ２、Ｃ３及びＣ４が、そ
れぞれ層間絶縁層４に穿設されている孔Ｈ１、ト１２、
Ｈ３及び１−１４を通じて、半導体領域Ｑ２、Ｃ３、Ｃ
４及びＣ５にオーミックに連結されている。

以上が、従来提案されている相補性ＭＩＳ型電界効果ト
ランジスタ装置の構成である。

このような構成を右Ｊ゛る相補性ＭＩＳ型′市界効果ト
ランジスタ装買は、詳細説明は省略するが、ＭＩＳ型電
界効果トランジスタＴ１のドレインとしての半導体領域
Ｑ３と、ＭＩＳ型電界効果トランジスタＴ２のドレイン
としての半導体領域Ｑ５とが接続され、また、ＭＩＳ型
電界効果トランジスタＴ１のソースとしての半導体領域
Ｑ２が正の電源端子に接続され、さらに、ＭＩＳ型電界
効果トランジスタＴ２のソースとしての半導体領域Ｑ４
が例えば接地に接続されている状態で、ＭＩＳ型電界効
果トランジスタＴ１及びＴ２のゲート電極としての導電
性層Ｍ１及びＭ２に、ぞれらに共通に、入力信号を供給
し、また、ＭＩＳ型電界効果トランジスタＴ１及びＴ２
のドレインとしての半導体領域Ｑ３及びＱ５の接続中点
から出力信号を導出づるようにすることによって、イン
バータとしての機能が得られる。

そして、そのインバータとしての機能が、詳細説明は省
略するが、少ない消費電力で、且つ広い動作電圧範囲で
１ｑられる、という特徴を有する。

発明が解決しＪ：うとＪる８、　点しかしながら、第３図に示ず従来の相補性ＭＩＳ型電界
効果トランジスタ装置の場合、ＭＩＳ型電界効果１ヘラ
ンジスタＴ１のソースとしてのＰ型の半導体領域Ｑ２と
、ＭＩＳ型電界効果トランジスタＴ１を形成するために
用いられているＮ型の半導体領ｌ１ｉ１！Ｑｌと、Ｐ型
の半導体基板１と、ＭＩＳ型電界効果トランジスタＴ２
のソースとしてのＮ型の半導体領域Ｑ４とからなる奇生
り゛イリスタを構成している。

この奇生サイリスタは５、ＭＩＳ型電界効果トランジス
タ］°１のソースとしてのＰ型の半導体領域Ｑ２をエミ
ッタ、ＭＩＳ電界効果トランジスタＴ１を形成するため
に用いられているＮ型の半導体領域Ｑ１をベース、Ｐ型
の半導体基板１をコレクタとしているＰＮＰ型のバイポ
ーラトランジスタ（ｌ型バイポーラ１−ランジスタ〉と
、ＭＩＳ型電界効果トランジスタＴ２のソースとしての
Ｎ型の半導体領域Ｑ４をエミッタ、Ｐ型の半導体基板１
をベース、ＭＩＳ型電界効果トランジスタＴ１を形成す
るために用いられているＮ型の半導体領［Ｑｌをコレク
タとしているＮＰＮ型のバイポーラトランジスタ（横型
バイポーラトランジスタ）とを有し、そして、縦型バイ
ポーラトランジスタのベースと横型バイポーラトランジ
スタのコレクタとが互に接続され、また、縦型バイポー
ラトランジスタのコレクタと横型バイポーラトランジス
タのベースとが互に接続され、縦型バイポーラトランジ
スタのエミッタが正のＭ線端子に接続され、横型バイポ
ーラトランジスタのエミッタが接地に接続されている、
という構成を等価回路的に有している。

このため、六方信号端子や、出力信号端子に雑音が印加
されるなどの原因で、縦型バイポーラトランジスタ及び
横型バイポーラトランジスタのベースにベース電流が流
れると、それら縦型バイポーラトランジスタ及び横型バ
イポーラトランジスタ間に正帰還がかかり、それら縦型
バイポーラトランジスタ及び横型バイポーラトランジス
タが、ともに飽和状態に入って、オン状態になり、よっ
て、内部に、ＭＩＳ型電界効果トランジスタＴ１及びＴ
２のソースとしての半導体領域Ｑ２及びＱ４を通る異常
電流が流れ続く、という所Ｍ７ラツヂアツプ現象が生じ
易い、という欠点を有していｌζ。

このため、従来、横型バイポーラトランジスタのコレク
タとして作用する半導体領域Ｑ１と、横型バイポーラト
ランジスタのエミッタとして作用する半導体領域Ｑ４と
の間に大なる間隔を有せしめ、また、縦型バイポーラト
ランジスタのベースとして作用する半導体領域Ｑ１の深
さを大に゛して、縦型バイポーラトランジスタ及び横型
バイポーラトランジスタのベース幅を大きくし、よって
、それらバイポーラトランジスタの直流電流増幅率を低
下させることが提案されている。

しかしながら、このようにした場合、半導体基板１に、
相補ｆ’１Ｍｌ５型電界効宋１ヘランジスタ装置を高密
麿に構成１−ることができへい、という欠点を有してい
た。

また、従来、半導体基板１に、局部的に、高いＰ型不純
物濃度を有づる半導体領域を形成して、半導体基板１の
抵抗を下げて、縦型バイポーラトランジスタのコレクタ
抵抗を小さくしたり、半導体領域Ｑ１に、同様に、局部
的に、高いＮ型の不純物濃度を有する半導体領域を形成
して、横型バイポーラトランジスタのコレクタ抵抗を下
げたりして、上３２Ｂしたラッチアップ現象が生ずるお
それを回避させることも提案されている。

しかしながら、このようにした場合、半導体基板１に高
いＰ型不純物濃度を有する半導体領域を形成した構成に
したり、半導体領１１＋ｆｆ１Ｑ１に高いＮ型不純物濃
度を有する半導体領域を形成した構成にしたりするのに
困難を伴なう、という欠点を有していた。

また、従来、ＭＩＳ！１′！電界効宋トランジスタＴ１
を構成しているソース及びドレインとしての半導体領域
Ｑ２及び０３、とくに、縦型バイポーラ１゛ランジスタ
として作用する半導体領域Ｑ２及びＭＩＳ型電界効果１
ヘランジスタ丁１を構成しているソース及びトレインと
しての半導体領域Ｑ４及びＣ５、とくに、横型バイポー
ラトランジスタとして作用する半導体領域Ｑ４に、それ
ぞれ低いＰ型、及びＮ型の不純物濃度を右せしめて、半
導体領域Ｑ２及びＣ３、とくに半導体領域Ｑ２、及び半
導体領域Ｑ４及びＣ５、とくに半導体領域Ｑ／Ｉの厚さ
方向の抵抗を増加さぼることによって、縦型バイポーラ
トランジスタ及び横型バイポーラトランジスタのエミッ
タ抵抗を増加ざ往、よって、上述したラッチアップ現象
が生ずるおそれを回避さヒることも提案されている。

しかしながら、このようにした場合、ＭＩＳ型電界効果
トランジスタＴ１及びＴ２において、それらのソース及
びドレインの抵抗が増大し、ＭＩＳ型電界効果トランジ
スタＴ１及びＴ２の特性が劣化する、という欠点を有し
ていた。

また、ＭＩＳ型電界効果トランジスタＴ１のソース及び
ドレインとしての半導体領域Ｑ２及びＣ３、及びＭＩＳ
型電界効果トランジスタＴ２のソース及びドレインとし
ての半導体領域Ｑ４及びＣ５の面積を小として、それら
半導体領域０２〜Ｑ５の厚さ方向のＩｒ１抗を増大させ
ることによって、縦型バイポーラ１ヘランジスタ及び横
型バイポーラトランジスタのエミッタ抵抗を増加させ、
よって、上述したラッチアップ現象が生じないようにす
ることも提案されている。

しかしながら、この場合、半導体領域Ｑ２、Ｃ３、Ｃ４
及びＣ５にそれぞれ配線層Ｃ１、Ｃ２、Ｃ３及びＣ４を
連結する必要から、半導体領域０２〜Ｑ５の面積を小と
するのに一定の限度を有し、従って、半導体領域Ｑ２〜
Ｑ５の厚さ方向の抵抗を増大させるのに一定の限度を有
するため、上述したラッチアップ現象が生ずるおそれが
残っている、という欠点を有していた。

問題を解決するための＝よって、本発明は、上述した欠点のない、新規な相補性
ＭＩＳ型電界効果トランジスタ装置、及びその新規な製
法を提案ぜんとするものである。

本発明による相補性ＭＩＳ型電界効果トランジスタ装置
は、第３図で上Ｊした従来の相補性ＭＩＳ型７ｎ界効宋
１−ランジスタ装置の場合と同様に、次の構成を有する
。

寸なわら、第１の導電型を有する半導体基板内に、その
主面側から、第１の導電型とは逆の第２の導電型を有す
る第１の半導体領域が、第１のＭＩＳ型電界効果トラン
ジスタを形成するための半導体領域として形成されてい
る。

また、半導体基板の主面側に、第１及び第２の窓を°有
するフィールド絶縁層が、上記第１の窓に上記第１の半
導体領域のみを臨ませた関係で形成されている。

さらに、上記第１の半導体領域上に、上記第１のＭＩＳ
型電界効果トランジスタのゲート絶縁層としての第１の
絶縁層と、該第１の絶縁層上に形成された上記第１のＭ
ｌＳ型電界効果トランジスタのゲート電極としての第１
の導電性層とを有するストライプ状の第１のｖ４ｔｆ７
体が、上記第１の絶縁層の両端を上記フィールド絶縁層
に連接させ、上記第１の導電性層を上記フィールド絶縁
層上に延長させた関係で、形成されている。

また、上記半導体基板上に、上記第１のＭＩＳ型電界効
果トランジスタと逆チ１１ンネル型の第２のＭＩＳ型電
界効果１−ランジスタのグー１−絶縁層としての第２の
絶縁層と、該第２の絶縁層上に形成された上記第２のＭ
ＩＳ型電界効果トランジスタのゲート電極としての第２
の導電性層とを有するストライプ状の第２の８１ｊ層体
が、上記第２の絶縁層の両端を上記フィールド絶縁層に
連接させ、上記第２の導電性層を上記フィールド絶縁層
上に延長させた関係で、形成されている。

さらに、上記第１の半導体領域内に、上記第１の８！ｉ
層体を挟んだ両位置において、上記主面側から、第１の
導電型を有する第２及び第３の半導体領域が、それらの
一側縁を上記第１の積層体の側面またはその近傍に沿っ
て延長させた関係で、上記第１のＭＩＳ型電界効果トラ
ンジスタのソース及びドレインとしてそれぞれ形成され
ている。

また、上記半導体基板内に、その上記第２の窓下の領域
下における上記第２の積層体を挟んだ両位置において、
上記主面側から、第２の導電型を有づる第４及び第５の
半導体領域が、それらの一側縁を上記第２の積層体の側
面またはその近傍に沿って延長させた関係で、上記第２
のＭＩＳ型電界効果トランジスタのソース及びドレイン
としてそれぞれ形成されている。

しかしながら、本発明による相補性ＭＸＳ型電界効果ト
ランジスタ装置は、このような構成において、次のよう
な構成を有する。

すなわち、上記第２及び第３の半導体領域が、それらの
両端を上記フィールド絶縁層に連接させた関係でストラ
イプ状に形成されている。

また、上記第４及び第５の半導体領域が、それらの両端
を上記フィールド絶縁層に連接させた関係でストライプ
状に形成されている。

ざらに、上記半導体領域上に、上記フィールド絶縁層及
び上記第２の半導体領域間の領域において、その全域に
亘って形成されている第３の絶Ｂ層と、該第３の絶縁層
上に少なくと乙その全域に亘って形成されている第３の
導電性層とを有する第３のＭｍ体が、上記第３のｊ１電
性層を上記第１のＭＩＳ型電界効果トランジスタのソー
スの一部領域として、上記第２の半導体領域に連結して
形成され、且つ上記フィールド絶縁層及び上記第３の半
導体領域間の領域において、その全域に亘って形成され
た第４の絶縁層と、該第４の絶縁層上に少なくともその
全域に亘って形成されている第４のＩＩＩＨ性層とを有
する第４の積層体が、上記第４の導電性層を上記第１の
ＭＩＳ型電界効果トランジスタのドレインの一部領域と
して、上記第３の半導体領域に連結して形成されている
。

また、上記半導体基板」−に、上記フィールド絶縁層及
び上記第４の半導体領域間において、その全域に亘って
形成されている第５の絶縁層と、該第５の絶縁層上に少
なくともその全域に亘って形成されている第５の導電性
層とを有する第５の積層体が、上記第５の導電性層を上
記第２のＭＩＳ型′ＦｉＷ効宋トランジスタのソースの
一部領域として、上記第４の半導体領域に連結して形成
され、且つ上記フィールド絶縁層及び上記第５の半導体
領域間において、その全域に亘って形成されている第６
の絶縁層と、該第６の絶縁層上に少なくともその全域に
亘って形成されている第６の導電性層とを有する第６の
積層体が、上記第６の導電性層を上記第２のＭＩＳ型゛
電界効果トランジスタのソースの一部領域として、上記
第５の半導体領域に連結して形成されている。

さらに、上記第３、第４、第５及び第６の導電性層が、
■モリブデン、タングステン、クロム、バプジウム、ニ
オブ及びタンタル中から選ばれた１つまたは複数の金属
、または上記複数の金属の合金、らしくは上記金属及び
上記合金でなり、且つ酸素を含んでいる、または■上記
金属の酸化物、または上記金属及びその酸化物でなり、
且つＭ素を含んでいるまたは含んでいない層でなる。

また、上記第３、第４、第５及び第６の絶縁層が、上記
半導体基板の材料の酸化物でなる。

また、本発明による相補性ＭＩＳ型電界効果トランジス
タ装置の製法は、次に述べる工程をとって、本発明によ
る相補性ＭＩＳ型電界効果トランジスタ装置を製造する
。

すなわち、第１の導電型を有する半導体基板内に、上記
主面側から、第１の導電型とは逆の第２の導電型を有す
る第１の半導体領域を、第１のＭＩＳ型電界効果トラン
ジスタを形成するための半導体領域として形成する。

また、上記半導体基板の主面側に、第１及び第２の窓を
有するフィールド絶縁層を、上記第１の窓に上記第１の
半導体領域のみを臨ませた関係で形成する。

さらに、上記半導体基板上に、上記第１の半導体領域上
において、上記第１のＭＩＳ型電界効果トランジスタの
ゲート絶縁層としての第１の絶縁層と、上記第１のＭＩ
Ｓ型電界効果トランジスタのグー１−電極としての第１
の導電性層とを有するストライプ状の第１の積層体を、
第１の絶Ｑ層の両端を上記フィールド絶縁層に連接さヒ
、上記第１の導電性層を上記フィールド絶縁層上に延長
させた関係で形成するとともに、上記第１の半導体領域
外の領域上において、上記第１０Ｍｘｓｘ電界効果トラ
ンジスタとは逆チャンネル型の第２のＭＩＳ型電界効果
トランジスタのゲート絶縁層としての第２の絶縁層と、
上記第２のＭ［Ｓ’Ｓｌ界効果トランジスタのゲート電
極としての第２の導電性層とを有するストライプ状の第
２の積層体を、上記第２の絶縁層の両端を上記フィール
ド絶縁層に連接させ、上記第２の導電性層を上記フィー
ルド絶縁層上に延長させた関係で形成する。

また、上記半導体基板上に、上記第１及び第２の積層体
を覆って延長している、■モリブデン、タングステン、
クロム、バナジウム、ニオブ及びタンタル中から選ばれ
た１つまたは複数の金属、または上記複数の金属の合金
、もしくは上記金属及び上記合金でなり、且つ酸素を含
んでいる、または■上記金属の酸化物、または上記金属
及びその酸化物でなり、且つ酸素を含んでいるまたは含
んでいない層でなる第７の導電性層を形成する。

さらに、上記第７の導電性層に対するエツチング処理に
より、上記第７の導電性層に、上記第１の積層体を挟み
且つ上記第１の積層体の相対向する側面をそれぞれ外部
に露呈させ且つ上記第１の半導体領域を外部に露呈させ
ている第３及び第４の窓を形成するとともに、上記第２
の積層体を挟み且つ上記第２のｌｆｆ１体の相対向する
側面をそれぞれ外部に露呈させ且つ上記半導体基板を外
部に露呈させている第５及び第６の窓を形成する。

また、上記第７の導電性層に対するマスクを用いたエツ
チング処理により、上記第７の導電性層から、上記第１
の半導体領域上に、上記第１の積層体を挟んだ両位置に
おいて、それぞれ第３及び第４の導電性層を、上記第１
のＭＩＳ型電界効！！！１−ランジスタのソース及びド
レインの一部領域としてそれぞれ形成するとともに、上
記半導体基板上に、上記第２の積層体を挾んだ両位置に
おいて、それぞれ第５及び第６の導電性層を、上記第２
のＭＩＳ型電界効果トランジスタのソース及びドレイン
の一部領域としてそれぞれ形成する。

さらに、上記第３、第４、第５及び第６の導電性層を形
成する工程前、または後において、上記第１の半導体領
域に対する、上記第１の積層体及び上記第７の導電性層
、または上記第１の８１層体及び上記第３及び第４の導
電性層をマスクとする第１の導電型を与える不純物イオ
ンの打込処理により、上記第１の半導体領域内に、上記
第１及び第２の窓下の領域において、第１及び第２の不
純物導入領域を形成し、また、その前または後にａ５い
て、上記半導体基板に対する、上記第２の積層体及び上
記第７の導電性層、または上記第２の積層体及び上記第
５及び第６のＳ′Ｆｉ性層をマスクとする第２の導電型
を与える不純物イオンの打込処理により、上記半導体基
板内に、上記第５及び第６の窓下の領域において、第３
及び第４の不純物導入領域を形成する。

また、熱処理によって、上記第１及び第２の不純物導入
領域から、上記第３及び第４の導電性層にそれぞれ連結
している第２及び第３の半導体領域を、それぞれ上記第
１のＭＩＳ型電界効果トランジスタのソース及びドレイ
ンの他の一部領域として形成するとともに、上記第３及
び第４の不純物導入領域から、上記第５及び第６の導電
性層にそれぞれ連結している第４及び第５の半導体領域
を、それぞれ上記第２のＭＩＳ型電界効果トランジスタ
のソース及びドレインの他の一部領域として形成し、且
つ上記半導体領域の上記第３及び第４のＳ電性層側に、
上記第３及び第４の導電性層下において、上記半導体領
域の材料の酸化物でなる第３及び第４の絶縁層をそれぞ
れ形成するとともに、上記半導体基板の上記第５及び第
６の導電ｆｔ層側に、上記第５及び第６の導電性層下に
おいて、上記半導体基板の材料の酸化物でなる第５及び
第６の絶縁層をそれぞれ形成する。

作　　用、上述した本発明による相補性ＭＩＳ型電界効果トラン
ジスク装置は、詳細説明は省略１゛るが、第３図で上述
した従来の相補性ＭＩＳ型電界効果トランジスタ装置に
おいて、その第２、第３、第４及び第５の半導体領域に
、第３、第４、第５及び第６の導電性層がそれぞれ連結
されている構成を有・していて、第３図で上述した従来
の相補性ＭＩＳ型電界効果トランジスタ装置の場合に準
じた構成の第１及び第２のトランジスタを有している。

このため、本発明による相補性ＭＩＳ型電界効果トラン
ジスタ装置の場合も、詳細説明は省略するが、第３図で
上述した従来の相補性ＭＩＳ型電界効果トランジスタ装
置の場合と同様に、インバータとしての礪能が得られる
。

１里且皇１しかしながら、本発明による相補性ＭＩＳ型電界効果ト
ランジスタ装置の場合、第３図で上述した従来の相補性
ＭＩＳ型電界効果１−ランジスタ装置の場合に準じて、
第１のＭＩＳ型電界効果トランジスタのソースとしての
第１の導電型を有する第２の半導体領域と、第１のＭＩ
Ｓ型電界効果トランジスタを形成するために用いている
第２の導電型を有する第１の半導体領域と、第１の導電
型を有する半導体基板と、第２のＭＩＳ型電界効果トラ
ンジスタのソースとしての第２の導電型を有する第２の
半導体領域とによる寄生サイリスタの構成を有するとし
ても、第１のＭＩＳ型電界効果トランジスタのソースが
、第２の半導体領域と、第３の絶縁層上に形成された第
３の導電性層とで構成され、また、第１のＭＩＳ型電界
効果トランジスタのドレインが、第３の半導体ダ（域と
、第４の絶縁層上に形成された第４の導電性層とで構成
され、さらに、第２のＭＩＳ型電界効果トランジスタの
ソースが、第４の半導体領域と、第５の絶縁層上に形成
された第５の導電性層とで構成され、また、第２のＭＩ
Ｓ型電界効果トランジスタのドレインが、第５の半導体
領域と、第５の絶縁層上に形成された第６の８１電性層
と′ＣＭ４成されているため、第２、第３、第４及び第
５の半導体領域の面積を、それら第２〜第５の半導体領
域に対応している、第３図で上述した従来の相補性ＭＩ
Ｓ型電界効果トランジスタ装置の場合の半導体領域のそ
れに比し、格段的に小にすることができ、よって、第２
〜第５の半導体領域の厚さ方向の抵抗を、それら第２〜
第５の半導体領域に対応する、第３図で上述した従来の
相補性ＭＩＳ型電界効果トランジスタ装置の場合の半導
体領域のそれに比し、格段的に大にすることができ、従
って、寄生サイリスタの等価回路における縦型バイポー
ラトランジスタ及び横型バイポーラトランジスタのエミ
ッタ抵抗を人にすることができるので、第３図に示す従
来の相補性ＭＩＳ型電界効果トランジスタ装置で上述し
たラッチアップ現象のＪ３それを、第３図に示す従来の
相補性ＭＩＳ型電界効宋トランジスタＨａで上述した欠
点を伴なうことなしに、有効に回避することができる。

また、本発明による相補性ＭＩＳ型電界効果トランジス
タ装置の製法によれば、上述した優れた作用効果を有す
る相補性ＭＩＳ型電界効果トランジスタ装置を、容易に
製造することができる。

実施例１次に、第１図を伴なって本発明の実施例を述べよう。

第１図において、第３図との対応部分には同一符号を付
して詳［１１２明を省略する。

第１図に示す本発明による相補性ＭＩＳ型電界効果トラ
ンジスタ装置は、次の事項を除いて、第３図で上述した
と同様の構成を有する。

すなわち、半導体領域０２及びＱ３が、それらの両端を
フィールド絶縁層３に連接させた関係で、例えば数百人
のような狭い幅を有してストライプ状に形成され、また
、半導体領域Ｑ４及びＱ５が、同様に、それらの両端を
フィールド絶縁層３に連接さヒた関係で、半導体領域Ｑ
２及びＱ３と同様の幅を有してストライプ状に形成され
ている。

また、半導体領域Ｑ１上に、フィールド絶縁層３及び半
導体領域０２間の領域において、ぞの全域に亘って形成
されている絶縁１１１３と、その絶縁ｆｆ１１３上に少
なくともその全域に亘って形成されている導電性Ｗ４Ｍ
３とを有する積層体Ｌ３が、導電性ＩＭ３をＭＩＳ型電
界効果トランジスタＴ１のソースの一部領域として、半
導体領域Ｑ２に連結して形成されている。また、フィー
ルド絶縁層３及び半導体領域０３間の領域において、そ
の全域に亘って形成された絶縁第１４と、その絶縁ＪＩ
ＩＪ上に少なくともその全域に亘って形成されている導
電性層Ｍ４とを有する積層体Ｌ４が、導電性！ｒＪＭ４
をＭＩＳ型電界効果トランジスタＴ１のドレインの一部
領域として、半導体領域Ｑ３に連結して形成されている
。

この場合、導電性層Ｍ３及びＭ４が、モリブデン、タン
グステン、クロム、バナジウム、ニオブ及びタンタル中
から選ばれた１つまたは複数の金属でなり、且つ酸素を
含んでいる層でなる。または、モリブデン、タングステ
ン、クロム、バナジウム、ニオブ及びタンタル中から選
ばれた複数の金属の合金でなり、且つ酸素を含んでいる
層でなる。もしくは、モリブデン、タングステン、クロ
ム、バナジウム、ニオブ及びタンタル中から選ばれた１
つのまたは複数の金属と１、モリブデン、タングステン
、クロム、バナジウム、ニオブ及びタンタル中から選ば
れた複数の金属の合金でなり、且つ酸素を含んでいる層
でなる。または、上述した１つの金属または複数の金属
の酸化物でなる層でなり、またはそれに酸素を含んでい
る層でなる。もしくは、上述した１つの金属または複数
の金属、及びその酸化物でなる層でなり、またはそれに
酸素を含んでいる層でなる。

また、絶縁層Ｉ３及びＩ４が、半導体基板１の材料の酸
化物、従ってシリコン酸化物でなる。

さらに、半導体基板上１上に、フィールド絶縁層３及び
半導体領域０４間において、その全域に亘って形成され
ている絶縁層Ｉ５と、その絶縁１ＭＭ５上に少なくとも
その全域に亘って形成されている導電性層Ｍ５とを有す
る積層体［５が、導電性層Ｍ５をＭＩＳ型電界効果トラ
ンジスタＴ２のソースの一部領域として、半導体領域Ｑ
４に連結して形成されている。また、フィールド絶縁層
３及び半導体領域０５間において、その全域に亘って形
成されている絶縁層■６と、その絶縁ＷＪ１６上に少な
くともその全域に亘って形成されている導電性層Ｍ６と
を有する積層体Ｌ６が、導電性層Ｍ６をＭＩＳ型電界効
果トランジスタＴ２のドレインの一部領域として、半導
体領１ｇ！Ｑ５に連結して形成されている。

以上が、本発明による相補性ＩＶＩＩＳ型電界効果トラ
ンジスタ装置の実施例の構成である。

このような構成を有づる本発明による相補性ＭＩＳ型電
界効果トランジスタ装置によれば、詳細説明は省略づる
が、第３図で上述した従来の構成において、その半導体
領域Ｑ２、Ｑ３、Ｑ４及びＱ５に、導電性層Ｍ３、Ｍ４
、Ｍ５及びＭ６がそれぞれ連結されている構成を有して
いて、第３図で上述した従来の相補性ＭＩＳ型電界効果
トランジスタ装置の場合に準じた構成のＭＩＳ型電界効
果トランジスタＴ１及びＩ２を有しているので、第３図
で上述した従来の相補性ＭＩＳ型電界効果トランジスタ
装置の場合と同様に、インバータとしての機能が得られ
る。

しかしながら、第１図に示す本発明による相補性ＭＩＳ
型電界効果トランジスタ装置の場合、ＭＩＳ型電界効果
トランジスタＴ１のソースが、半導体領域Ｑ２と、絶縁
層Ｉ３上に形成された導電性層Ｍ３どで構成され、また
、ＭＩＳ型電界効果トランジスタＴ１のドレインが、半
導体領域Ｑ３と、絶縁層Ｉ４上に形成された導電性層Ｍ
４とで構成されている。また、ＭＩＳ型電界効果トラン
ジスタＴ１のソースが、半導体領域Ｑ４と、絶縁層Ｉ５
上に形成された導７１？ｆ１層Ｍ５とで構成され、また
、ＭＩＳ型電界効果トランジスタＴ２のドレインが、半
導体領域Ｑ５と、絶縁層１６上述の導電性層Ｍ６とで構
成されている。

このため、半導体領域Ｑ２、Ｑ３、Ｑ／及びＱ５の面積
を、第３図で上述した従来の相補性ＭＩＳ型？ｈ界効果
トランジスタ装置の場合に比し、格段的に小にすること
かできる。よって、半導体領域０２〜Ｑ５の厚さ方向の
抵抗を、第３図で上述した従来の相補性ＭＩＳ型電界効
果トランジスタ装置の場合に比し、格段的に大にするこ
とができる。

従って、第１図に示ず本発明による相補＋１１Ｍｌ５型
電界効果トランジスタ装置の場合、第３図で上述したと
同様の奇生サイリスタの構成を有しているとしても、そ
の寄生ナイリスタの等何回路における縦型バイポーラト
ランジスタ及び横型バイポーラトランジスタのエミッタ
抵抗を大にすることができるので、第３図での従来の相
補性ＭＩＳ型電界効果トランジスタ装置について上述し
たラッチアップ現象のＪ３それを、第３図の従来の相補
性ＭＩＳ型電界効果トランジスタ装置で上述した欠点を
ｒｒなうことなしに、有効に回避することができる。

実施例２次に、第２図を伴なって本発明による相補性ＭＩＳ型電
界効果トランジスタ装置の製法の実施例を述べよう。

第２図において、第１図との対応部分には同一符号を付
して示す。

第２図に示す本発明による相補性ＭＩＳ型電界効果トラ
ンジスタ装置の製法は、次に述べる工程をとって、第１
図で上述した本発明による相補性ＭＩＳ型電界効果トラ
ンジスタ装置を製造する。

すなわら、Ｐ型の例えばシリコンでなる半導体基板１内
に、その主面２側から、Ｎ型の半導体領域Ｑ１を、ＭＩ
Ｓ型電界効果トランジスタＴ１を形成するための半導体
領域として形成する（第２図）。

次に、半導体基板１の主面側に、２つの窓Ｗ１及びＷ２
を有する、たとえばシリコン酸化物（Ｓ、０２’）でな
るフィールド絶縁層３を、窓Ｗ１に半導体領域Ｑ１のみ
を臨ませた関係で、それ自体は公知の方法によって形成
する（第２図Ｂ）。

次に、半導体基板１上に、半導体ｆｒＩ域Ｑ１上におい
て、ＭＩＳ型電界効果トランジスタＴ１のゲート絶縁層
としての絶縁層１１と、ＭＩＳ型電界効果トランジスタ
Ｔ１のゲート電極としての導電性１ｉＷＭ１とを有する
ストライプ状の積層体Ｌ１を、絶縁１第１ｌの両端をフ
ィールド絶縁層３に連接させ、導電性ＦＪＭ１をフィー
ルド絶縁Ｆｒ！１３上に延良させた関係で形成するとと
もに、半導体領域外の領１ｄｉＱ１１におい（、ＭＩＳ
型電界効宋トランジスタＴ１とは逆ヂャンネル型のＭＩ
Ｓ型電界効果トランジスタＴ２のゲート絶縁層としての
絶縁層Ｉ２と、ＭＩＳ型電界効果トランジスタＴ２のゲ
ート電極としての導電性層Ｍ２とを有するストライプ状
の積層体１−２を、絶縁層１２の両端をフィールド絶縁
層３に連接さじ、導電性層Ｍ２をフィールド絶縁層３上
に延長させた関係で、それ自体公知のフォトリソグラフ
ィ法を用いて形成する（第２図Ｃ）。

次に、半導体基板１十に、積層体Ｌ１及びＬ２を覆って
延長している、■［リブデン、タングステン、クロム、
バナジウム、ニオブ及びタンタル中から選ばれた１つま
“たは複数の金属、またはそれら複数の金属の合金、も
しくは上述した１つまたは複数の金属と上述した合金で
なり、且つ酸素を含んでいる、または■上述した１つま
たは複数の金属の酸化物、または上述した１つまたは複
数の金属とその酸化物でなり、且つ酸素を含／υでいる
または含んでいない層でなる導電性層Ｍ７（酸化物の酸
素を含めて、酸素を５　ａｔｏｍ％以上有している）を
、それ自体は公知の例えば酸素を含んだ雰囲気中でのス
パッタリングにＪ：つて、例えば０．５μｍの厚さに形
成する（第２図Ｄ）。

次に、導電性層Ｍ７に対する、例えば燐酸系エツチング
液を用いたエツチング処理を、導電性１１Ｍ７の積層体
Ｌ１及びＬ２の側面側及びその近傍の平らに形成されて
いる領域が、平らに形成されている領域に比しエツチン
グされ易いことを利用して、導電性層Ｍ７が例えば０．
３μｍの厚さになるまで行うことによって、ＩＪ電性層
Ｍ７に、積層体Ｌ１を挟み且つ積層体Ｌ１の相対向する
側面をそれぞれ外部に露呈させ且つ半導体領域Ｑ１を外
部に露呈させている、例えば数百式の幅を有する２つの
窓Ｗ３及びＷ４を、積層体Ｌ１にいわゆるセルアライン
して形成するとともに、積層体１２を挟み口つ積層体Ｌ
２の相対向する側面をそれぞれ外部に露呈させ且つ半導
体基板１を外部に露呈させている２つの窓Ｗ５及びＷ６
を、積層体Ｌ２にいわゆるセルフ７ラインして形成する
（第２図Ｅ）。なお、第２図Ｅにおいて、導電ｆＬ層Ｍ
７１及びＭ７２はＭ７の積層体Ｌ１及びＬ２上の部であ
る。

次に、半導体領域Ｑ１に対する、積層体１−１及び導電
性１ｇＭ７をマスクとするＰ型を与える不純物、例えば
ボロンのイオンの打込処理により、半導体領域Ｑ１内に
、窓Ｗ３及びＷ４下の領域において、不純物導入領域Ｓ
１及びＳ２を形成し、また、その前または後において、
半導体基板１に対する、ＦＩＩ層体１？及び導電ｆ／Ｌ
層Ｍ７をマスクとするＮ型を与える不純物、例えば砒素
のイオンの打込処理により、半導体基板１内に、窓Ｗ５
及びＷ６下の領域において、不純物導入領域Ｓ３及びＳ
４を形成する（第２図Ｆ）次に、導電性Ｊｉ！Ｍ７に対
するマスクを用いたエツチング処理により、ｉ＃ｍ性Ｉ
Ｍ７から、半導体領域Ｑ２上に、積層体し１を挟んだ両
位置において、それぞれ導電性層Ｍ３及びＭ４を、ＭＩ
Ｓ型電界効果トランジスタのソース及びドレインの一部
領域としてそれぞれ形成するとともに、半導体基板１Ｆ
に、積層体し２を挟んだ両位置において、それぞれ導電
性層Ｍ５及びＭ６を、ＭＩＳ型電界効果１−ランジスタ
Ｔ２のソース及びドレインの一部領域としてそれぞれ形
成するく第２図Ｇ）。

次に、例えば窒素と水素との混合ガスの雰囲気中での、
例えば９００℃の温度による熱処理を、例えば３０分間
行うことによって、不純物導入領域Ｓ１及びＳ２を活性
化して、それら不純物導入領域Ｓ１及びＳ２から、導電
性層Ｍ３及びＭ４にそれぞれ連結している半導体領域Ｑ
２及びＱ４を、それぞれＭＩＳ型電界効宋トランジスタ
Ｔ１のソース及びドレインの他の一部領域として形成す
るとともに、不純物導入領域Ｓ３及びＳ４を活性化して
、それら不純物導入領域Ｓ３及びＳ４から、導電性ＪＭ
Ｍ５及びＭ６にそれぞれ連結している半導体領域Ｑ４及
びＱ５を、それぞれＭＩＳ型電界効果トランジスタＴ２
のソース及びドレインの他の一部領域として形成し、且
つ半導体領域Ｑ１の導電性層Ｍ３及びＩ４側に、導電性
層Ｍ３及びＩ４下において、それら導電性層Ｍ３及びＩ
４からの酸素による半導体領域Ｑ１の材料の酸化によっ
て得られた、半導１領ｂｌＬＱ１の材料の酸化物でなる
絶縁層■３及びＩ４をぞれぞれ形成するとともに、半導
体基板１の導電性層Ｍ５及びＩ６側に、導電性層Ｍ５及
びＩ６下において、それら導電性１１１Ｍ５及びＩ６か
らの酸素による半導体基板１の材料の酸化によって得ら
れた、半導体基板１の材料の酸化物でなる絶縁層■５及
び１６をそれぞれ形成する（第２図Ｈ）。この場合、絶
縁層■３及びＩ４は、半導体領域Ｑ１の導電性層Ｍ３及
びＩ４の積層体Ｌ１側の遊端部下には、導電性ＷＪＭ３
及びＩ４の積層体Ｌ１側の遊端部の厚さが、積層体Ｌ１
側に至るに従い薄くなっていて、そこでの酸素の■が少
なく、且つそこでの酸素が、材質的に他の領域に比し脆
弱である絶縁層４の側面側及びその近傍を通って外部に
逃げ・１′Ｊずいので、はとんど＆！ｉ層休Ｌ体側に延
長しない。

同様に、絶縁層Ｉ５及び１６も、半導体基板１の導電性
ｗＩｉＭ５及びＩ６の積層体Ｌ２側の遊端部には、導電
性層Ｍ５及びＩ６の積層体Ｌ１側の遊端部の厚さが、積
層体Ｌ２側に至るに従い簿くなっていて、そこでの酸素
の両が少なく、且つそこでの酸素が、材質的に他の領域
に比し脆弱である絶縁層４の側面側及びその近傍を通っ
て外部に逃げやすいので、【よとんど、積層体　　１゜
１−２側に延長しない。

次に、居間絶縁層４に、導電性層Ｍ３、Ｉ４、Ｉ５及び
Ｉ６を外部に臨ませる孔Ｈ１、ｌ−１２、ト１３及びト
１４を、それ自体は公知の方法によって穿設し、次に、
層間絶Ｒ層４上に、孔］」１゜ト１２．８３及び１−１
６を通じて導電性層Ｍ３．Ｍ４、Ｉ５及びＩ６にオーミ
ックに連結している、例えばアルミニウムでなる導電性
層を、それ白　。

体は公知の方法によって形成し、次に、その導電性層を
、それ自体は公知の方法によってパターニングして、第
１図に示ずように、導電性層Ｍ３、Ｉ４、Ｉ５及びＩ６
にオーミックに連結している配線層Ｃ１、Ｃ２、Ｃ３及
びＣ４を形成する。

以上のようにして、第１図に示す本発明による相補性Ｍ
ＩＳ型電界効果トランジスタ装置を製造する。

以上が、第１図に示す本発明による相補性ＭＩＳ型電界
効果トランジスタ装置を製造する、本発明による相補性
ＭＩＳ型電界効宋トランジスタ装置の製法の実施例であ
る。

このような本発明による相補性ＭＩＳ型電界効果トラン
ジスタ装置の製法によれば、第１図で上述した、優れた
特徴を有する本発明ににる相補性ＭＩＳ型電界効果トラ
ンジスタｖｔ＠を、容易に！Ｉｌ造することができる。

なお、上述においては、本発明による相補性ＭＩＳ型電
界効果１−ランジスタ装置、及びその製法のそれぞれに
つき、１つの実施例を示したに留まり、本発明の請神を
脱することなしに種々の変型、変更をなし得るであろう
。

例えば、上述した本発明による相補性ＭＩＳ型電界効果
！・ランジスタ装置の製造の実施例においては、半導体
領域Ｃ１内に積層体Ｌ１及び導電性層Ｍ７をマスクとし
て不純物導入領域Ｓ１及びＳ２を形成し、また、その前
または後で、半導体基板１内に、積層体Ｌ２及び導電性
層Ｍ７をマスクとして不純物導入領域Ｓ３及びＳ４を形
成し、しかるのち、ｉ９電性層７から、ぞのパターニン
グによって、導電性層Ｍ３、Ｉ４、Ｉ５及びＩ６を形成
する場合につぎ述べた。しかしながら、導電性層７から
、そのバターニングにＪ：って、導電性層Ｍ３、Ｉ４、
Ｉ５及びＩ６を形成して後、半導体領域Ｃ１内に積層体
Ｌ１と導Ｗｆｉ層Ｍ３及びＩ４とをマスクとして不純物
導入領域の８１及びＳ２を形成し、また、その前又は後
で、半導体基板１内に積層体Ｌ２と導電性層Ｍ５および
Ｉ６とをマスクとして府不純物導入ｆｆｆ域Ｓ３及びＳ
４を形成することもできる。

また、上述において、その１Ｎかた」を「Ｐがた」、「
Ｐがた」を１Ｎがた」と読み替えた構成とすることもで
き、その他、種々の変型、変更をなし得るであろう。

【図面の簡単な説明】

第１図は、本発明による相補性ＭＩＳ型電界効果トラン
ジスタ装置の実施例を示す路線的断面図である。第２図は、第１図に示す本発明による相補性ＭＩＳ型電
界効果トランジスタ装置を製造する場合に適用された、
本発明による相補性ＭＩＳ型電界効果トランジスタ装置
の実施例を示す順次の工程における路線的断面図である
。第３図は、従来の相補性ＩＶｌｒｓ型電界効果トランジ
スタ装置を示す路線的断面図である。１・・・・・・・・・・・・・・・半導体基板２・・・
・・・・・・・・・・・・主面３・・・・・・・・・・
・・・・・フィールド絶縁層４・・・・・・・・・・・
・・・・層間絶縁層Ｔ、Ｔ２・・・ＭＩＳ型電界効宋ト
ランジスタ０１〜Ｑ５・・・半導体領域し１〜Ｌ６・・・積層体Ｍ　１〜Ｍ　７　・・・導電性層Ｗ１〜Ｗ６・・・窓ト１１〜　（」　４　・・・　孔０１〜Ｃ４・・・配線層出願人　　日本電信電話株式会社＜　　　　　　　　　　　ロ −二　　　　　　　　　　　　　　− ロロ　　　　　　　　　　　　　　　　　　−−Ｃ：５
；

Claims

【特許請求の範囲】１、第１の導電型を有する半導体基板内に、その主面側
から、第１の導電型とは逆の第２の導電型を有する第１
の半導体領域が、第１のＭＩＳ型電界効果トランジスタ
を形成するための半導体領域として形成され、上記半導体基板の主面側に、第１及び第２の窓を有するフィールド絶縁層が、上記第１の窓に上記
第１の半導体領域のみを臨ませた関係で形成され、上記第１の半導体領域上に、上記第１のＭＩＳ型電界効果トランジスタのゲート絶縁層としての第
１の絶縁層と、該第１の絶縁層上に形成された上記第１
のＭＩＳ型電界効果トランジスタのゲート電極としての
第１の導電性層とを有するストライプ状の第１の積層体
が、上記第１の絶縁層の両端を上記フィールド絶縁層に
連接させ、上記第１の導電性層を上記フィールド絶縁層
上に延長させた関係で、形成され、上記半導体基板上に、上記第１のＭＩＳ型電界効果トランジスタと逆チャンネル型の第２のＭＩＳ
型電界効果トランジスタのゲート絶縁層としての第２の
絶縁層と、該第２の絶縁層上に形成された上記第２のＭ
ＩＳ型電界効果トランジスタのゲート電極としての第２
の導電性層とを有するストライプ状の第２の積層体が、
上記第２の絶縁層の両端を上記フィールド絶縁層に連接
させ、上記第２の導電性層を上記フィールド絶縁層上に
延長させた関係で、形成され、上記第１の半導体領域内に、上記第１の積層体を挟んだ両位置において、上記主面側から、第１の
導電型を有する第２及び第３の半導体領域が、それらの
一側縁を上記第１の積層体の側面またはその近傍に沿っ
て延長させた関係で、上記第１のＭＩＳ型電界効果トラ
ンジスタのソース及びドレインとしてそれぞれ形成され
、上記半導体基板内に、その上記第２の窓下の領域下における上記第２の積層体を挟んだ両位置にお
いて、上記主面側から、第２の導電型を有する第４及び
第５の半導体領域が、それらの一側縁を上記第２の積層
体の側面またはその近傍に沿って延長させた関係で、上
記第２のＭＩＳ型電界効果トランジスタのソース及びド
レインとしてそれぞれ形成されている構成を有する相補
性ＭＩＳ型電界効果トランジスタ装置において、上記第２及び第３の半導体領域が、それらの両端を上記フィールド絶縁層に連接させた関係でスト
ライプ状に形成され、上記第４及び第５の半導体領域が、それらの両端を上記フィールド絶縁層に連接させた関係でスト
ライプ状に形成され、上記半導体領域上に、上記フィールド絶縁層及び上記第２の半導体領域間の領域において、その全
域に亘って形成されている第３の絶縁層と、該第３の絶
縁層上に少なくともその全域に亘つて形成されている第
３の導電性層とを有する第３の積層体が、上記第３の導
電性層を上記第１のＭＩＳ型電界効果トランジスタのソ
ースの一部領域として、上記第２の半導体領域に連結し
て形成され、且つ上記フィールド絶縁層及び上記第３の
半導体領域間の領域において、その全域に亘って形成さ
れた第４の絶縁層と、該第４の絶縁層上に少なくともそ
の全域に亘って形成されている第４の導電性層とを有す
る第４の積層体が、上記第４の導電性層を上記第１のＭ
ＩＳ型電界効果トランジスタのドレインの一部領域とし
て、上記第３の半導体領域に連結して形成され、上記半導体基板上に、上記フィールド絶縁層及び上記第４の半導体領域間において、その全域に亘
つて形成されている第５の絶縁層と、該第５の絶縁層上
に少なくともその全域に亘つて形成されている第５の導
電性層とを有する第５の積層体が、上記第５の導電性層
を上記第２のＭＩＳ型電界効果トランジスタのソースの
一部領域として、上記第４の半導体領域に連結して形成
され、且つ上記フィールド絶縁層及び上記第５の半導体
領域間において、その全域に亘つて形成されている第６
の絶縁層と、該第６の絶縁層上に少なくともその全域に
亘つて形成されている第６の導電性層とを有する第６の
積層体が、上記第６の導電性層を上記第２のＭＩＳ型電
界効果トランジスタのドレインの一部領域として、上記
第５の半導体領域に連結して形成され、上記第３、第４、第５及び第６の導電性層が、（１）モリブデン、タングステン、クロム、バナジ
ウム、ニオブ及びタンタル中から選ばれた１つまたは複
数の金属、または上記複数の金属の合金、もしくは上記
金属及び上記合金でなり、且つ酸素を含んでいる、また
は（２）上記金属の酸化物、または上記金属及びその酸
化物でなり、且つ酸素を含んでいるまたは含んでいない
層でなり、上記第３、第４、第５及び第６の絶縁層が、上記半導体
基板の材料の酸化物でなることを特徴とする相補性ＭＩ
Ｓ型電界効果トランジスタ装置。２、特許請求の範囲１項記載の相補性ＭＩＳ型電界効果
トランジスタ装置において、上記半導体基板がシリコン
でなり、上記第３、第４、第５及び第６の絶縁層が酸化
シリコンでなることを特徴とする相補性ＭＩＳ型電界効
果トランジスタ装置。３、第１の導電型を有する半導体基板内に、上記主面側
から、第１の導電型とは逆の第２の導電型を有する第１
の半導体領域を、第１のＭＩＳ型電界効果トランジスタ
を形成するための半導体領域として形成する工程と、上記半導体基板の主面側に、第１及び第２の窓を有するフィールド絶縁層を、上記第１の窓に上記
第１の半導体領域のみを臨ませた関係で形成する工程と
、上記半導体基板上に、上記第１の半導体領域上において、上記第１のＭＩＳ型電界効果トランジス
タのゲート絶縁層としての第１の絶縁層と、上記第１の
ＭＩＳ型電界効果トランジスタのゲート電極としての第
１の導電性層とを有するストライプ状の第１の積層体を
、上記第１の絶縁層の両端を上記フィールド絶縁層に連
接させ、上記第１の導電性層を上記フィールド絶縁層上
に延長させた関係で形成するとともに、上記第１の半導
体領域外の領域上において、上記第１のＭＩＳ型電界効
果トランジスタとは逆チャンネル型の第２のＭＩＳ型電
界効果トランジスタのゲート絶縁層としての第２の絶縁
層と、上記第２のＭＩＳ型電界効果トランジスタのゲー
ト電極としての第２の導電性層とを有するストライプ状
の第２の積層体を、上記第２の絶縁層の両端を上記フィ
ールド絶縁層に連接させ、上記第２の導電性層を上記フ
ィールド絶縁層上に延長させた関係で形成する工程と、上記半導体基板上に、上記第１及び第２の積層体を覆つて延長している、（１）モリブデン、タン
グステン、クロム、バナジウム、ニオブ及びタンタル中
から選ばれた１つまたは複数の金属、または上記複数の
金属の合金、もしくは上記金属及び上記合金でなり、且
つ酸素を含んでいる、または（２）上記金属の酸化物、
または上記金属及びその酸化物でなり、且つ酸素を含ん
でいるまたは含んでいない層でなる第７の導電性層を形
成する工程と、上記第７の導電性層に対するエッチング処理により、上記第７の導電性層に、上記第１の積層体を
挟み且つ上記第１の積層体の相対向する側面をそれぞれ
外部に露呈させ且つ上記第１の半導体領域を外部に露呈
させている第３及び第４の窓を形成するとともに、上記
第２の積層体を挟み且つ上記第２の積層体の相対向する
側面をそれぞれ外部に露呈させ且つ上記半導体基板を外
部に露呈させている第５及び第６の窓を形成する工程と
、上記第７の導電性層に対するマスクを用いたエッチング処理により、上記第７の導電性層から、上
記第１の半導体領域上に、上記第１の積層体を挟んだ両
位置において、それぞれ第３及び第４の導電性層を、上
記第１のＭＩＳ型電界効果トランジスタのソース及びド
レインの一部領域としてそれぞれ形成するとともに、上
記半導体基板上に、上記第２の積層体を挟んだ両位置に
おいて、それぞれ第５及び第６の導電性層を、上記第２
のＭＩＳ型電界効果トランジスタのソース及びドレイン
の一部領域としてそれぞれ形成する工程と、上記第３、
第４、第５及び第６の導電性層を形成する工程前、または後において、上記第１の半導
体領域に対する、上記第１の積層体及び上記第７の導電
性層、または上記第１の積層体及び上記第３及び第４の
導電性層をマスクとする第１の導電型を与える不純物イ
オンの打込処理により、上記第１の半導体領域内に、上
記第１及び第２の窓下の領域において、第１及び第２の
不純物導入領域を形成し、また、その前または後におい
て、上記半導体基板に対する、上記第２の積層体及び上
記第７の導電性層、または上記第２の積層体及び上記第
５及び第６の導電性層をマスクとする第２の導電型を与
える不純物イオンの打込処理により、上記半導体基板内
に、上記第５及び第６の窓下の領域において、第３及び
第４の不純物導入領域を形成する工程と、熱処理によって、上記第１及び第２の不純物導入領域から、上記第３及び第４の導電性層にそれぞ
れ連結している第２及び第３の半導体領域を、それぞれ
上記第１のＭＩＳ型電界効果トランジスタのソース及び
ドレインの他の一部領域として形成するとともに、上記
第３及び第４の不純物導入領域から、上記第５及び第６
の導電性層にそれぞれ連結している第４及び第５の半導
体領域を、それぞれ上記第２のＭＩＳ型電界効果トラン
ジスタのソース及びドレインの他の一部領域として形成
し、且つ上記半導体領域の上記第３及び第４の導電性層
側に、上記第３及び第４の導電性層下において、上記半
導体領域の材料の酸化物でなる第３及び第４の絶縁層を
それぞれ形成するとともに、上記半導体基板の上記第５
及び第６の導電性層側に、上記第５及び第６の導電性層
下において、上記半導体基板の材料の酸化物でなる第５
及び第６の絶縁層をそれぞれ形成する工程とを含む相補
性ＭＩＳ型電界効果トランジスタ装置の製法。４、特許請求の範囲第３項記載の相補性ＭＩＳ型電界効
果トランジスタ装置の製法において、上記半導体基板が
シリコンでなり、上記第３、第４、第５及び第６の絶縁
層が酸化シリコンでなることを特徴とする相補性ＭＩＳ
型電界効果トランジスタ装置の製法。