JPS61262862A - 主記憶装置 - Google Patents
主記憶装置Info
- Publication number
- JPS61262862A JPS61262862A JP26874785A JP26874785A JPS61262862A JP S61262862 A JPS61262862 A JP S61262862A JP 26874785 A JP26874785 A JP 26874785A JP 26874785 A JP26874785 A JP 26874785A JP S61262862 A JPS61262862 A JP S61262862A
- Authority
- JP
- Japan
- Prior art keywords
- main memory
- configuration control
- configuration
- bank
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電子計算機における主記憶装置の構成制御方式
に関する。
に関する。
従来、電子計算機の主記憶装置１イを構成するバンクの
一つにおいて、故障が発生したときには、診断が行ガわ
れている。
一つにおいて、故障が発生したときには、診断が行ガわ
れている。
この診断は、中央処理装置で行なわれる場合と中央処理
装置Ｈとは別個に設けた診断処理装置で行なわれる場合
とに対して行なわれている。
装置Ｈとは別個に設けた診断処理装置で行なわれる場合
とに対して行なわれている。
中央処理装置で診断を行なうときには、診断動作をさせ
る命令が故障した主記憶装置に記憶されており、一つの
バンクの故障で全体のバンクからの読出し動作が不可能
となるため診断動作ができなくなる。
る命令が故障した主記憶装置に記憶されており、一つの
バンクの故障で全体のバンクからの読出し動作が不可能
となるため診断動作ができなくなる。
この欠点を解決するため診断用の命令を自装置内に蓄え
／ヒ診断処理装置で診断するときでも、バンク単位の切
９離しができないため、不良バンクを含む主記憶装置そ
のものが使用できガく々る。
／ヒ診断処理装置で診断するときでも、バンク単位の切
９離しができないため、不良バンクを含む主記憶装置そ
のものが使用できガく々る。
従って、主記憶装置が１台しかない電子計ｑ２機におい
ては不良バンクの交換や修復に多大な保守時間を要し、
また、主記憶装置が２台以上ある屯子計算機においては
主記憶装置単位の切離しによる主記憶容量の大幅な減少
を招くという大きな犠牲を甘受せねばならす、主記憶装
置ひいては電子計算機全体の稼動性が低下するという欠
点がある。
ては不良バンクの交換や修復に多大な保守時間を要し、
また、主記憶装置が２台以上ある屯子計算機においては
主記憶装置単位の切離しによる主記憶容量の大幅な減少
を招くという大きな犠牲を甘受せねばならす、主記憶装
置ひいては電子計算機全体の稼動性が低下するという欠
点がある。
本発明の目的は不良バンクの修理や交換に要する損失時
間の増大または主記憶容量の大幅な減少という従来の欠
点を解決した稼動性の高い主記憶構成制御方式を提供す
ることにある。
間の増大または主記憶容量の大幅な減少という従来の欠
点を解決した稼動性の高い主記憶構成制御方式を提供す
ることにある。
本発明の装置は、それぞれ独立のアクセス学位である記
憶バンクを複数有してなる主記憶装置と、この主記憶装
置を記憶バンク単位で構成させるよう制御する構成制御
手段と、この構成制御手段から構成制御情報に応じて前
記記憶バンクを構成する構成手段と、前記構成制御手段
の構成制御情報の内容を指令で変更する構成制御変更手
段と、システムシステム構成情報をもとに自動的に動作
させるシステム自動動作手段とを備え、この構成制御変
更手段からの変更情報に応じて前記構成手段が故障を発
生した記憶バンクを切離して前記主記憶装置を再構成し
、前記システム自動動作手段によりシステムを再動作す
る。
憶バンクを複数有してなる主記憶装置と、この主記憶装
置を記憶バンク単位で構成させるよう制御する構成制御
手段と、この構成制御手段から構成制御情報に応じて前
記記憶バンクを構成する構成手段と、前記構成制御手段
の構成制御情報の内容を指令で変更する構成制御変更手
段と、システムシステム構成情報をもとに自動的に動作
させるシステム自動動作手段とを備え、この構成制御変
更手段からの変更情報に応じて前記構成手段が故障を発
生した記憶バンクを切離して前記主記憶装置を再構成し
、前記システム自動動作手段によりシステムを再動作す
る。
次に本発明の一実施例について図面を参照して詳細に説
明する。
明する。
本発明の制御方式は、中央処理装置１１診断処理装ｗ２
．構成制御レジスタ４と第１のアドレス情報格納レジス
タ５と第２のアドレス情報格納レジスタ６と選択回路７
と主記憶アクセスレジスタ８とからなる主記憶制御装置
３および第１のバンク１０と第２のバンク１１と第３の
バンク１２と第４のバンク１３とを含む主記憶装置に９
から構成されている。主記憶構成の変更は、診断処理装
置２によシ動的に行われ、バンク単位の切離しは、診断
処理装置２上で動作する主記憶管理プログラムが主記憶
の効率的運用および仮想アドレス空間の提供を目的とし
て仮想アドレスと実記憶アドレスとの関係を示すテーブ
ル（以下ページテーブル）の内容を書替えることにより
、またインタリープの変更は診断処理装置ｊｉｔ、２が
指令により構成制御レジスタ４の内容を変更しこの変更
された情報に基づいて主記憶制御装置３がインタリーブ
を制御することによりそれぞれ実現される。
．構成制御レジスタ４と第１のアドレス情報格納レジス
タ５と第２のアドレス情報格納レジスタ６と選択回路７
と主記憶アクセスレジスタ８とからなる主記憶制御装置
３および第１のバンク１０と第２のバンク１１と第３の
バンク１２と第４のバンク１３とを含む主記憶装置に９
から構成されている。主記憶構成の変更は、診断処理装
置２によシ動的に行われ、バンク単位の切離しは、診断
処理装置２上で動作する主記憶管理プログラムが主記憶
の効率的運用および仮想アドレス空間の提供を目的とし
て仮想アドレスと実記憶アドレスとの関係を示すテーブ
ル（以下ページテーブル）の内容を書替えることにより
、またインタリープの変更は診断処理装置ｊｉｔ、２が
指令により構成制御レジスタ４の内容を変更しこの変更
された情報に基づいて主記憶制御装置３がインタリーブ
を制御することによりそれぞれ実現される。
システムの自動再動作は、診断処理装置２が、主記憶の
再構成後、自装置内に保持する初期プログラムロード機
器番号（以下Ｉ Ｐ Ｌ機器番号）により指定される装
置に対し、初期プログラムロード信号（ＩＰＬ信号）を
出力することにより行われる。
再構成後、自装置内に保持する初期プログラムロード機
器番号（以下Ｉ Ｐ Ｌ機器番号）により指定される装
置に対し、初期プログラムロード信号（ＩＰＬ信号）を
出力することにより行われる。
本発明の動作を図面を参照しながら詳細に説明する。
なお、本実施例ではインタリープ数は４ウエイ、各バン
クの容量は０．５メガバイトである。半云訂インタリー
ブ実現のため、中央処理装置１または診断処理装置２か
ら主記憶制御装置３へ与えられるアドレス情報のうちバ
ンク指定情報２ビツトとインタリーブが指定されていな
い時のバンク内のアドレスを指定する情報のうちの下位
２ビツトの計４ビットを第１のアドレス情報格納レジス
タ５に格納するとともに残りのアドレス情報を第２のア
ドレス情報格納レジスタ６に格納する。第１のアドレス
情報格納レジスタ５に格納された４ビ＝５− ットのアドレス情報は、選択回路７において構成制御レ
ジスタ４のインクリープ情報をもとに、バンク指定情報
とインタリーブが指定されていない時のバンク内アドレ
ス指定情報下位２ビットとを入替えて変換される。選択
回路７で変換された４ビツトのアドレス情報は主記憶ア
クセスレジスタ１２に送られて主記憶をアクセスするた
めのバンク指定情報およびバンク内アドレス指定情報の
下位２ビツトとして使用される。一方第２のアドレス情
報格納レジスタ６に格納されているアドレス情報も、Ｊ
主記憶アクセスレジスタ１２に送られ、主記憶をアクセ
スするための残シのアドレス情報として使用される。上
記方法によシインタリープ方式のアクセスを実現してい
るが、インタリーブを指定しない場合（これをノーイン
タリープと呼ぶ）、選択回路７ではアドレス情報の変換
は行われず、バンク指定情報はバンク指定情報、バンク
内アドレス情報はバンク内アドレス情報として主記憶ア
クセスレジスタ１２にそのまま送られる。
クの容量は０．５メガバイトである。半云訂インタリー
ブ実現のため、中央処理装置１または診断処理装置２か
ら主記憶制御装置３へ与えられるアドレス情報のうちバ
ンク指定情報２ビツトとインタリーブが指定されていな
い時のバンク内のアドレスを指定する情報のうちの下位
２ビツトの計４ビットを第１のアドレス情報格納レジス
タ５に格納するとともに残りのアドレス情報を第２のア
ドレス情報格納レジスタ６に格納する。第１のアドレス
情報格納レジスタ５に格納された４ビ＝５− ットのアドレス情報は、選択回路７において構成制御レ
ジスタ４のインクリープ情報をもとに、バンク指定情報
とインタリーブが指定されていない時のバンク内アドレ
ス指定情報下位２ビットとを入替えて変換される。選択
回路７で変換された４ビツトのアドレス情報は主記憶ア
クセスレジスタ１２に送られて主記憶をアクセスするた
めのバンク指定情報およびバンク内アドレス指定情報の
下位２ビツトとして使用される。一方第２のアドレス情
報格納レジスタ６に格納されているアドレス情報も、Ｊ
主記憶アクセスレジスタ１２に送られ、主記憶をアクセ
スするための残シのアドレス情報として使用される。上
記方法によシインタリープ方式のアクセスを実現してい
るが、インタリーブを指定しない場合（これをノーイン
タリープと呼ぶ）、選択回路７ではアドレス情報の変換
は行われず、バンク指定情報はバンク指定情報、バンク
内アドレス情報はバンク内アドレス情報として主記憶ア
クセスレジスタ１２にそのまま送られる。
なお、インタリープ方式のアクセス制御を行なう構成制
御レジスタ４は１０”、０１”、００”のいずれかの値
をとね、それぞれ４ウエイインタリープ、２ウエイイン
タリープおよびノーインタリープの主記憶アクセス方式
を実現する。
御レジスタ４は１０”、０１”、００”のいずれかの値
をとね、それぞれ４ウエイインタリープ、２ウエイイン
タリープおよびノーインタリープの主記憶アクセス方式
を実現する。
バンクが故障した場合、システムを再動作するにはバン
クの切離し、インタリープの変更が必要であり、これら
は以下のような方法で実現される。
クの切離し、インタリープの変更が必要であり、これら
は以下のような方法で実現される。
先ず、バンクの切離しはページテーブルの内容を書替え
るととによシ行なう。ページテーブルは主記憶をページ
と呼ばれる実記憶アドレス空間に分けそれぞれに仮想ア
ドレス空間を与えることによυ主記憶へのアクセスを制
御している。従って、故障主記憶バンクを切離すには、
このページテーブルに登録中の故障バンクに割当てられ
ている実記憶アドレス空間をページテーブルよシ削除す
ることにより可能である。
るととによシ行なう。ページテーブルは主記憶をページ
と呼ばれる実記憶アドレス空間に分けそれぞれに仮想ア
ドレス空間を与えることによυ主記憶へのアクセスを制
御している。従って、故障主記憶バンクを切離すには、
このページテーブルに登録中の故障バンクに割当てられ
ている実記憶アドレス空間をページテーブルよシ削除す
ることにより可能である。
次に、インクリープを変更するには診断処理装置２から
インタリープの制御情報を供給している構成制御レジス
タ４の内容を指令で書替えることにより実現できる。例
えば、４ウエイインタリープをノーインタリープに変更
するには、構成制御レジスタ４の内容を１０”よ、ｂ”
ｏｏ”に書替えればよい。
インタリープの制御情報を供給している構成制御レジス
タ４の内容を指令で書替えることにより実現できる。例
えば、４ウエイインタリープをノーインタリープに変更
するには、構成制御レジスタ４の内容を１０”よ、ｂ”
ｏｏ”に書替えればよい。
システムを自動的に再動作するには、上記方法で主記憶
を再構成した後、診断処理装置２が自装置内に保持する
ＩＰＬ機器番号により選択された装置に対しＩＰＩ、信
号を出し、初期プログラムを再構成後の主記憶にロード
することにより実現する。ロードされた初期プログラム
はプートストラップ動作後生記憶に新たにロードされた
システム管理プログラムに制御を渡しシステムの開始動
作を完了する。
を再構成した後、診断処理装置２が自装置内に保持する
ＩＰＬ機器番号により選択された装置に対しＩＰＩ、信
号を出し、初期プログラムを再構成後の主記憶にロード
することにより実現する。ロードされた初期プログラム
はプートストラップ動作後生記憶に新たにロードされた
システム管理プログラムに制御を渡しシステムの開始動
作を完了する。
以上説明した方法で、インタリーブの指定およびバンク
単位の切離しを行っているため、インタリープ指定でジ
ョブを実行中、バンクの一つで訂正不可能なエラーを検
出したときでも、診断処理装置２から、エラー情報をも
とにページテーブルの内容を書替え、かつ構成制御レジ
スタ４の内容を指令により変更するだけで、容易にバン
クの切離しおよびインタリープの指定変更を実現でき、
また、自装置内に保持するＩＰＬ機器番号を使用してシ
ステムの再動作を可能とする。
単位の切離しを行っているため、インタリープ指定でジ
ョブを実行中、バンクの一つで訂正不可能なエラーを検
出したときでも、診断処理装置２から、エラー情報をも
とにページテーブルの内容を書替え、かつ構成制御レジ
スタ４の内容を指令により変更するだけで、容易にバン
クの切離しおよびインタリープの指定変更を実現でき、
また、自装置内に保持するＩＰＬ機器番号を使用してシ
ステムの再動作を可能とする。
なお、実際には、該不良バンクを切離す前に、一旦ディ
スクファイルなどに現在の主記憶の内容を記憶しておく
必要があるが、これらの処理は、本発明の要部でないの
で省略する。
スクファイルなどに現在の主記憶の内容を記憶しておく
必要があるが、これらの処理は、本発明の要部でないの
で省略する。
本発明には、診断処理装置から主記憶の構成を定義する
ページテーブルおよび構成制御レジスタの内容を書替可
能とし、かつ診断処理装置が自装置内に保持するＩＰＬ
機器番号によりシステムを自動的に再立上げ可能とする
ことによυ主記憶装置で訂正不可能なエラーが生じたと
きでも主記憶を再構成し損失時間を最少にかつ主記憶容
量も大幅に減少させないで即時に再稼動できるという効
果がある。
ページテーブルおよび構成制御レジスタの内容を書替可
能とし、かつ診断処理装置が自装置内に保持するＩＰＬ
機器番号によりシステムを自動的に再立上げ可能とする
ことによυ主記憶装置で訂正不可能なエラーが生じたと
きでも主記憶を再構成し損失時間を最少にかつ主記憶容
量も大幅に減少させないで即時に再稼動できるという効
果がある。
図は本発明の一実施例を示す図である。
図において、１・・・・・・・・・中央処理装置、２・
・・・・・診断処理装置、３・・・・・・・・・主記憶
制御装置、４・・・・・・・・・構成制御レジスタ、５
・・・・・・・・第１のアドレス情報格納レジスタ、６
・・・・・・第２のアドレス情報格納レジスタ、７・・
・・・・・・セレクタ回路、８・・・・・主記憶アクセ
スレジスタ、９・・・・・・・・・主記憶装置、１０・
・・・・・・第１のバンク、１１・・・・・・・・・第
２のバンク、１２・・・・・・・・第３のバンク、１３
・・・・・・・・・第４のバンク。
・・・・・診断処理装置、３・・・・・・・・・主記憶
制御装置、４・・・・・・・・・構成制御レジスタ、５
・・・・・・・・第１のアドレス情報格納レジスタ、６
・・・・・・第２のアドレス情報格納レジスタ、７・・
・・・・・・セレクタ回路、８・・・・・主記憶アクセ
スレジスタ、９・・・・・・・・・主記憶装置、１０・
・・・・・・第１のバンク、１１・・・・・・・・・第
２のバンク、１２・・・・・・・・第３のバンク、１３
・・・・・・・・・第４のバンク。
Claims (1)
- 【特許請求の範囲】 それぞれ独立のアクセス単位である記憶バンクを複数有
してなる主記憶装置と、 この主記憶装置を記憶バンク単位で構成させるよう制御
する構成制御手段と、 この構成制御手段から構成制御情報に応じて前記記憶バ
ンクを構成する構成手段と、 前記構成制御手段の構成制御情報の内容を指令で変更す
る構成制御変更手段と、 システムシステム構成情報をもとに自動的に動作させる
システム自動動作手段とを備え、 この構成制御変更手段からの変更情報に応じて前記構成
手段が故障を発生した記憶バンクを切離して前記主記憶
装置を再構成し、前記システム自動動作手段によりシス
テムを再動作することを特徴とする主記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26874785A JPS61262862A (ja) | 1985-11-28 | 1985-11-28 | 主記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26874785A JPS61262862A (ja) | 1985-11-28 | 1985-11-28 | 主記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61262862A true JPS61262862A (ja) | 1986-11-20 |
Family
ID=17462772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26874785A Pending JPS61262862A (ja) | 1985-11-28 | 1985-11-28 | 主記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61262862A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04213121A (ja) * | 1990-12-05 | 1992-08-04 | Nec Corp | システム自動再立ち上げ方式 |
| CN1040159C (zh) * | 1991-10-11 | 1998-10-07 | 国际商业机器公司 | 存储控制器与数据处理系统 |
| WO1999054702A1 (de) * | 1998-04-17 | 1999-10-28 | Siemens Aktiengesellschaft | System und verfahren zur konfiguration und/oder parametrierung einer diagnoseeinrichtung |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5010036A (ja) * | 1973-05-23 | 1975-02-01 | ||
| JPS50147638A (ja) * | 1974-05-16 | 1975-11-26 | ||
| JPS51139735A (en) * | 1975-05-28 | 1976-12-02 | Hitachi Ltd | Data processors |
-
1985
- 1985-11-28 JP JP26874785A patent/JPS61262862A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5010036A (ja) * | 1973-05-23 | 1975-02-01 | ||
| JPS50147638A (ja) * | 1974-05-16 | 1975-11-26 | ||
| JPS51139735A (en) * | 1975-05-28 | 1976-12-02 | Hitachi Ltd | Data processors |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04213121A (ja) * | 1990-12-05 | 1992-08-04 | Nec Corp | システム自動再立ち上げ方式 |
| CN1040159C (zh) * | 1991-10-11 | 1998-10-07 | 国际商业机器公司 | 存储控制器与数据处理系统 |
| WO1999054702A1 (de) * | 1998-04-17 | 1999-10-28 | Siemens Aktiengesellschaft | System und verfahren zur konfiguration und/oder parametrierung einer diagnoseeinrichtung |
| US6546350B1 (en) | 1998-04-17 | 2003-04-08 | Siemens Aktiengesellschaft | Configuration and parameterization system for diagnostic devices and associated method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0136178A2 (en) | Automatic memory board reconfiguration | |
| US7313683B2 (en) | Computer system and method which boots from a bootup-memory-image stored in nonvolatile memory and copies data within an address range of predetermined width to main memory so that the system boots quickly after initialization | |
| JPS6027964A (ja) | メモリアクセス制御回路 | |
| US5652853A (en) | Multi-zone relocation facility computer memory system | |
| US5067105A (en) | System and method for automatically configuring translation of logical addresses to a physical memory address in a computer memory system | |
| CN102906710B (zh) | 一种BootRom备份方法和装置 | |
| JPH0341859B2 (ja) | ||
| CN106227683A (zh) | 电子设备及信息处理方法 | |
| GB2311633A (en) | Data storage management system | |
| US5537598A (en) | System for installing processor control code | |
| WO2018212870A1 (en) | High-volume, low-latency data processing in flexibly configured local heterogeneous computing environments | |
| JPS61262862A (ja) | 主記憶装置 | |
| US6000005A (en) | Method of writing a flash memory including dynamically switching and allocating memory spaces to the flash memory blocks | |
| US20230384947A1 (en) | Dynamic repartition of memory physical address mapping | |
| US20080189493A1 (en) | Memory controlling method, program and device | |
| JPH09288652A (ja) | 並列プロセッサの冗長切り替え装置 | |
| JPH0766368B2 (ja) | ブ−トプロセツサ決定方式 | |
| JP2000293376A (ja) | ブートプログラムの切替回路及び切替方法 | |
| TW201709051A (zh) | 多組態自適應系統 | |
| JPS5953586B2 (ja) | ログアウト制御装置 | |
| SE458888B (sv) | Saett vid digital dator foer tilldelning av oeversaettningsdata och nyckeltillstaand till dataminnen samt adressoeversaettare | |
| JPH06348503A (ja) | マスタ／スレーブ制御系を有する装置と、その制御方法 | |
| US5434979A (en) | Disk drive controller | |
| JPS60191342A (ja) | フアイル管理処理方式 | |
| JP2554942B2 (ja) | 情報処理装置 |