JPS61260642A - 圧接型半導体装置 - Google Patents

圧接型半導体装置

Info

Publication number
JPS61260642A
JPS61260642A JP60101477A JP10147785A JPS61260642A JP S61260642 A JPS61260642 A JP S61260642A JP 60101477 A JP60101477 A JP 60101477A JP 10147785 A JP10147785 A JP 10147785A JP S61260642 A JPS61260642 A JP S61260642A
Authority
JP
Japan
Prior art keywords
lower electrode
electrode lead
out member
temperature
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60101477A
Other languages
English (en)
Inventor
Shigeo Nakazawa
中沢 重雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60101477A priority Critical patent/JPS61260642A/ja
Publication of JPS61260642A publication Critical patent/JPS61260642A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野] この発明は、圧接型半導体装置に関するもので、特に密
封された外囲器内部に圧接構造を有する圧接型半導体装
置の半導体素子と電極導出部材との位置出し及び位置ず
れ防止の機構改良に係るものである。
[発明の技術的背羨] 圧接型半導体装置の従来例について第7図の断面図及び
第8同の拡大断面図に基づいて説明する。
1は半導体素子で、半導体ペレット1aと、半導体ペレ
ット1aの下面にろう付けさねた温1α補償板1bと、
半導体ペレット1aの下面に形成された電極引F11シ
面1Cとで構成される。 上部電極導出部材2は、圧接
緩衝板3を介して電極引出し而1Cと圧接し、下部電極
導出部材4は温度補償板1bの露出面ど圧接する。 土
部支持板5、下部支持板6、絶縁筒体7及び上、下の電
極導出部材2.4は互に気密にろうイ」けされ平型半導
体装煮の外囲器を形成する。
半導体素子1と下部電極導出部材4との位置出しは次に
よる。 即ら絶縁筒体7の中心軸が下部電極導出部材4
の中心軸と一致するように下部電極導出部材4の外周縁
を基準とし絶縁筒体7の内周面を位置決めし、下部支持
板6を介して絶縁筒体7を下部電極導出部材4にろう付
は固定づる。
次に下部電極導出部材4の上に半導体素子1を置き、こ
れと絶縁筒体7との間に絶縁性の弾+4ゴム部材8を挿
入し、絶縁筒体7の中空部分の中心軸と半導体素子1の
中心軸とが一致するようにする。
この半導体装置は上、下の電極導出部材の面を、外部の
放熱器を兼ねる一対の1)11斤名胃(図示t! 1−
 )で挾んで使用される。 外部からの主電流は例えば
下部電極導出部材4より流入し、半導体素子1を軒由し
て土部電極導出部材2より流出覆る。
又、半導体素子1内で発生した熱は、1、下の電極導出
部材2.4を伝わって外部に放散される。
[背景技術の問題点コ 絶縁筒体7は一般にアルミナセラミックが使用されるが
、この絶縁物は成形加■づる段階において1法精度が出
しにくく、又寸法精度を要求するとすればコスト高とな
る問題点がある。 従来の半導体素子1と下部電極導出
部材4との位置出し方法では、上記の絶縁筒体7の内周
面をJ3tpに使用(るので当然のことながら両者の(
Q置ずれが生じる。 又半導体素子が2つ以−にの接合
を右するサイリスク等のゲート引出し電極を備えた素子
の場合には、半導体素子を電極導出部材に固定する必要
があるが、上記の寸法公差により固定不完全なものが生
じ易く、その為別に絶縁物のくさび8aを絶縁筒体7と
弾性ゴム部材8との間に挿入し固定化を計る必要があっ
た。 その為に更に位置ずれを生じさせていた。
半導体素子と電極導出部材との位置ずれは、上記の組立
上の問題点だけでなく、電流又は熱伝導流の主通路の実
効的な断面積の減少又は主通路の曲り等を生じる。 圧
接型半導体装置の主電流は一般に100A以上の大電流
となる場合が多く、位置ずれによる発熱Rの増加、熱伝
導の低減等素子特性に与える悪影響が問題である。
[発明の目的] この発明の目的は、半導体素子と、その両主面に接触す
る電極導出部材との位置出しを、作業性良く且つ位置ず
れ少なく行なうことのできる圧接型半導体装置を提供す
ることである。
[発明の概要] この発明は、外囲器内部に圧接構造を有する圧接型半導
体装置において、半導体ペレットの下面にろう付けされ
た温度補償板とこれに圧接する下部電極導出部材との位
置出しを、従来のアルミナセラミックの絶縁筒体を介し
て行なっていたのを止めて、温度補償板及び下部電極導
出部材の電流及び熱伝導流の主通路を除く領域に温度補
@扱と下部電極導出部材との位置出し機構を設けたもの
である。
圧接型半導体装置では、電流の主通路と熱伝導流の主通
路は実質的に同一であり、この主通路を除く領域とは電
流及び熱伝導流の流れに実質的な影響を与えない領域で
、例えば第1図又は第7図に示すように、温度補償板又
は下部電極導出部材の最小面積の断面を断面とする円柱
v4域である。
位置出し機構の望ましい実施態様の1つは次の通りであ
る。 即ち下部電極導出部材の圧接部の外側にこれと同
体又はろう付けにより、温度補償板の外周縁に接してこ
れを囲む環状の突出部を形成する。 即ち環状の突出部
の内径と温度補償板の外径とをほぼ等しくする。 この
構造では温度補償板の圧接部を下部電極導出部材の環状
突出部の内側の凹所に挿入づれば2つの中心線は一致し
、位置出しがずれ無く容易にできる。 又回転方向の位
置出しには、下部電極導出部材の環状突出部6一 の突出面に少なくども 1つの切欠きを形成し、使方ン
品麿補償板の外周縁にはこの切欠きと嵌合する突起部を
、切欠きに対応した数と4r7 ’illに形成づる。
実施態様の他の1つは、下部電極導出部材と温度補償板
との中心のイCl置出し及び位置ずれ防1!を]:駅と
したもので、位置出し機構は下部電極導出部材に形成す
る。 即ら温度補償板の外周縁に接してこれを囲む環状
の突出部又はこの突出部の複数個所を切欠いた複数の弧
状の突出部を、下部電極導出部材の電流主通路の外側に
形成する。 なおml補償板と下部型1fi導出部材と
の固定又は回転力向のイ装置ずれ防11を所望する時は
、従来に準じた絶縁性の弾性ゴム部材を使用する。
[発明の実施例] 第1図は本発明の圧接型半導体装置のA−A轢断面図で
あり、第2図はでの平面図で上部電極導出部材2、上部
支持板5及び斤接緩雨板3を取り除いた状態の平面図で
ある。 なお以下の図面で同一符号は第8図と同一部分
をあられす。 半導体ペレット18は例えばPN接合の
シリコンダイオードとする。 11bは半導体ペレット
1aの下面にアルミニウム等によりろう付けされた本発
明による編度補lf!1根で、その外周縁より突起Jる
2つの突起部11dを有する。 温度補償板11bの材
質は通常モリブデン又はタングステンである。 14は
下部電極導出部材で通常鋼が使用される。 電流及び熱
伝導流の主通路は、この実施例では図示のように下部電
極導出部材14の最小面積の断面を断面とし、圧接面に
垂直な側面を持つ円柱領域である。 下部電極導出部材
14は、この主通路を除く外方の領域に、温度補償板1
1bの外周縁に接してこれを囲む環状の突出部14aを
同体で形成し、突出部の突出面の一部分に突出部lid
と嵌合する切欠きを2つ設けである。 半導体ペレット
1aの他の表面は、アルミニウム等の材料のオーミック
コンタクトのとれた電極引出し而1Cが形成されている
。 半導体素子1は、半導体ペレット1a、ffi度補
償板1b及び電極引出し面1Cから構成される。 半導
体素子1はその両面を上部及び下部の電極導出部材2及
び14に挾まれ圧接して組立てられる。 本発明では、
半導体素子1と下部電極導出部材14の位置出しは容易
に且つ正確に行なうことができる。
なお上部電極導出部材2と半導体素子1との位置出しは
、下部電極導出部材14と上部電極導出部材2又はこれ
にろう付けされた上部支持板5の外周縁とを使用し、絶
縁筒体7は関係しない。
第3図は第2の実施例でそのB −B線断面図、第4図
はその平面図で、第2図と同様一部省略した図面である
。 温度補償板1bと下部電極導出部材14との中心の
位置出しを主眼としたもので、下部電極導出部材14は
、その外周部に温度補償板1bの外周縁に接してこれを
囲む4つの弧状の突出部14aを有している。 突出部
は環状であって−b差支えない。 また突出部は一般に
下部電極導出部材14と同体で形成されるが、ろう付け
により形成づることも可能である。 なお温度補償板1
hと下部電極導出部材14との回転方向の位置ずれ防1
1−又は互に固定することを所望する時は、4つの弧状
の絶縁性弾性ゴム部材例えばシリコンゴム部材を絶縁筒
体7と温度補償板1b及び下部電極導出部材14の側面
凹所との間に挿入して固定する。 或いは第1の実施例
と同様、温度補償板に突起部を、下部電極導出部材の複
数弧状の突出部に前記突出部と嵌合する複数のり欠きを
設けて回転方向の位置出し及び位置ずれ防止をすればよ
い。
第5図は第3の実施例でその断面図である。
これは第2の実施例の電極導出部材14の突出部14a
を電極導出部材とは分離して、これに密接する位置出し
円筒体14bを設けたちのである。
この場合の14bの材料は硬い材料であることが望まし
い。 但し導体、絶縁体は問わない。
第6図は第4の実施例でその断面図である。
下部電極導出部材14を絶縁筒体7等からなる外囲器か
ら分離し、下部支持板16により位置出しを行ない且つ
電極導出部材14に突出部14aを設けたものである。
[発明の効果1 圧接型半導体装置において、素子特性の効率を高める上
で、半導体ペレットの上面に形成される電極引出し面は
できるだけ大きく、且つ電極導出部材の接触面もCきる
だ()大きくすることが望ましい。 その為半導体素子
と、この素子の両面を挾む土、下の電極導出部材とを組
立てる場合の位置出し又は位置ずれ防止は重要な問題で
ある。
本発明によれば、寸法公差の大きいセラミック等の絶縁
筒体を位置出しの基準とせずに、半導体素子の温度補償
板と電極導出部材とに位置出し機構を股【ノ、組立作業
においては電極導出部材の突出部の内側に半導体素子を
置くだけでよい。 これにより組立作業は容易となり、
位置出し精度も向上し、位置ずれも防止される。
又位置出し機構は電流又は熱伝導流の主通路以外の領域
に形成されるので、半導体装置の電気的特性及び温度特
性に悪影響が出ることは無い。
【図面の簡単な説明】
第1図は本発明の第1の実施例を示す半導体装置の断面
図、第2図はその平面図、第3図は本発明の第2の実施
例を示す半導体装置の断面図、第4図はその平面図、第
5図及び第6図は本発明のその他の実施例を示す半導体
装置の断面図、第7図は従来の半導体装置の断面図、第
8図はその拡大断面図である。 1・・・半導体素子、 1a・・・半導体ペレット、1
b・・・温度補償板、 2・・・上部電極導出部材、4
・・・下部電極導出部材、 11b・・・本発明の温度
補償板、 11d・・・温度補償板の突起部、 14・
・・本発明の下部電極導出部材、 14a・・・環状の
突出部、 14b・・・位置出し円筒体。

Claims (1)

  1. 【特許請求の範囲】 1 少なくとも1つのPN接合を有する半導体ペレット
    と、この半導体ペレットの下面にろう付けされた温度補
    償板とを有する半導体素子が、上下一対の電極導出部材
    の間に挾まれて密封圧接保持された圧接型半導体装置に
    おいて、 前記温度補償板及びこれに圧接する下部電極導出部材の
    それぞれの電流及び熱伝導流の主通路を除く領域に、前
    記温度補償板と前記下部電極導出部材との位置出し機構
    を設けたことを特徴とする圧接型半導体装置。 2 温度補償板と下部電極導出部材との位置出し機構が
    、温度補償板の外周縁に接してこれを囲む環状の突出部
    であってその突出面に少なくとも1つの切欠きを有する
    位置出し突出部を下部電極導出部材に形成し、且つ前記
    温度補償板の外周縁より突起し前記位置出し突出部の切
    欠きと嵌合する突起部を形成してなる特許請求の範囲第
    1項記載の圧接型半導体装置。 3 温度補償板と下部電極導出部材との位置出し機構が
    、温度補償板の外周縁に接してこれを囲む環状又は複数
    弧状の突出部を下部電極導出部材に形成してなる特許請
    求の範囲第1項記載の圧接型半導体装置。
JP60101477A 1985-05-15 1985-05-15 圧接型半導体装置 Pending JPS61260642A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60101477A JPS61260642A (ja) 1985-05-15 1985-05-15 圧接型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60101477A JPS61260642A (ja) 1985-05-15 1985-05-15 圧接型半導体装置

Publications (1)

Publication Number Publication Date
JPS61260642A true JPS61260642A (ja) 1986-11-18

Family

ID=14301807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60101477A Pending JPS61260642A (ja) 1985-05-15 1985-05-15 圧接型半導体装置

Country Status (1)

Country Link
JP (1) JPS61260642A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121189A (en) * 1989-11-06 1992-06-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS562246B2 (ja) * 1976-07-07 1981-01-19

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS562246B2 (ja) * 1976-07-07 1981-01-19

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121189A (en) * 1989-11-06 1992-06-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US4587550A (en) Press-packed semiconductor device with lateral fixing member
JPH0888240A (ja) 圧接型半導体装置
EP0428044B1 (en) High power semiconductor device having a housing
JP3319569B2 (ja) 圧接型半導体装置
JPS61260642A (ja) 圧接型半導体装置
JP3266281B2 (ja) 逆導通サイリスタ装置、圧接型半導体装置及び半導体基板
JPH0245334B2 (ja)
EP0324929B1 (en) Pressure connection type semiconductor device
US4712128A (en) Semiconductor devices having contact arrangement
JP2013004880A (ja) 半導体装置
JPH03187235A (ja) 半導体装置およびそのための電極ブロック
JP2571916Y2 (ja) 圧接型半導体素子
JPS6320116Y2 (ja)
JPH0328518Y2 (ja)
JPH06252280A (ja) 平形半導体装置
JPS6127901B2 (ja)
JPS6116687Y2 (ja)
US20220262779A1 (en) Semiconductor device
JPH0691117B2 (ja) 圧接型半導体装置
JP2598573B2 (ja) 圧接型半導体装置
JP2580905Y2 (ja) 半導体装置
JP2590256B2 (ja) 圧接型半導体装置
JPH09139395A (ja) 複数個の半導体素子を内蔵した圧接型電力用半導体装置
JPS62109327A (ja) 全圧接型半導体装置
JPS5814604Y2 (ja) 半導体装置