JP2590256B2 - 圧接型半導体装置 - Google Patents
圧接型半導体装置Info
- Publication number
- JP2590256B2 JP2590256B2 JP7598289A JP7598289A JP2590256B2 JP 2590256 B2 JP2590256 B2 JP 2590256B2 JP 7598289 A JP7598289 A JP 7598289A JP 7598289 A JP7598289 A JP 7598289A JP 2590256 B2 JP2590256 B2 JP 2590256B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- cathode
- semiconductor device
- anode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thyristors (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は圧接型半導体装置に係り、特にサイリスタ、
ゲートターンオフサイリスタ、トランジスタ等の圧接半
導体装置における圧接構造に関する。
ゲートターンオフサイリスタ、トランジスタ等の圧接半
導体装置における圧接構造に関する。
（従来の技術） 圧接型半導体装置の従来例を第４図に断面図で示す。
第４図に示すように、半導体チップ101は所定のプロフ
ァイルパターン（図示省略）に形成されたシリコンでな
り、その機械的強度を補強するためアノード側の主面に
熱膨張係数がシリコンに近いMoやＷのアノード側の熱緩
衝板103とAl層102を介しろう接されている。また、上記
主面に対するは反対側のカソード側の主面にはカソード
電極104、ゲート電極105が例えばAl蒸着により形成され
ており、半導体チップ101の周縁にはベベリングが施さ
れ、かつシリコーン樹脂106がコーティングされてい
る。そして、この半導体チップ101は、上記カソード電
極104にカソード側熱緩衝板113を介して圧接するカソー
ド側電極ポスト117と、アノード側に上記アノード側熱
緩衝板103を介して圧接するアノード側電極ポスト107と
の間に挟特定位される。なお、上記アノード側熱緩衝板
103は一例でMoで、また、上記カソード側電極ポスト117
およびアノード側電極ポスト107はいずれもCuで形成さ
れており、カソード側電極ポスト117には、ゲート電極1
05と対応し、かつゲート電極とカソード電極との間隔を
含むゲート導出孔117a、およびこれと対接するカソード
側熱緩衝板113にも等大で対応するゲート導出孔113aが
設けられており、このゲート導出孔117a、113a内にゲー
ト電極導出部108を内装している。このゲート電極導出
部108は、ゲート電極105へのスプリング108aで弾接され
るゲート電極接触体108bと、このゲート電極接触体108b
に一端を接続したゲートリード108cを、上記カソード側
電極ポスト117のこれがカソード側熱緩衝板113を接する
面（図の下面）に設けられた溝108d内に配設してゲート
電極105を導出している。
第４図に示すように、半導体チップ101は所定のプロフ
ァイルパターン（図示省略）に形成されたシリコンでな
り、その機械的強度を補強するためアノード側の主面に
熱膨張係数がシリコンに近いMoやＷのアノード側の熱緩
衝板103とAl層102を介しろう接されている。また、上記
主面に対するは反対側のカソード側の主面にはカソード
電極104、ゲート電極105が例えばAl蒸着により形成され
ており、半導体チップ101の周縁にはベベリングが施さ
れ、かつシリコーン樹脂106がコーティングされてい
る。そして、この半導体チップ101は、上記カソード電
極104にカソード側熱緩衝板113を介して圧接するカソー
ド側電極ポスト117と、アノード側に上記アノード側熱
緩衝板103を介して圧接するアノード側電極ポスト107と
の間に挟特定位される。なお、上記アノード側熱緩衝板
103は一例でMoで、また、上記カソード側電極ポスト117
およびアノード側電極ポスト107はいずれもCuで形成さ
れており、カソード側電極ポスト117には、ゲート電極1
05と対応し、かつゲート電極とカソード電極との間隔を
含むゲート導出孔117a、およびこれと対接するカソード
側熱緩衝板113にも等大で対応するゲート導出孔113aが
設けられており、このゲート導出孔117a、113a内にゲー
ト電極導出部108を内装している。このゲート電極導出
部108は、ゲート電極105へのスプリング108aで弾接され
るゲート電極接触体108bと、このゲート電極接触体108b
に一端を接続したゲートリード108cを、上記カソード側
電極ポスト117のこれがカソード側熱緩衝板113を接する
面（図の下面）に設けられた溝108d内に配設してゲート
電極105を導出している。
（発明が解決しようとする課題） 上記第４図に示した従来の構造においては、半導体チ
ップ101とアノード側熱緩衝板103がろう接されると熱膨
張係数の差により反り（そり）が生ずる。これにより、
圧接圧力が均一に印加されず、特に、アノード側熱緩衝
板117とアノード側電極ポスト118が接触する各の周縁
部、カソード電極104の内周部およびゲート電極105とこ
れらの各々が対接するカソード側熱緩衝板107およびゲ
ード電極接触体109bとの接触部（図中に破線円で囲み示
した部分）に過剰圧力が印加され、機械的、熱的、電気
的特性が損なわれる。
ップ101とアノード側熱緩衝板103がろう接されると熱膨
張係数の差により反り（そり）が生ずる。これにより、
圧接圧力が均一に印加されず、特に、アノード側熱緩衝
板117とアノード側電極ポスト118が接触する各の周縁
部、カソード電極104の内周部およびゲート電極105とこ
れらの各々が対接するカソード側熱緩衝板107およびゲ
ード電極接触体109bとの接触部（図中に破線円で囲み示
した部分）に過剰圧力が印加され、機械的、熱的、電気
的特性が損なわれる。
上記従来例の構造の欠点を除くための構造の一例を第
５図（ａ）に断面図で示す。同図に示す構造で、上記第
４図に示した構造と異なる点は半導体チップ201とアノ
ード側熱緩衝板203とはろう接されてなく、半導体チッ
プのアノード側主面（図の下面）にアノード電極202が
形成されている点のみである。
５図（ａ）に断面図で示す。同図に示す構造で、上記第
４図に示した構造と異なる点は半導体チップ201とアノ
ード側熱緩衝板203とはろう接されてなく、半導体チッ
プのアノード側主面（図の下面）にアノード電極202が
形成されている点のみである。
上記第５図（ａ）に示した構造では、先の第４図に示
した構造に見られた欠点は除かれるが、第５図（ｂ）に
要部を示すように、アノード側熱緩衝板203が薄過ぎた
り、または圧接力が過大であると、ゲート電極導出のた
めのカソード側熱緩衝板113のゲート導出孔113aに対応
する部分207が盛上がり、従って半導体チップ201も同様
に盛上がり、図中に矢印で示す部位にクラックを生ずる
欠点がある。
した構造に見られた欠点は除かれるが、第５図（ｂ）に
要部を示すように、アノード側熱緩衝板203が薄過ぎた
り、または圧接力が過大であると、ゲート電極導出のた
めのカソード側熱緩衝板113のゲート導出孔113aに対応
する部分207が盛上がり、従って半導体チップ201も同様
に盛上がり、図中に矢印で示す部位にクラックを生ずる
欠点がある。
（課題を解決するための手段） 本発明にかかる圧接型半導体装置は、一方の主表面の
一部に第１の主電極および少なくとも制御電極と他方の
主表面に前記第１の主電極に一部が対応する第２の主電
極とを有する半導体チップ、前記第１の主電極に第１の
金属板を介して圧接する第１の金属ポスト、および前記
第２の主電極に第２の金属板を介して圧接する第２の金
属ポストとを具備し、前記第２の金属ポストは第１の金
属板または第１の金属ポストに対する前記第１の主電極
の非圧接域に対向する領域に凹部を有することを特徴と
する。
一部に第１の主電極および少なくとも制御電極と他方の
主表面に前記第１の主電極に一部が対応する第２の主電
極とを有する半導体チップ、前記第１の主電極に第１の
金属板を介して圧接する第１の金属ポスト、および前記
第２の主電極に第２の金属板を介して圧接する第２の金
属ポストとを具備し、前記第２の金属ポストは第１の金
属板または第１の金属ポストに対する前記第１の主電極
の非圧接域に対向する領域に凹部を有することを特徴と
する。
（作 用） 本発明の上記構成は、圧接型半導体装置における圧接
により半導体チップに生ずるクラックを防止して均一に
圧接でき、かつ熱放散も良好に得られる。これにより、
機械的、熱的、電気的特性の良好な電力用圧接型半導体
を提供する。
により半導体チップに生ずるクラックを防止して均一に
圧接でき、かつ熱放散も良好に得られる。これにより、
機械的、熱的、電気的特性の良好な電力用圧接型半導体
を提供する。
（実施例） 以下、本発明の一実施例につき、補助サイリスタ部を
備えたサイリスタを第１図の断面図で示す。なお、図
中、従来例と変わらない部分については、図中に従来と
同じ符号を付けて示し、説明を省略する。同図におい
て、半導体チップ11はｐ形エミッタ層（P1層）21、ｎ形
ベース層（N1層）31、ｐ形ベース層（P2層）41、該ｐ形
ベース層41に設けられたｎ形の主エミッタ領域（N3領
域）51およびｎ形の補助エミッタ領域（N2領域）61、上
記N2領域61およびP2層41上に設けられた補助エミッタ電
極61a、上記P2層上に設けられたゲート電極41a、上記N3
領域51上に設けられたカソード電極51a、上記P1層21に
設けられたアノード電極21aからなっている。そして、
上記半導体チップ11は、カソード電極5aにカソード側熱
緩衝板12を介してカソード側電極ポスト13が圧接し、ア
ノード電極21aにアノード側熱緩衝板22を介してアノー
ド側電極ポスト23が圧接して組立てられている。このサ
イリスタにおけるアノード側電極ポスト23はカソード電
極51aに対向する圧接域以外の領域の非圧接域に凹部23a
を備えてなる。すなわち、この非圧接域はカソード側の
熱緩衝板12との電極ポスト13のゲート導出孔12a、13aに
対応するから、前に述べた従来例（第５図）における半
導体チップのクラック発生は解消する。
備えたサイリスタを第１図の断面図で示す。なお、図
中、従来例と変わらない部分については、図中に従来と
同じ符号を付けて示し、説明を省略する。同図におい
て、半導体チップ11はｐ形エミッタ層（P1層）21、ｎ形
ベース層（N1層）31、ｐ形ベース層（P2層）41、該ｐ形
ベース層41に設けられたｎ形の主エミッタ領域（N3領
域）51およびｎ形の補助エミッタ領域（N2領域）61、上
記N2領域61およびP2層41上に設けられた補助エミッタ電
極61a、上記P2層上に設けられたゲート電極41a、上記N3
領域51上に設けられたカソード電極51a、上記P1層21に
設けられたアノード電極21aからなっている。そして、
上記半導体チップ11は、カソード電極5aにカソード側熱
緩衝板12を介してカソード側電極ポスト13が圧接し、ア
ノード電極21aにアノード側熱緩衝板22を介してアノー
ド側電極ポスト23が圧接して組立てられている。このサ
イリスタにおけるアノード側電極ポスト23はカソード電
極51aに対向する圧接域以外の領域の非圧接域に凹部23a
を備えてなる。すなわち、この非圧接域はカソード側の
熱緩衝板12との電極ポスト13のゲート導出孔12a、13aに
対応するから、前に述べた従来例（第５図）における半
導体チップのクラック発生は解消する。
次に第２図に示す別の実施例は、上記第１図によって
説明した構造さらに改良を施したもので、P1−N1−P2−
N2で形成される補助サイリスタ部を流れる電流により発
生する熱を電極ポスト33へ良好に伝導放散させるため
に、ゲート部および補助エミッタ部に対向する領域（同
図中に破線で囲む領域）を凹部とせず、その外囲に図示
の如くリング状溝の凹部33aを設けたことを特徴とす
る。
説明した構造さらに改良を施したもので、P1−N1−P2−
N2で形成される補助サイリスタ部を流れる電流により発
生する熱を電極ポスト33へ良好に伝導放散させるため
に、ゲート部および補助エミッタ部に対向する領域（同
図中に破線で囲む領域）を凹部とせず、その外囲に図示
の如くリング状溝の凹部33aを設けたことを特徴とす
る。
次に第３図に示すさらに別の実施例は、デートターン
オフサイリスタ（GTO）に適用したものである。この構
造の特徴は、半導体チップのカソード側はメサ型形状に
なっており、ゲート電極51はカソード電極51aより凹ん
で設けられている。そして、ゲート電流値が大きいた
め、ゲート部の圧接力も主エミッタと同程度であるの
で、アノード側電極ポスト43がゲート電極接触体108bに
対向する領域を凹部とせず、その外囲にリング状溝の凹
部43aが設けられている。
オフサイリスタ（GTO）に適用したものである。この構
造の特徴は、半導体チップのカソード側はメサ型形状に
なっており、ゲート電極51はカソード電極51aより凹ん
で設けられている。そして、ゲート電流値が大きいた
め、ゲート部の圧接力も主エミッタと同程度であるの
で、アノード側電極ポスト43がゲート電極接触体108bに
対向する領域を凹部とせず、その外囲にリング状溝の凹
部43aが設けられている。
〔発明の効果〕 この発明によれば、圧接型の半導体装置における半導
体ペレットのクラックを無くし、熱放散が向上するとと
もに均一な圧接が達成され、機械的、電気的特性の良好
な電力用圧接型半導体装置が提供できる顕著な効果があ
る。
体ペレットのクラックを無くし、熱放散が向上するとと
もに均一な圧接が達成され、機械的、電気的特性の良好
な電力用圧接型半導体装置が提供できる顕著な効果があ
る。
第１図は本発明にかかる圧接型半導体装置の要部を示す
断面図、第２図および第３図はいずれも夫々が別の実施
例を示す断面図、第４図は従来例の圧接型半導体装置の
要部を示す断面図、第５図（ａ）は別の従来例の圧接型
半導体装置の要部を示す断面図、第５図（ｂ）は第５図
（ａ）の要部をさらに説明するための断面図である。 11……半導体チップ 21……ｐ形エミッタ層 21a……アノード電極 31……ｎ形ベース層 41……ｐ形ベース層 41a……ゲート電極 51……主エミッタ層 51a……カソード電極 61……補助エミッタ層 61a……補助エミッタ電極 12……カソード側熱緩衝板 12a……ゲート導出口 22……アノード側熱緩衝板 13……カソード側電極ポスト 13a……ゲート導出口 23、33、43……アノード側電極ポスト 23a、33a、43a……（電極ポストの）凹部
断面図、第２図および第３図はいずれも夫々が別の実施
例を示す断面図、第４図は従来例の圧接型半導体装置の
要部を示す断面図、第５図（ａ）は別の従来例の圧接型
半導体装置の要部を示す断面図、第５図（ｂ）は第５図
（ａ）の要部をさらに説明するための断面図である。 11……半導体チップ 21……ｐ形エミッタ層 21a……アノード電極 31……ｎ形ベース層 41……ｐ形ベース層 41a……ゲート電極 51……主エミッタ層 51a……カソード電極 61……補助エミッタ層 61a……補助エミッタ電極 12……カソード側熱緩衝板 12a……ゲート導出口 22……アノード側熱緩衝板 13……カソード側電極ポスト 13a……ゲート導出口 23、33、43……アノード側電極ポスト 23a、33a、43a……（電極ポストの）凹部
フロントページの続き (72)発明者 安藤 勝 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝多摩川工場内 (72)発明者 川村 法靖 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝総合研究所内 (56)参考文献 特開 昭52−97673（ＪＰ，Ａ) 特開 昭61−97933（ＪＰ，Ａ)
Claims (1)
- 【請求項１】一方の主表面の一部に第１の主電極および
少なくとも制御電極と他方の主表面に前記第１の主電極
に一部が対応する第２の主電極とを有する半導体チッ
プ、前記第１の主電極に第１の金属板を介して圧接する
第１の金属ポスト、および前記第２の主電極に第２の金
属板を介して圧接する第２の金属ポストとを具備し、前
記第２の金属ポストは第１の金属板または第１の金属ポ
ストに対する前記第１の主電極の非圧接域に対向する領
域に凹部を有することを特徴とする圧接型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7598289A JP2590256B2 (ja) | 1989-03-28 | 1989-03-28 | 圧接型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7598289A JP2590256B2 (ja) | 1989-03-28 | 1989-03-28 | 圧接型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02254733A JPH02254733A (ja) | 1990-10-15 |
| JP2590256B2 true JP2590256B2 (ja) | 1997-03-12 |
Family
ID=13591979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7598289A Expired - Fee Related JP2590256B2 (ja) | 1989-03-28 | 1989-03-28 | 圧接型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2590256B2 (ja) |
-
1989
- 1989-03-28 JP JP7598289A patent/JP2590256B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02254733A (ja) | 1990-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930007517B1 (ko) | 압접형 반도체장치 | |
| JP2001156219A (ja) | 半導体装置 | |
| US4587550A (en) | Press-packed semiconductor device with lateral fixing member | |
| US4358785A (en) | Compression type semiconductor device | |
| JP2004023083A (ja) | 圧接型半導体装置 | |
| JP2590256B2 (ja) | 圧接型半導体装置 | |
| EP0158749A1 (en) | Semiconducteur device having pressure loaded members | |
| US4556898A (en) | Semiconductor device | |
| US5798287A (en) | Method for forming a power MOS device chip | |
| US5821616A (en) | Power MOS device chip and package assembly | |
| JP2809419B2 (ja) | ゲートターンオフ半導体素子 | |
| JP2835121B2 (ja) | 圧力接触半導体素子 | |
| JPH08227996A (ja) | 半導体装置 | |
| JP2571916Y2 (ja) | 圧接型半導体素子 | |
| JPH0691117B2 (ja) | 圧接型半導体装置 | |
| US4953003A (en) | Power semiconductor device | |
| GB2322966A (en) | Lead frame with crushable bead on lead terminals | |
| JPH065685B2 (ja) | 加圧接触形半導体装置 | |
| JPS6347977A (ja) | ゲ−トタ−ンオフサイリスタ装置 | |
| JP2569109B2 (ja) | 圧接型半導体装置 | |
| JPH08227906A (ja) | 圧接型半導体装置 | |
| JP2587450B2 (ja) | 半導体装置の圧接構造 | |
| JPS62291122A (ja) | 半導体装置 | |
| JPS6279669A (ja) | 半導体装置 | |
| JPS5846177B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |