JPS6125373A - シエ−デイング補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、原稿読取装置のシューディング補正を行う
シューディング補正装置に関する。

〔従来の技術〕

一般ＫＮＣＯＤ（電荷結合素子）等の固体撮像素子をイ
メージセンサとして用いた原稿読取装置は第４図のよう
に構成される。

第４図において、ＭＳは原稿、ＰＧは原稿支持ガラス、
ＬＰは蛍光ラング等の光源、ＬＳはレンズ、１は上記固
体撮像素子を用いたイメージセンサ、２は増幅器、２０
０は２値化回路であり、基本的にこの装置は、光源ＬＰ
から原稿ＭＳに光照射を行って得られた反射光を該原稿
ＭＳの書画情報としてイメージセ／す１で光電変換し、
さらに該光電変換により得られた画信号ＣＥを増幅器２
で適宜に増幅して２値化回路２００に加えるよう動作す
る。２値化回路２００ではこの加えられた画信号ＣＥと
２Ｕ化基準レベルＥとの比較に基づいて所定の２値化信
号を形成する。

ところで、このような原稿読取装置においてはイ）光源
ＬＰの輝度分布に・々ラツキがあり、該光源ＬＰの中央
部から端部へいく程輝度が低下する。

ｏ）　　ＣＯ８４９則１ｃよりレンズＬＳの周辺部が暗
くなり、該周辺部付近で前記反射光のレベルが低下する
。

ノ９　イメージセンサ１として用いられる固体撮像素子
自体にも感度のバラツキがある。

等々の理由により光電変換後の画信号ＣＥのレベルが不
均一となって、上記２値化回路２００における信号処理
に悪影響を及はすことが多い。この様子を第５図のタイ
ムチャートに示す。

すなわち、原稿ＭＳ面の書画情報に対しである一定歪に
おける画信号が正確には第５図（＆）Ｋ示すように採取
されるべきであるのに、上述したイ）〜ノ→の理由によ
って光電変換後の画信号ＣＥは第５図（ｂ）Ｋ示すよう
に不均一なレベルとなり、これを２値化回路２００で２
値化基準レベルＥとの比較のもと［２値化を行った場合
は第５図（Ｃ）に示すように原稿ＭＳ面の実際の書画情
報とは随分と異なった信号が形成されてしまう。勿論、
このような２ｆ［ｉ化信号に基づいて画像を再生しても
原稿ＭＳを忠実に再現することはできない。

そこで従来は、次に示すような装置を用いて上記画信号
のシューディング補正を行っていた。

すなわちこの装置は、大きくは、上記画信号の伝送路に
設けられて該画信号のレベルを後段回路で良好に処理で
きる程度に増幅せしめる増幅器と、該増幅器出力を適宜
に減衰補正するグログラマプルア、テネータと、該アッ
テネータの減衰量を制御するデータが格納されるメモリ
と、上記アッテネータの出力と予設定した所定の補正目
標値とを比較する比較器とを具えて構成されたものであ
って、上述した原稿読取装置による当該原稿の基準白色
部読取り時に、上記メモリの記憶データを読出す動作、
および該読出したデータに前記アッテネータを強制減衰
させる減衰要素を付加して模擬データを形成する動作、
および該形成した模擬データに基づいて前記アッテネー
タを制御する動作、および該制御されたアッテネータ出
力と前記補正目標値とを前記比較器で比較して上記形成
した模擬データの適否を判断する動作、および該判断に
基づいて所要とするデータを上記メモリに書き込む動作
を繰り返し実行することによって上記画信号の各単位ビ
ットについてのそれぞれ目標とする減衰量を示す補正用
データを作成し、この後肢作成した補正用データに基づ
いて上記アッテネータの減衰量を制御することによって
所要のシューディング補正を達成するようになっている
。

ただしこの装置の場合、上記グログラマブルア、テネー
タで減衰補正した信号を２値化回路へ送ってその画像判
定を行なうという性格上、同アッテネータの前段に前述
した増幅器を配して最終的にこの２値化回路へ送られる
信号のレベルが適正となるよう前もって同アッテネータ
への入力画信号レベルを増幅しておかなければならず、
該増幅器の設置の必要性が同装置の構成を簡略化する上
で１つの妨げとなっていた。

〔発明が解決しようとする問題点〕

この発明は、上述したシューディング補正装置における
上記増幅器の設置の必要性を解消しようとするものでち
る。

〔問題点を解決するための手段及び作用〕この発明では
、光電変換後の画信号の伝送路罠プログラマブルダイン
アンプを設け、例えば原稿走査初期の全白面の読取り時
に画信号の各ビ、ト毎のレベルすなわち各画素レベルを
上記グログラマブルダインアングにより順次試験的に上
昇させながらこれら各画素レベルを均等とするためにそ
れぞれどれだけずつ上昇させればよいかこれら上昇させ
るべき度合を示すデータを各画素９毎に作成してメモリ
に書込んでいき、以降の走査にかかる原稿読取り時にこ
のメモリに書込まれたデータに基づいて上記グログラマ
ブルダインアンプを駆動制御するようにする。これＫよ
り上記画信号は、前述した増幅器を設けずとも全ての画
素について各別に以降の処理レベルの保障されたシュー
ディング補正が施され、信頼性の高い信号として後段装
置に送られる。

〔発明の効果〕

このように１この発明Ｋかかるシューディング補正装置
によれば、前述した増幅器を必要とせずに各画信号をそ
れぞれ所要のレベル補正することができ、同装置の構成
を簡略化する上で有効である。

〔実施例〕

以下、この発明にかかるシューディング補正装置を添附
図面に示す実施例にしたがって詳細に説明する。

第１図はこの発明にかかるシューディング補正装置の一
実施例を示すものであり、ここでは特に−例として２０
４８ピツトで構成される画信号ＣＥの各ビットに対して
２８＝２５６段階のレベル補正を行なうことができる装
置について示している。またこの実施例装置では画信号
ＣＥの最大レベルをシューディング補正目標レベルとし
ている。なお、第１図におけるイメージセンサ１は第４
図に示したものと同様のものであり、重複する説明は省
略する。ただし、該イメージセ／す１は同第３図に示す
ようにラインスタート信号ＬＮＳＴおよびビデオクロッ
クφ１に基づいて前述した反射光の光電変換を順次実行
するとする。

はじめに１この実施例装置を構成する各ブロックの機能
釦ついて簡単に説明しておく。

プログラマプルダインア／ｆ３は、例えばこの装置の場
合、８個のトランジスタスイッチアレイを有して構成さ
れており、ラッチ回路１２から出力される８ビツトのデ
ータの内容に対応してこれらトラン・ゾスタスイ、チア
レイの「オン」「オフ」態様が制御され、入力される画
信号ＣＥＫこれらスイッチ仲様に対応した種々のレベル
上昇を与えるよう機能する。したがって、これら８個の
トランジスタスイッチによる各増幅度合が全て異なるも
のとすれば最大で２８＝２５６通りの増幅態様を作り出
すことができ、前述したように上記画信号ＣＥＫ対して
２５６段階のレベル補正を行なうことができる。なお、
う、チ回路１２から出力される上記８ビツトのデータの
内容は後述するようにビデオクロックφ１に同期して更
新されるものであり、上記２５６段階のレベル補正も画
信号ＣＥの１ビツト毎に実行される。

ピークホールド回路４は、上記画信号ｃｇを抽出してこ
の最大レベルを保持するよう機能する周知の回路であり
、この保持信号ＰＨは、この実施例装置の場合、シュー
ディング補正目標レベルの信号ＳＥとして比較器５の一
方入力端子に加えられる。

比較器５は、上記信号ＳＥとグログラマプルダインアン
グ３から出力される補正画信号ＲＣＥとを受入してこれ
らの信号レベルを比較し、信号ＢＥのし々ルより信号Ｒ
ＣＥのしＲルが大きい場合に論理値″１＃となり、小さ
い場合に論理値″０”となる比較信号ＣＯＭＰを出力す
るよう構成されている。

マルチプレクサ６は、上記比較器５の出力信号ＣＯＭＰ
を大入力に、また動作開始とともに常に論理値″１＃に
ある状態設定信号ＳＴＥＭをＢ入力に受入してこれらを
ビデオクロックφ１に基づき選択的に出力端子Ｙから出
力するものであり、特にこの装置においては上記クロッ
クφ１が論理値″１”となる半周期毎にＢ入力の信号Ｓ
ＴＥＭを選択し、論理値″０＃となる半周期毎ＫＡ大入
力信号ＣＯＭＰを選択するよう機能する。これら選択さ
れた信号は信号ＳＥＬとしてアドレッサブルラッチ回路
７のＤ／Ｉ端子に取込まれる。

アドレッサブルラッチ回路７は、イネーブル信号ＥＮＩ
が論理値″１″となっている条件で、８つの出力端子Ｑ
０〜Ｑγのうちラインカウンタ８である。ただし、ライ
ンカウンタ８は原稿走査の一走査開始毎に印加されるラ
インスタート信号ＬＮＳＴ　Ｋ基づいて順次計数を進め
る８進カウンタであり、上記出力端子Ｑｏ〜Ｑ丁は原稿
の一走査毎に出力端子Ｑｏから順に指定されていくもの
とする。なお、これら出力端子Ｑ、−Ｑ、からそれぞれ
出力される信号Ｓｌｌ〜Ｓｌｌのうち上記カウンタ８の
計数出力圧より指定されていない端子の出力信号は全て
無条件に論ｉｉ”ｏ”となシ、またイネーブル信号ＥＮ
Ｉが論理値″０＃であるときには上記信号８１１〜８１
８は全て無条件に論理値″０″となる。

３ステートバツフア９は、イネーブル信号ＥＮ２に基づ
いて３つの状因をとるバッファであり、この装置罠おい
ては上記イネーブル信号ＥＮ２が論理値”１’に６ると
き排他的オア回路Ｅ　Ｘ　、　ＯＲ。

〜ｇｘ、ｏｇｓの出力信号５２１−８２ａのそれぞれの
内容に対応した論理値″′１”または論理値″ＩＯ”の
信号８４１−５４ｇを出力してＲＡＭ　（ランダムアク
セスメモリ）１１のアドレスカウンタＩＯＫより指定さ
れる記憶領域にこれら信号８４１〜８４ａの内容を書込
み、また上記イネーブル信号ＥＮ２が論理値″０”にあ
るときＫは上記信号８４１〜８２１の内容に係わらず信
号Ｓ４１〜ｓ４ｓを遮断する（論理値″１＃でも“０″
でもない状部とする）よう機能する。

アドレスカウンタ１０は、ビデオクロックφ１に同期し
て計数動作を繰り返し、該計数出力によってＲＡＭ　１
１の書込みアドレスおよび胱出しアドレスを順次指定す
るカウンタであり、ここでは１１ビツトの計数出力によ
り前記画信号ＣＥの各ビット（１行あたりの各画素）Ｋ
対応した２”　＝２０４８のアドレス指定を実行するも
のとする。

ＲＡＭ　１１は、シューディング補正用データを記憶す
るためのメモリであり、上記アドレスカウンタ１０の計
数出力により指定される記憶領域で前記信号８４１〜８
４８の書込みおよびこれら書込んだ信号の絖出しを行な
う。ただしこの装置において、これら書込みおよび読出
し動作はビデオクロックφＩＫ基づいて行なわれるもの
であり、該クロックφ１が論理値″０＃となっている期
間内に書込み動作が行なわれ、論理値″′１＃となって
いる期間内に読出し動作が行なわれる。該ＲＡＭ　１１
の読出しデータは信号Ｓ５１　””’８６８としてそれ
ぞれオア回路０Ｒ１−ＯＲ８を介してラッチ回路１２に
う、チされ、前述のよう罠プログラマブルアッテネータ
３の駆動制御を行なうとともに１下述するシューディン
グ補正用データ形成動作時にはアンド回路ＡＤ、−ＡＤ
、を介し、さらに排他的オア回路ＥＸ　、ＯＲ１〜ＥＸ
、ＯＲ８で前記アドレッサブルラッチ回路７の出力信号
８１１　％Ｓｔｓと排他的オア条件がとられてフィード
バックされる。

次に１この実施例装置全体の動作について説明する。

この装置は、原稿読取装置が一枚の原稿を読取るに際し
、大きくは １）　　ＲＡＭクリアー動作 ２）シューディング補正用データ作成動作３）シューデ
ィング補正動作 という３段階の動作により所望のシューディング補正を
実施するものであり、以下第２図、第３図も同時に参照
してこれら各動作を順次詳述する。

なお、第２図は上記１）〜３）の動作について全体的推
移を示すタイムチャートであり、第３図はシューディン
グ補正用データとプログラマブルｒインア／グ３による
レイル補正度合との関係を示す線図である。ただし、第
２図のタイムチャートにおいては、説明の便宜上原稿読
取装置における一走査毎の帰線時間が零時間であるとし
て示している。

また、このタイムチャートは第１図に示した各信号の状
態を示すものであるが、特にクロックφ２゜イネーブル
信号ＥＮＩおよびＥＮ２については第１図に図示しない
タイミング発生器によりビデオクロックφ１またはライ
ンスタート信号ＬＮＳＴ　Ｋ基づいて適宜に形成され出
力されるものとする。

１）　　ＲＡＭクリアー動作 この動作は、原稿読取装置の当該原稿に対する第１走査
時間すなわち第１行目の読取り時間Ｔ１（第２図参照）
を利用して行なわれる。

さてこの時間Ｔ１においては、第２図（ｆ）　、　（ｇ
）および（ｈ）　Ｋ示すようにイネーブル信号ＥＮＩの
論理値がＮ　０５１クロ、りφ２の論理値が０”、イネ
ーブル信号ＥＮ２の論理値が１”にそれぞれ保持される
ことから、アドレッサブルラッチ回路７の出力信号８＋
＋〜８１８の論理値は全て″′０＃アンド回路ＡＤ、〜
ＡＤ、の出力信号Ｓ！１−８ｌｌｌの論理値も全て０”
、したがって排他的オア回路ＥＸ・ＯＲ１〜ＥＸ、ＯＲ
，の出力信号ＳＺ＋〜ＳＺＳの論理値も全て０′となり
、この−走査が終了する間にＲＡＭ　１１の全ての記憶
領域に論理値“０”が書込まれるととくなる。これＫよ
りＲＡＭＩＩはクリアーされる。

２）シューディング補正用データ作成動作この動作は、
８ビツトのシューディング補正用データを作成するため
に１原稿読取装置の当該原稿に対する第２〜第９走査時
間すなわち第２行目から第９行目までの８行分の全白部
分の読取り時間Ｔ２（第２図（、）参照）を利用して行
なわれる。

さてこの時間Ｔ２においては、イネーブル信号ＥＮＩが
論理値″１”Ｋ保持され（第２図（ｆ）参照）、クロ、
りφ２およびイネーブル信号ＥＮ２がビデオクロックφ
１の反転信号としてそれぞれアンド回路ＡＤＨ−ＡＤ４
の一方入力および３ステート・９クフア９に加えられる
ことから（第２図０）および（ｈ）参照）、マルチプレ
クサ６に加えられている常時論理値“１”の状約設定信
号ＳＴＥＭと比較器５の比較出力ＣＯＭＰとが上記クロ
ックφ１の半周期毎に交互にアドレッサブルラッテ回路
７に取込まれて所定のシューディング補正用データ作成
動作が実行される。

すなわち、原稿の第２行ＷＪ１画素九対し、クロックφ
１が論理値″１＃となっているはじめの半周期において
は、論理値″１″の信号ＳＴＥＭが信号ＳＥＬとしてア
ドレッサブルラッチ回路７の端子Ｄ／Ｉ　Ｋう、チされ
るため、該アドレッサブルラッチ回路７からは信号Ｓｌ
ｌだけが論理値′１”で他の信号Ｓ＋Ｚ〜８１８は論理
＠”ｏ’となる８つの信号８１１〜ＳｔＳが出力される
（ラインカウンメ８もイネーブル信号ＥＮＩが論理＠”
ｌ’であることを条件に作動するものであり、この時点
ではじめて「１」を計数してアドレッサブルラッチ回路
７の端子Ｑｏ　を指定する）。またこの半周期において
は、アンド回路ＡＤ１−ＡＤ８に：加わるクロックφ２
が論理値″０”であることから信号ＳＳ１〜８３８　　
は無条件に論理値”０”となり、これら信号Ｓ３１〜Ｓ
Ｓａと上記信号Ｓｌｌ〜５ｌ１１とが排他的オア回路Ｅ
Ｘ、ＯＲ，〜ＥＸ、ＯＲ，で排他的オア条件がとられた
信号Ｓａｔ〜５ｅｌｌは信号Ｓｔｔだけが論理値″１＃
、他が論理値″′０”となる。これら信号８２１〜３２
Ｂ　　はオア回路ＯＲ，〜ＯＲ，を介してラッチ回路１
２にラッチされ（この時点でＲＡＭＩＩの出力信号ＳＳ
Ｉ〜ＳＳＳは全て論理値″０”でらるｒｌ　０００００
００　Ｊのデータとしてグログラマブルグインアンプ３
を駆動する。ところでこの実施例装置において、上記デ
ータｒ１０００００００　Ｊは、第３図に示すように′
ｆログラマブルグインアン７°３の最大増幅能力を１０
０チとした場合該ゲインアンプ３に対して５０％のレイ
ル増幅を指示するデータであり、該プログラマプルダイ
ンアング３に入力された画信号ＣＥはこの時点で上記５
０チ増幅に対応したし々ルに上昇される。

次に、同じく原稿の第２行第１画素に対し、クロックφ
１が論理値″０＃となる後の半周期においては、比較器
５における上記５０チ増幅罠対応したし々ルに上昇され
た信号ＲＣＥと前記ピークホールド°信号ＳＥとの比較
出力ＣＯＭＰが信号ＳＥＬとしてアドレッサブルラッチ
回路７の端子Ｄ／Ｉ　Ｋラッチされるため該アドレッサ
ブルラッチ回路７からは信号８１１だけが上記信号ＣＯ
ＭＰの内容に応じて論理値″１”またはＯ＃となり他の
信号８１２〜ＳＩ８は論理値″′Ｏ”となる８つの信号
ＳＩＪ〜８１８が出力される。因みに信号Ｃ’ＯＭＰの
論理値、シたがって信号Ｓｔｔの論理値は、上記信号Ｓ
Ｅよりも上記信号ＲＣＥが大きかりたときに＄１１１１
、小さかったときに０”となる。またこの半周期におい
ては、アンド回路ＡＤＺ〜ＡＤ、に加わるクロックφ２
が論理値″１”であることから、先にラッチ回路］２に
う、チされた論理値′１”の信号（信号Ｓ！Ｉ　）とこ
のクロックφ２とがアンド条件を成立して信号Ｓ３１だ
けが論理Ｍ、　”　ｉ　’となり、他の信号３３２〜８
３８が論理値゛０″である８つの信号８３１〜Ｓ３ａが
排他的オア回路ＥＸ、ＯＲ，−ＥＸ、ＯＲ，でそれぞれ
上記信号８１１〜５ｉｌｌと排他的オア条件をとられ、
この結果信号Ｓ２１だけが上記信号ｓｔｉの内容に応じ
て論理ｉ、’１’または０″となり、他の信号８２２〜
Ｓ２８は論理１ｉｉｉｉ、０＃となる８つの信号Ｓ２１
〜ｓｚｓが３ステートバツフア９に取込まれる。勿論、
この半周期においてはイネーブル信号ＥＮ２の論理値が
１＃、クロックφ１の論理値が０”となっていることか
ら上記３ステートバツフア９に取込まれた信号８２１−
８２ｇと同様の内容をもつ信号８４１〜８４８がこの３
ステートバツフア９から出力されてＲＡＭ　１１のアド
レスカウンタ１０により指定された画信号ＣＥの第１ビ
ツト（第１画素）Ｋ対応する記憶領域に書込まれる。す
なわち、前記比較器５で信号ＳＥと比較される信号Ｒ（
Ｊのし々ルが、この信号ＳＥよりも小さかった場合はｒ
ｌｏｏｏｏｏｏｏ　Ｊという内容のデータが書込まれ、
この信号ＳＥよりも大きかりた場合はｒｏｏｏｏｏｏｏ
ｏ　Ｊという内容のデータが書込まれる。

第２行第２画素〜第２行第２０４８画素についても以上
と同様の動作が繰り返し行なわれる。

また、第３行以降は、上記動作に加えて各画素に対する
クロックφ１のはじめの半周期毎にそれ壕で書込まれた
ＲＡＭ　１１の当該画素に対応するデータ内容が信号５
５Ｉ−ｓｕとして読出されてラッチ回路１２にラッチさ
れるため、グログラマブルグインアング３は行が進む毎
に前記入力される画信号ＣＥのし々ルを順次前記ピーク
ホールドレイル（信号ＳＥのレベル）Ｋ追込んでいくよ
う動作する（第２図（１）参照）。すなわちこの実施例
装置においては、第３図に示すようにラッチ回路１２に
ラッチされるデータが上位ビットから論理１″１＃とな
っていく毎に画信号ＣＥのレイルを５０チ増幅、７５％
増幅、８７．５％増幅、９３．７５チ増幅・・・・・・
にそれぞれ対応したし々ルに上昇していくようグログラ
マプルグインアンゾ３を構成しており、例えば、第２行
目の走査時のある画素に対してｒ　１０００００００　
ＪというデータがＲＡＭ　１１　Ｋ書込まれ、第３行目
の走査時の当該画素の前半周期Ｋｒ　１１００００００
　Ｊというデータでゾロダラマブルｒイ／アンプ３を駆
動したと仁ろ（画信号ＣＥを７５チ増幅に対応するレイ
ルに上昇）、この補正画信号ＲＣＥのし々ルがいまだ信
号ＳＥのレイルよりも小さかった場合にはｒ　１１００
００００　ＪというデータがＲＡＭ　１１に書込１れて
次の第４行目の走査時の当該画素の前半周期にはｒ　１
１１０００００　Ｊとい５データでグロダラマブルダイ
ンアング３が駆動されることからこのとき画信号ＣＥは
７５％増幅と１００％増幅との中間の８７．５％増幅に
対応したし々ルに上昇され、塘た上記補正画信号ＲＣＥ
のし々ルが信号ＳＥのし々ルよりも犬きくなった場合に
はｒ　１ｏｏｏｏｏｏｏ　ＪというデータがＲＡＭ　１
１に書込まれて次の第４行目の走査時の当該画素の前半
周期にはｒ　１０１０００００　Ｊというデータでグロ
グラマプルダインアンゾ３が駆動されることからこのと
き画信号ＣＥは５０％増幅と７５％増幅との中間の６２
．５％増幅に対応したし々ルに上昇される。以下、他の
いかなる場合においても第３図に示した関係が保たれる
ものとする。

このようにしてシューディング補正用データ作成動作が
順次実行され、最終段階である第９行目の走査に対する
処理に達すると、信号Ｓ４１　””８４１の状想すなわ
ちＲＡＭ　１１　Ｋ書込まれるデータの状態は各画素に
ついて全ていずれかの論理内容を持った状態となる。勿
論、これらデータの論理内容はグログラマブルグイ／ア
ング３に入力される画信号ＣＥの各画素し々ルが前記ピ
ークホールドレイルに最も近く上昇されるよう該グログ
ラマブルグインアング３を駆動制御する内容である。

３）シューディング補正動作 上述したシューディング補正用データ作成動作が終了す
ると原稿読取装置の当該原稿に対する第１０走査以降の
時間すなわち第１０行目の読取り以降の時間Ｔ３（第２
図（ａ）参照）からは自動的にシューディング補正動作
に移る。

すなわちこの時間Ｔ３においては、第２図（ｆ）および
（ｈ）Ｋ示すようにイネーブル信号ＥＮＩおよびＥＮ２
が共に論理値″０＃となるためアドレッサブルラッチ回
路７および３ステードパ、ファ９は共に非能動状態とな
り、ＲＡＭ　１１からの前記作成したシューディング補
正用データの読出し動作およびラッチ回路１２における
う、チ動作のみが繰り返し実行される。したがってグロ
グラマブルグインアング３は、以後いかなる画信号ｃＥ
が入力されてもこれら画信号の各画素毎に前述したレイ
ル補正を実施し、該入力画信号ＣＥが「全日」を示すも
のであった場合にはほぼ均等に前記ピークホールドレイ
ルとなり、「白黒混合」を示すものであった場合ＩＣｔ
ｉ＠記ピークホールドレイルを「白」画素のレイルの基
準として「黒」画素のしＲルに対してもそれぞれ当該画
素について同じ割合だけ減衰されたし４ルを示す補正画
信号ＲＣＥを出力する（第２図（−）および（ｉ）参照
）。これＫより、前記イメージセンサ１にて光電変換さ
れた画信号ＣＥｔｒｉ　完全１ｃシエーデインダ補正さ
れることになりこの後２値化回路で２値化基準し々ルと
の比較のもとに２値化変換を行なったとしても当該原稿
の書画情報に忠実に対応する信頼性の高い画信号として
後段装置に伝送することができる。

なお、この実施例装置において、上述した１）ＲＡＭク
リアー動炸２）シューディング補正用データ作成動作３
）シューディング補正動作は各原稿毎に実施されるもの
であり、原稿が変わった場合には該変わった原稿の白色
面に対する画信号ＣＥのピークホールドレイルに基づい
てあらたにシューディング補正用データが作成される。

ただし、原稿が変わったことを検知してこの装置を初期
化（ピークホールドの解除も含む）する手段は周知の技
術で容易に構成できるものであり、この図示は省略した
。

ところで、この実施例装置のように原稿が変わる毎にそ
の原稿に応じた基準白色し々ルを設定するのが好しい方
法ではあるが、原稿毎の白色し々ルの変化が少ないよう
な場合あるいは上記基準白色し々ルを意図的に同一し々
ルとしたい場合にはピークホールド回路４を削除して基
準白色レベルを固定化することもできる。すなわちこの
場合）適宜な固定電源を用意してこの電源から前記基準
し々ル信号ＳＥを発生させ前記比較器５の一方入力に加
えればよい。

さらＫこの実施例装置（おいては、原稿が変わる毎にあ
らだな補正用データを作成できるよう、これらデータの
記憶手段としてＲＡＭを用いたが、単に当該原稿読取装
置の装置自体の特性のバラツキ（光源の輝度分布のバラ
ツキ、レンズの光透過度合のバラツキ、イメージセンサ
の感度バラツキ等々）を補正する目的であればグログラ
マブルＲＯＭ　（リードオンリメモリ）等を用いて一度
作成した補正用データを固定化することもできる。

また、第１図に示したマルチブレフサ６、ラインカウン
タ８、アドレッサブルラッチ回路７、排他的オア回路Ｅ
Ｘ、ＯＲ，〜ＥＸ、ＯＲｓ　、３ステートバツフア９、
ＲＡＭＩＩ、オア回路ＯＲ，〜ＯＲ，、ラッチ回路１２
およびアンド回路ＡＤＺ〜ＡＤ８により構成される補正
データ作成手段についてもこれら各回路の使用が限定さ
れるものではなく、前記と同等の機能ケ有するものであ
れば他のいかなる論理回路を用いて構成してもよく、さ
らにこの装置で作成するシューディング補正用データの
ビット数モグロダラマブルグインアングの仕様により決
定されるものであってこの設定は任意である。勿論この
グログラマプルダインアンプの仕様によってはこれによ
るしＲルの補正因様もｆｆ、３図に示したものＶＣ，￥
Ｊｉらず任意となる。

またこの実施例装置においては、前述したシューディン
グ補正用データ作成動作を原稿読取装置の当該原稿に対
する８行分の全白部分Ｖｔ取り時間を利用して行なうも
のとしたが、前記ビデオクロックφ１の周期速度のｎ倍
（ｎは整数：この実施例に対応させればｎ＝８）の速度
でこの動作が可能であるとすれは（故意に走査透照を遅
らせてもよい）、原稿読取装置の当該ｆ９．稿に対する
１行分の全白部分の読取り時間でこの動作を完了させる
こともできる。すなわちこの場合、前記ビデオクロック
φ１の周期の１／ｎの周期のクロックを形成し、前記ラ
インカウンタ８に代えてこの形成したクロックをカウン
トするクロックカウンタを設けるとともに１前記マルチ
グレクサ６．ＲＡＭＩＩおよびラッチ回路１２を上記形
成したクロックで駆動制御するようにしくアドレスカウ
ンタ１０のみはビデオクロ、りφ１で駆動する）またク
ロックφ２およびイネーブル信号ＥＮ２も上記形成した
クロックに基づいて形成して前記アンド回路ＡＤＩ〜Ａ
Ｄ、および３ステートバツフア９もこれらあらたに形成
したクロックφ２およびイネーブル信号ＥＮ２にそれぞ
れ基づいて動作させるようにすればよい。

【図面の簡単な説明】

第１図はこの発明にかかるシューディング補正装置の一
実施例構成を示すブロック図、第２図は第１図に示した
実施例装置の動作例を示すタイムチャート、第３図は第
１図に示した実施例装置によって作成されるシューディ
ング補正用データと同装置罠よって実際に補正される画
信号のレイル補正度合関係を示す線図、第４図は一般的
な原稿読取装置の構成を模式的に示すブロック図、第５
図は第４図に示した原稿読取装置によって採取される画
信号の悲様を、示すタイムチャートである。 １・・・イメージセンサ、２・・・増幅器、３・・・グ
ログラマブルｒインアング、４・・・ピークホールド回
路、５・・・比を器、６・・・マルチプレクサ、７・・
・アドレッサブルラッチ回路、８・・・ラインカウンタ
、９・・・３ステートバツフア、１０・・・アドレスカ
ウンタ、１１・・・ＲＡＭ、１２・・・ラッチ回路、Ｌ
Ｐ・・・光源、ＭＳ・・・原稿、ＰＧ・・・原稿支持ガ
ラス、ＬＳ・・・レンズ。

Claims (2)

【特許請求の範囲】
1. （１）原稿読取装置で光電変換された基準白色部に対す
   る画信号を主走査方向に関して一定のレベルとするよう
   該画信号の各ビットに対応してそれぞれレベル上昇させ
   る度合を指示する補正用データを記憶したメモリと、前
   記画信号のビット伝送速度に同期して前記メモリから前
   記補正用データを順次読出す読出し制御手段と、前記画
   信号の伝送路に設けられ前記読出された補正用データに
   基づいて前記画信号を各ビット毎にレベル補正するプロ
   グラマブルゲインアンプとを具えたことを特徴とするシ
   ューディング補正装置。
2. （２）原稿読取装置で光電変換された基準白色部に対す
   る画信号を主走査方向に関して一定のレベルとするよう
   該画信号の各ビットに対応してそれぞれレベル上昇させ
   る度合を指示する補正用データを記憶するメモリと、前
   記画信号のビット伝送速度に同期して前記メモリから前
   記補正用データを順次読出す読出し制御手段と、前記画
   信号の伝送路に設けられ前記読出された補正用データに
   基づいて前記画信号を各ビット毎にレベル補正するプロ
   グラマブルゲインアンプと、基準白色部の主走査に対応
   して各ビット毎に前記補正用データの上位ビットから前
   記プログラマブルゲインアンプに模擬データを与えると
   ともにこのときのゲインアンプ出力を所定値と比較し、
   この比較に基づき前記模擬データの適否を判断して前記
   補正用データを上位ビットから順次決定しこれを前記メ
   モリに書込む書込み手段とを具えたことを特徴とするシ
   ューディング補正装置。