JPS61248145A - メモリ制御装置 - Google Patents
メモリ制御装置Info
- Publication number
- JPS61248145A JPS61248145A JP60088977A JP8897785A JPS61248145A JP S61248145 A JPS61248145 A JP S61248145A JP 60088977 A JP60088977 A JP 60088977A JP 8897785 A JP8897785 A JP 8897785A JP S61248145 A JPS61248145 A JP S61248145A
- Authority
- JP
- Japan
- Prior art keywords
- data
- block
- memory
- address
- cache memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60088977A JPS61248145A (ja) | 1985-04-26 | 1985-04-26 | メモリ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60088977A JPS61248145A (ja) | 1985-04-26 | 1985-04-26 | メモリ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61248145A true JPS61248145A (ja) | 1986-11-05 |
| JPH0255812B2 JPH0255812B2 (enrdf_load_stackoverflow) | 1990-11-28 |
Family
ID=13957854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60088977A Granted JPS61248145A (ja) | 1985-04-26 | 1985-04-26 | メモリ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61248145A (enrdf_load_stackoverflow) |
-
1985
- 1985-04-26 JP JP60088977A patent/JPS61248145A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0255812B2 (enrdf_load_stackoverflow) | 1990-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1124888A (en) | Integrated multilevel storage hierarchy for a data processing system with improved channel to memory write capability | |
| JP3016575B2 (ja) | 複数キャッシュ・メモリ・アクセス方法 | |
| JPH05210585A (ja) | キャッシュ管理システム | |
| US5155828A (en) | Computing system with a cache memory and an additional look-aside cache memory | |
| JPH04205041A (ja) | マルチプロセッサシステム | |
| US5471602A (en) | System and method of scoreboarding individual cache line segments | |
| JP5129023B2 (ja) | キャッシュメモリ装置 | |
| JP3929872B2 (ja) | キャッシュメモリ、プロセッサ及びキャッシュ制御方法 | |
| JP4047281B2 (ja) | キャッシュメモリをメインメモリに同期させる方法 | |
| JP3964821B2 (ja) | プロセッサ、キャッシュシステム及びキャッシュメモリ | |
| JP3733604B2 (ja) | キャッシュメモリ | |
| JPS61248145A (ja) | メモリ制御装置 | |
| JPH0156411B2 (enrdf_load_stackoverflow) | ||
| JP2972451B2 (ja) | ハードウェア制御ソフトウェアによるキャッシュメモリ制御方式 | |
| EP0400851A2 (en) | Efficient cache utilizing a store buffer | |
| JPH02188849A (ja) | キャッシュメモリ方式 | |
| JPH05257807A (ja) | キャッシュメモリ制御装置 | |
| JPH06266623A (ja) | キャッシュメモリ及びキャッシュメモリ制御方法 | |
| JPH0239253A (ja) | バッファメモリのデータ格納制御方式 | |
| JPH09282231A (ja) | ライトバック型キャッシュ装置 | |
| JP3074897B2 (ja) | メモリ回路 | |
| JPH07152650A (ja) | キャッシュ制御装置 | |
| JP2001043132A (ja) | キャッシュメモリの制御方法 | |
| JPH0342744A (ja) | キャッシュ・メモリを有する計算システムおよびキャッシュ・メモリ管理方法 | |
| JPH10133948A (ja) | キャッシュメモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |