JP4047281B2 - キャッシュメモリをメインメモリに同期させる方法 - Google Patents
キャッシュメモリをメインメモリに同期させる方法 Download PDFInfo
- Publication number
- JP4047281B2 JP4047281B2 JP2003550068A JP2003550068A JP4047281B2 JP 4047281 B2 JP4047281 B2 JP 4047281B2 JP 2003550068 A JP2003550068 A JP 2003550068A JP 2003550068 A JP2003550068 A JP 2003550068A JP 4047281 B2 JP4047281 B2 JP 4047281B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- entry
- data
- cache
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Storage Device Security (AREA)
Description
a)プロセッサが比較プロセスのために同期値を提供するステップであって、この値は、キャッシュメモリ(単数または複数)のデータ領域のどのエントリ(単数または複数)がメインメモリに同期されるかを決定するために用いられる、ステップと、
b)キャッシュメモリのキャッシュ論理回路が、提供された同期値を、各メモリエントリの少なくとも1つのメモリフィールドのコンテンツと比較するステップと、
c)提供された該同期値が、少なくとも1つのメモリフィールドのコンテンツと一致した場合、キャッシュメモリのキャッシュ論理回路は、第1の状態の識別領域の第3のメモリフィールドのフラグをチェックするステップであって、第1の状態は、最後の同期以降、メモリエントリのデータ領域が変更されたことを示す、ステップと、
d)フラグが該所与の第1の状態である場合、メモリエントリのデータ領域のコンテンツがメインメモリに転送されるステップと
を包含する。
aa)キャッシュメモリのメモリエントリのアドレスを決定するステップと、
bb)アドレスをメモリエントリのアドレス領域からプロセッサに転送するステップと、
cc)メモリエントリをプロセッサによってアドレス指定するステップと、
dd)メモリエントリのデータ領域のコンテンツを読み出すステップと、
ee)メモリエントリのデータ領域のコンテンツをメインメモリ内に格納するステップと
を包含する。
Claims (13)
- キャッシュメモリをメインメモリに同期させる方法であって、該キャッシュメモリは、プロセッサとメインメモリとの間にデータをバッファ格納するために提供され、該キャッシュメモリは、データを格納するための少なくとも1つのデータ領域と1つの識別領域とを有する複数のメモリエントリを含み、
該方法は、
a)該プロセッサが、比較のために同期値をキャッシュメモリ(13)のキャッシュ論理回路に提供するステップであって、該値は、該キャッシュメモリ(13)のデータ領域(23)のどのメモリエントリ(20)(単数または複数)が該メインメモリ(14)に同期されるべきかを決定するために該キャッシュ論理回路によって用いられる、ステップと、
b)該キャッシュメモリ(13)の該キャッシュ論理回路が、該提供された同期値と各メモリエントリ(20)の少なくとも1つのメモリフィールド(25)のコンテンツとを比較するステップであって、該比較のために用いられた該メモリフィールドは、どの暗号鍵を用いてデータが該メモリエントリ(20)の該データ領域に格納されたのかを示す値を含む、ステップと、
c)該提供された同期値が、該少なくとも1つのメモリフィールド(25)のコンテンツと一致した場合、該キャッシュメモリ(13)の該キャッシュ論理回路は、該識別領域の第3のメモリフィールド(27)のフラグをチェックすることにより、該フラグが第1の状態を示すか否かを決定するステップであって、該第1の状態は、最後の同期以降、該メモリエントリ(20)の該データ領域(23)に格納されているデータに変更がなされたことを示す、ステップと、
d)該フラグが該所与の第1の状態である場合、該メモリエントリ(20)の該データ領域に格納されている該データが該キャッシュ論理回路によって該メインメモリ(14)に転送されるステップと
を包含する、方法。 - 前記比較のために用いられた前記メモリフィールドは、暗号鍵を含む、請求項1に記載の方法。
- 前記比較のために用いられた前記メモリフィールドは、暗号鍵に対するポインタを含む、請求項1に記載の方法。
- メモリエントリ(20)の前記データ領域(23)は、複数のワード(30a〜30d)を含む、請求項1〜3の1つに記載の方法。
- 前記メモリフィールド(25)は、複数のサブフィールド(25a〜25d)を含み、該複数のサブフィールドのそれぞれは、前記データ領域(23)の前記複数のワード(30a〜30d)のうちの対応する1つに割り当てられる、請求項4に記載の方法。
- メモリエントリ(20)のアドレス領域(21)は、複数のビットを含む第1のアドレス領域(40)であって、メモリエントリ(20)の物理アドレスを保持する第1のアドレス領域(40)と、複数のビットを含む第2のアドレス領域であって、プログラムユニットの論理アドレスの最上位ビットを保持する第2のアドレス領域とに分割される、請求項1〜5の1つに記載の方法。
- 第2のメモリフィールド(26)が前記識別領域(22)に備えられており、該第2のメモリフィールドは、有効値または無効値のどちらが前記データ領域(23)に格納されているかを示すフラグを含む、請求項1〜6の1つに記載の方法。
- 前記第2のメモリフィールド(26)に含まれている前記フラグは、有効値または無効値のどちらが前記データ領域(23)に格納されているかを示す所与の第2の状態を有する、請求項7に記載の方法。
- 前記ステップa)〜d)は、前記提供された同期値と、前記比較のために用いられたメモリエントリの前記メモリフィールドのコンテンツとの一致が存在しなくなるまで繰返される、請求項1〜8の1つに記載の方法。
- 前記メモリエントリ(20)の前記データ領域に格納されている前記データを前記メインメモリ(14)に転送する前記ステップd)は、
aa)前記キャッシュメモリ(13)の該メモリエントリ(20)のアドレスを決定するステップと、
bb)該アドレスを該メモリエントリ(20)のアドレス領域(21)から前記プロセッサ(12)に転送するステップと、
cc)該メモリエントリ(20)を該プロセッサ(12)によってアドレス指定するステップと、
dd)該メモリエントリの該データ領域(23)に格納されている該データを読み出すステップと、
ee)該メモリエントリ(20)の該データ領域(23)に格納されている該データを該メインメモリ内に格納するステップと
を包含する、請求項1〜9の1つに記載の方法。 - 前記ステップbb)と前記ステップcc)との間に、レジスタに別のフラグが設定され、該レジスタは、前記キャッシュメモリ(13)の外側に配置され、前記プロセッサ(12)によって読み出され得、該フラグは、ライトバックプロシージャが実行されたことを示す、請求項10に記載の方法。
- 前記ステップee)の後、前記レジスタ内の前記フラグがリセットされる、請求項11に記載の方法。
- 請求項1〜12の1つに記載の方法を実行するようにセットアップされたキャッシュメモリ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10158393A DE10158393A1 (de) | 2001-11-28 | 2001-11-28 | Speicher für die Zentraleinheit einer Rechenanlage, Rechenanlage und Verfahren zum Synchronisieren eines Speichers mit dem Hauptspeicher einer Rechenanlage |
PCT/DE2002/004066 WO2003048943A2 (de) | 2001-11-28 | 2002-10-31 | Speicher für die zentraleinheit einer rechenanlage, rechenanlage und verfahren zum synchronisieren eines speichers mit dem hauptspeicher einer rechenanlage |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005512192A JP2005512192A (ja) | 2005-04-28 |
JP2005512192A5 JP2005512192A5 (ja) | 2005-12-22 |
JP4047281B2 true JP4047281B2 (ja) | 2008-02-13 |
Family
ID=7707285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003550068A Expired - Fee Related JP4047281B2 (ja) | 2001-11-28 | 2002-10-31 | キャッシュメモリをメインメモリに同期させる方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7181576B2 (ja) |
EP (1) | EP1449091B1 (ja) |
JP (1) | JP4047281B2 (ja) |
DE (2) | DE10158393A1 (ja) |
TW (1) | TW200301856A (ja) |
WO (1) | WO2003048943A2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7386676B2 (en) * | 2005-01-21 | 2008-06-10 | International Buiness Machines Coporation | Data coherence system |
US20070005552A1 (en) * | 2005-07-01 | 2007-01-04 | Udo Klein | Methods and systems for reducing transient memory consumption in an object-oriented system |
US7533135B2 (en) * | 2005-07-01 | 2009-05-12 | Sap Aktiengesellschaft | Methods and systems for reducing database accesses in an object-oriented system |
US7765398B2 (en) * | 2005-07-07 | 2010-07-27 | At&T Intellectual Property I, L.P. | Method of promulgating a transaction tool to a recipient |
JP2008293378A (ja) * | 2007-05-25 | 2008-12-04 | Panasonic Corp | プログラム書き換え装置 |
US8443150B1 (en) * | 2008-11-04 | 2013-05-14 | Violin Memory Inc. | Efficient reloading of data into cache resource |
US7591019B1 (en) | 2009-04-01 | 2009-09-15 | Kaspersky Lab, Zao | Method and system for optimization of anti-virus scan |
JP5353828B2 (ja) | 2010-06-14 | 2013-11-27 | 富士通セミコンダクター株式会社 | プロセッサ及びプロセッサシステム |
US10915463B2 (en) | 2017-04-28 | 2021-02-09 | International Business Machines Corporation | Synchronizing requests to access computing resources |
US10360393B2 (en) * | 2017-04-28 | 2019-07-23 | International Business Machines Corporation | Synchronizing write operations |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4319079A (en) * | 1979-09-13 | 1982-03-09 | Best Robert M | Crypto microprocessor using block cipher |
US4573119A (en) * | 1983-07-11 | 1986-02-25 | Westheimer Thomas O | Computer software protection system |
US4700330A (en) * | 1985-10-30 | 1987-10-13 | Digital Equipment Corporation | Memory for a digital data processing system including circuit for controlling refresh operations during power-up and power-down conditions |
US5045996A (en) * | 1986-11-12 | 1991-09-03 | Xerox Corporation | Multiprocessor cache memory housekeeping |
JPH01154261A (ja) | 1987-12-11 | 1989-06-16 | Toshiba Corp | 情報処理装置 |
EP0325421B1 (en) * | 1988-01-20 | 1994-08-10 | Advanced Micro Devices, Inc. | Organization of an integrated cache unit for flexible usage in supporting multiprocessor operations |
EP0330425B1 (en) * | 1988-02-23 | 1995-12-06 | Digital Equipment Corporation | Symmetric multi-processing control arrangement |
GB8814077D0 (en) * | 1988-06-14 | 1988-07-20 | Int Computers Ltd | Data memory system |
US5081675A (en) * | 1989-11-13 | 1992-01-14 | Kitti Kittirutsunetorn | System for protection of software in memory against unauthorized use |
JPH03216744A (ja) | 1990-01-22 | 1991-09-24 | Fujitsu Ltd | 内蔵キャッシュ・メモリ制御方式 |
US5224166A (en) * | 1992-08-11 | 1993-06-29 | International Business Machines Corporation | System for seamless processing of encrypted and non-encrypted data and instructions |
US5481610A (en) * | 1994-02-28 | 1996-01-02 | Ericsson Inc. | Digital radio transceiver with encrypted key storage |
FR2728980B1 (fr) * | 1994-12-30 | 1997-01-31 | Thomson Csf | Dispositif de securisation de systemes d'information organises autour de microprocesseurs |
US6009498A (en) * | 1995-02-16 | 1999-12-28 | Fujitsu Limited | Disk control unit for holding track data in cache memory |
US5778427A (en) | 1995-07-07 | 1998-07-07 | Sun Microsystems, Inc. | Method and apparatus for selecting a way of a multi-way associative cache by storing waylets in a translation structure |
KR19980032776A (ko) * | 1996-10-16 | 1998-07-25 | 가나이 츠토무 | 데이타 프로세서 및 데이타 처리시스템 |
US6157999A (en) * | 1997-06-03 | 2000-12-05 | Motorola Inc. | Data processing system having a synchronizing link stack and method thereof |
WO1999028887A2 (de) * | 1997-12-01 | 1999-06-10 | Siemens Aktiengesellschaft | Verfahren zur reduzierung von speicherplatzbedarf für einen elektronischen ersten schlüssel und anordnung zur ver- und entschlüsselung |
TW417048B (en) * | 1999-03-03 | 2001-01-01 | Via Tech Inc | Mapping method of distributed cache memory |
EP1118941B1 (de) * | 2000-01-18 | 2008-01-02 | Infineon Technologies AG | Mikroprozessoranordnung und Verfahren zum Betreiben einer Mikroprozessoranordnung |
DE10101552A1 (de) * | 2001-01-15 | 2002-07-25 | Infineon Technologies Ag | Cache-Speicher und Verfahren zur Adressierung |
US6745294B1 (en) * | 2001-06-08 | 2004-06-01 | Hewlett-Packard Development Company, L.P. | Multi-processor computer system with lock driven cache-flushing system |
-
2001
- 2001-11-28 DE DE10158393A patent/DE10158393A1/de not_active Withdrawn
-
2002
- 2002-10-31 JP JP2003550068A patent/JP4047281B2/ja not_active Expired - Fee Related
- 2002-10-31 WO PCT/DE2002/004066 patent/WO2003048943A2/de active IP Right Grant
- 2002-10-31 DE DE50206838T patent/DE50206838D1/de not_active Expired - Lifetime
- 2002-10-31 EP EP02791592A patent/EP1449091B1/de not_active Expired - Lifetime
- 2002-11-11 TW TW091133021A patent/TW200301856A/zh unknown
-
2004
- 2004-05-27 US US10/857,617 patent/US7181576B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
TW200301856A (en) | 2003-07-16 |
US7181576B2 (en) | 2007-02-20 |
DE50206838D1 (de) | 2006-06-22 |
JP2005512192A (ja) | 2005-04-28 |
DE10158393A1 (de) | 2003-06-12 |
WO2003048943A3 (de) | 2004-04-08 |
EP1449091A2 (de) | 2004-08-25 |
WO2003048943A2 (de) | 2003-06-12 |
EP1449091B1 (de) | 2006-05-17 |
US20050005071A1 (en) | 2005-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6523118B1 (en) | Secure cache for instruction and data protection | |
KR101461378B1 (ko) | 동기화 simd 벡터 | |
KR100204741B1 (ko) | 제1및 제2캐시 메모리 사용방법 | |
JP3239218B2 (ja) | キャッシュ管理システム | |
KR101025354B1 (ko) | 가상 트랜잭션 메모리를 위한 글로벌 오버플로우 방법 | |
US20100332850A1 (en) | Cache structure for a computer system providing support for secure objects | |
US5418927A (en) | I/O cache controller containing a buffer memory partitioned into lines accessible by corresponding I/O devices and a directory to track the lines | |
CA1080365A (en) | Data security system employing automatic time stamping mechanism | |
KR101662969B1 (ko) | 동적으로 할당된 더티 마스크 공간을 이용한 메모리 관리 | |
CN111201518B (zh) | 用于管理能力元数据的设备和方法 | |
US20230161704A1 (en) | Computing system with direct invalidation in a hierarchical cache structure based on at least one designated key identification code | |
JP4047281B2 (ja) | キャッシュメモリをメインメモリに同期させる方法 | |
CN112334884A (zh) | 用于控制对有界指针的使用的装置和方法 | |
JP3929872B2 (ja) | キャッシュメモリ、プロセッサ及びキャッシュ制御方法 | |
US6862663B1 (en) | Cache having a prioritized replacement technique and method therefor | |
US20050027960A1 (en) | Translation look-aside buffer sharing among logical partitions | |
CN101133395B (zh) | 实时调页的计算装置及操作方法 | |
US20050228951A1 (en) | Virtualized load buffers | |
JP3733604B2 (ja) | キャッシュメモリ | |
GB2037466A (en) | Computer with cache memory | |
US7234027B2 (en) | Instructions for test & set with selectively enabled cache invalidate | |
US7181587B1 (en) | Mapping an arbitrary number of contiguous memory pages at an arbitrary alignment | |
US11971821B2 (en) | Computing system with write-back and invalidation in a hierarchical cache structure based on at least one designated key identification code | |
US6219757B1 (en) | Cache flush operation for a stack-based microprocessor | |
KR920005296B1 (ko) | 정보처리장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070528 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070905 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4047281 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131130 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |