DE10101552A1

DE10101552A1 - Cache-Speicher und Verfahren zur Adressierung

Info

Publication number: DE10101552A1
Application number: DE10101552A
Authority: DE
Inventors: Berndt Gammel; Thomas Kuenemund
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-01-15
Filing date: 2001-01-15
Publication date: 2002-07-25
Also published as: US20040015644A1; CN1486463A; WO2002056184A1; EP1352328A1; JP2004530962A

Abstract

Bei dem Cache-Speicher, dessen Adressen in Tag, Index und Offset aufgeteilt sind, sind als Hardware Mittel vorhanden, die eine umkehrbar eindeutige Transformation zwischen dem jeweiligen Tag-Teil der Adresse und einer verschlüsselten Tag-Adresse vornehmen. Es kann zusätzlich das Index-Feld der Adressen des Cache-Speichers durch eine weitere umkehrbar eindeutige Abbildung, die das Index-Feld auf ein verschlüsseltes Index-Feld abbildet, verschlüsselt werden. Auch dazu wird eine entsprechend vorzusehende Hardware-Einheit verwendet.

Description

Die vorliegende Erfindung betrifft einen Cache-Speicher, der auf einem Security-Controller verwendet wird.

Cache-Speicher sind im allgemeinen relativ kleine, aber schnelle Pufferspeicher, die eingesetzt werden, um die La tenzzeit beim Zugriff eines Prozessors auf langsame externe Speicher zu reduzieren. Der Cache-Speicher überdeckt dabei ausgewählte Adressbereiche des externen Speichers und enthält die temporär modifizierten Daten sowie damit verbundene In formationen, wie z. B. Informationen zur Lokalisierung der Daten. Eine Übersicht über Cache-Speicher gibt der Artikel von Alan Jay Smith "Cache Memories" in Computing Surveys, Vol. 14, No. 3, September 1982, Seite 473-530. Die in Hard ware realisierten Cache-Speicher können allgemein als ein N- way-set-assoziatives Speicherfeld charakterisiert werden. Da bei bedeuten die Grenzfälle N = 1 einen Speicher mit Direct Mapping und N = M einen voll-assoziativen Cache-Speicher, wo bei M die Gesamtzahl der Einträge im Speicher bedeutet.

Im Allgemeinen werden die Daten in Blöcken von 2^b Bytes pro Speichereintrag gespeichert. Im allgemeinen Fall eines teil assoziativen Cache-Speichers mit N = 2ⁿ Wegen wird üblicher weise die p Bit breite Adresse des Datums so aufgeteilt, dass n Bit den Index, b Bit den Offset und die übrigen p - n - b Bit das Tag bilden. Das ist in der beigefügten Figur veran schaulicht.

Beim Zugriff auf ein Datum im Cache-Speicher, z. B. bei einem Lese- oder Schreibvorgang, wird das Index-Feld verwendet, um ein Set direkt zu adressieren. Das Tag-Feld wird zusammen mit dem jeweiligen Block abgespeichert, um ihn eindeutig inner halb eines Sets zu identifizieren. Bei einer assoziativen Su che nach dem Block wird das Tag-Feld der Adresse mit den Tag- Feldern in dem selektierten Set verglichen, um so den betref fenden Block aufzufinden. Der Offset-Eintrag wird benutzt, um das Datum im Block zu adressieren.

Derartige Cache-Speicher stellen auf Security-Controllern leicht zu identifizierende reguläre Strukturen dar. Damit bilden diese Cache-Speicher abgesehen von Busleitungen und Registersätzen bevorzugte physikalische Angriffspunkte für ein unbefugtes Ausspähen oder Manipulieren von sicherheitsre levanten Daten, z. B. durch Nadelangriffe oder Ähnliches. In den externen Speichern werden üblicherweise sicherheitskriti sche Daten durch eine schwer zu decodierende Verschlüsselung geschützt, die z. B. in Hardware implementiert sein kann. Diese harte Ver- und Entschlüsselung mit entsprechenden Algo rithmen führt auch bei einer Hardware-Implementierung zu ei ner hohen Latenzzeit im Betrieb des Speichers, die sich zur Latenzzeit des Speichers selbst addiert und dabei den über wiegenden Anteil darstellen kann. Eine derartige Verschlüsse lung ist ungeeignet, da auf Cache-Speicher typischerweise in einem oder zumindest wenigen Taktzyklen zugegriffen werden können soll. Cache-Speicher stellen also einen Schwachpunkt im Sicherheitskonzept eines derartigen Security-Controllers dar, wenn sie nicht anderweitig geschützt werden.

Aufgabe der vorliegenden Erfindung ist es, eine Möglichkeit für eine wirkungsvolle und praktikable Sicherung eines Cache- Speichers auf einem Security-Controller anzugeben.

Diese Aufgabe wird mit dem Cache-Speicher mit den Merkmalen des Anspruches 1 bzw. mit dem Verfahren zur Adressierung ei nes Cache-Speichers mit den Merkmalen des Anspruches 3 ge löst. Ausgestaltungen ergeben sich aus den jeweiligen abhän gigen Ansprüchen.

Bei dem erfindungsgemäßen Cache-Speicher sind Mittel vorhan den, die eine umkehrbar eindeutige Transformation zwischen dem jeweiligen Tag-Teil der Adresse und einer verschlüsselten Tag-Adresse vornehmen. Diese Mittel sind vorzugsweise als Hardware vorhanden. Das erfindungsgemäße Verfahren zur Adres sierung wendet eine umkehrbar eindeutige Transformation zwi schen einem Tag-Teil einer Cache-Adresse und einer verschlüs selten Tag-Adresse an, was vorzugsweise unter Einsatz von da für vorgesehenen Mitteln geschieht, die als Hardware vorhan den sind.

Die erfindungsgemäße Lösung gibt durch Mittel und Verfahren eine Methode an, mit der das Sicherheitsniveau von Daten bzw. deren Adressen in Cache-Speichern erhöht werden kann, wobei die Zugriffszeit nicht oder allenfalls unwesentlich erhöht wird. Wie eingangs beschrieben wurde, werden in set-assozia tiven Cache-Speichern Daten mittels eines Index-Feldes und eines Tag-Feldes abgelegt und abgerufen. Erfindungsgemäß wird eine umkehrbar eindeutige (ein-eindeutige) Abbildung benutzt, mit der das Tag-Feld der Adresse auf ein verschlüsseltes Tag- Feld abgebildet wird und umgekehrt. Blöcke werden dann im Cache-Speicher zusammen mit dem verschlüsselten Tag-Feld ab gelegt. Auf diese Weise ist die Adressinformation für die Da tenblöcke effizient geschützt. Die umkehrbar eindeutige Ab bildung wird dabei durch eine dafür vorgesehene Hardware- Einheit durchgeführt. Diese wird bei bevorzugten Ausgestal tungen so ausgelegt, dass die Transformation innerhalb eines Taktzyklusses, d. h. on-the-fly, durchgeführt werden kann. Damit wird die Zugriffszeit auf den Cache-Speicher nicht er höht.

Als weitere Ausgestaltung der Erfindung kann zusätzlich das Index-Feld der Adressen des Cache-Speichers durch eine weite re umkehrbar eindeutige Abbildung, die das Index-Feld auf ein verschlüsseltes Index-Feld abbildet, verschlüsselt werden. Auch dazu wird eine entsprechend vorzusehende Hardware- Einheit verwendet. Damit wird ein sogenanntes Set-Scrambling erreicht, bei dem der im Cache-Speicher zu verwaltende Block in einem nicht auf triviale Weise aufzufindenden Set abgelegt wird. Eine derartige Verschlüsselung wird vorzugsweise dann zusätzlich durchgeführt, wenn die Architektur des Prozessors nicht vorsieht, dass auf Daten "unaligned" zugegriffen werden kann, so dass die Daten über die Blockgrenzen hinausragen.

Eine erfindungsgemäße Ausgestaltung eines Cache-Speichers ist insbesondere bei Cache-Speichern auf Sicherheitscontrollern (security-controller) bevorzugt.

Claims

1. Cache-Speicher,
dessen Adressen eine Aufteilung in Tag, Index und Offset auf weisen,
dadurch gekennzeichnet, dass
Mittel vorhanden sind, die eine umkehrbar eindeutige Trans formation zwischen dem jeweiligen Tag-Teil der Adresse und einer verschlüsselten Tag-Adresse vornehmen.

2. Cache-Speicher nach Anspruch 1, bei dem die Mittel zusätzlich eine umkehrbar eindeutige Transformati on zwischen dem jeweiligen Index-Teil der Adresse und einer verschlüsselten Index-Adresse vornehmen.

3. Verfahren zur Adressierung eines Cache-Speichers, bei dem eine umkehrbar eindeutige Transformation zwischen einem Tag- Teil einer Cache-Adresse und einer verschlüsselten Tag-Adres se vorgenommen wird.

4. Verfahren nach Anspruch 3, bei dem zusätzlich eine umkehrbar eindeutige Transformation zwischen einem Index-Teil einer Cache-Adresse und einer verschlüssel ten Index-Adresse vorgenommen wird.