CN1486463A - 高速缓存及寻址方法 - Google Patents

高速缓存及寻址方法 Download PDF

Info

Publication number
CN1486463A
CN1486463A CNA018220215A CN01822021A CN1486463A CN 1486463 A CN1486463 A CN 1486463A CN A018220215 A CNA018220215 A CN A018220215A CN 01822021 A CN01822021 A CN 01822021A CN 1486463 A CN1486463 A CN 1486463A
Authority
CN
China
Prior art keywords
address
speed cache
label
cache memory
index
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA018220215A
Other languages
English (en)
Inventor
B����÷˹
B·加梅尔
�����ɵ�
T·库内蒙德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=7670595&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1486463(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1486463A publication Critical patent/CN1486463A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0864—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using pseudo-associative means, e.g. set-associative or hashing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Storage Device Security (AREA)

Abstract

本发明揭示一种高速缓存，在该高速缓存中，其地址系分割为卷标、索引、以及偏移，所提供的硬件装置系用来在各自卷标部分的地址与编码卷标地址之间执行转换，其为明确的双向，除此之外，高速缓存之地址的索引字段，可藉由另一种映像程序来编码，该程序系将索引字段映像到编码索引字段，并且为明确的双向，为了此目的，也可使用适当设计的硬件单元。

Description

高速缓存及寻址方法
本发明是有关于用于安全控制器中的高速缓存。
高速缓存通常系相当小，但是为快速的缓冲存储器，其系用来降低处理器到慢速外部内存之存取的延迟，高速缓存系有效地涵盖外部内存之选择的地址区域，并且包含相关之暂存的修改资料及信息，如用来定位资料的信息。1982年9月，在计算概论(ComputingSurveys)，第14期，第3册之第473-530页中，Alan Jay Smith发表的「高速缓存」(Cache Memories)论文，系提供高速缓存的概观。高速缓存所实施的硬件，其特征通常具有N向(way)组合相关的(set-associative)内存数组。极端的情况为N＝1，系表示直接映像内存，而N＝M，系表示完全相关的高速缓存，其中M为内存中之输入项(entry)的全部数目。
一般而言，资料系储存于每个内存输入项之2b字节的区块内。在具有N＝2n向之组合相关的高速缓存之一般的情况中，数据项的p位宽度地址通常会分割或n位给索引、b位给偏移，而其余的p-n-b位会给卷标，这绘示于附图中。
当存取高速缓存中的数据项时，如在读取或写入的过程，索引字段系用来直接寻址组合。为了在组合中独一无二地识别，卷标字段会以各自的区块来储存。在区块的相关搜寻中，为了定位有关的区块，地址的卷标字段会与所选择的组合之卷标字段做比较。为了寻址区块中的数据项，会使用偏移输入项。
在DE 199 57 810A1中，系叙述用于高速缓存装置之分散映像的方法。在此方法中，加到卷标地址的有效位会藉由卷标映像表，而用来分配卷标地址到内存的不同区域。藉由这种方法，可选择不同的内存区域，其内容可转移到高速缓存，而不需要延长本身的卷标地址。
这种高速缓存系表示可简单地识别出安全控制器中的一般结构。除了总线线及缓存器之外，这些高速缓存会因为未授权的监视或安全相关数据的窜改，例如藉由磁针(needle)攻击等，而会成为较佳的实际攻击目标。在外部内存中，紧要的安全资料通常会藉由难破解的密码来保护，例如可以硬件来实施。甚至对于所实施的硬件解决方案，这种使用相关算法之困难的编码及译码过程，会使内存运作产生高延迟，其会增加内存本身的延迟，而且也会成为主要的因素。这种编码不适合高速缓存，其通常假定允许一个或最多极少时脉周期内的存取，因此，在这种形式之安全控制器的安全设计中，高速缓存会产生弱点，除非提供另外的保护。
发明概要
本发明的目的就是定义出用于安全控制器中的高速缓存之有效及实用的保护装置。
此目的系以具有申请专利范围第1项的特征之高速缓存，以及以具有申请专利范围第3项的特征之寻址高速缓存的方法来达成。具体实施例可由各自的附属申请专利范围产生。
在根据本发明的高速缓存中，此装置系用来在各自卷标部分的地址与编码卷标地址之间执行转换，其为明确的双向。较佳而言，这些装置系存在于硬件中。根据本发明的寻址方法，系在卷标部分的快取地址与编码卷标地址之间执行转换，其为明确的双向，并且较佳而言，其执行系使用专用的硬件。
较佳具体实施例详细说明：
根据本发明的解决方案，系指定装置及方法的程序，其能用来提升高速缓存中之数据项及其地址的安全程度，而不会增加存取时阎，或者是最多只会少量增加存取时间。在组合相关的高速缓存中，如引言中所述，资料的储存与取得系使用索引字段及卷标字段。根据本发明，明确的双向映像(一对一映像)，系用来将地址的卷标字段映像到编码的卷标字段，而且反之亦然。然后，具有编码卷标字段的区块会储存于高速缓存中。藉由这些方法，可提供资料区块地址信息之有效保护。在此，可逆的明确映像会藉由专门的硬件单元来执行。在较佳的具体实施例中，这种设计会使转换可在一个时脉周期内达成，亦即在很短的时间，其意谓高速缓存的存取时间不会增加。
在本发明的另外实施例中，高速缓存地址之索引字段的编码也可使用另一种映像程序，系将索引字段映像到编码索引字段，并且为明确的双向，同样地，一样可以使用适当设计的硬件单元。这种会执行所谓的组合混码(scrambling)，其中在高速缓存中所处理的区块会储存于组合中，其不会由平常的装置来发现。较佳而言，如果处理器架构不是设计用于未校准的资料存取，则可实施这种额外的编码形式，其中资料会延伸过区块边界。
根据本发明之高速缓存的具体实施例系特别适用于安全控制器的高速缓存中。

Claims (4)

1.一种高速缓存，其地址系分割为卷标、索引、以及偏移，其特征为该装置系用来在各自卷标部分的地址与一编码卷标地址之间执行一为明确双向之转换。
2.如申请专利范围第1项之高速缓存，其中该装置也用来在各自索引部分的地址与一编码索引地址之间执行一为明确双向之转换。
3.一种寻址一高速缓存的方法，其中在一卷标部分的一快取地址与一编码卷标地址之间执行一为明确双向之转换。
4.如申请专利范围第3项之方法，其中在一索引部分的一快取地址与一编码素引地址之间执行一为明确双向之转换。
CNA018220215A 2001-01-15 2001-12-20 高速缓存及寻址方法 Pending CN1486463A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10101552A DE10101552A1 (de) 2001-01-15 2001-01-15 Cache-Speicher und Verfahren zur Adressierung
DE10101552.6 2001-01-15

Publications (1)

Publication Number Publication Date
CN1486463A true CN1486463A (zh) 2004-03-31

Family

ID=7670595

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA018220215A Pending CN1486463A (zh) 2001-01-15 2001-12-20 高速缓存及寻址方法

Country Status (6)

Country Link
US (1) US20040015644A1 (zh)
EP (1) EP1352328A1 (zh)
JP (1) JP2004530962A (zh)
CN (1) CN1486463A (zh)
DE (1) DE10101552A1 (zh)
WO (1) WO2002056184A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1972488B (zh) * 2005-08-11 2010-05-19 捷讯研究有限公司 遮蔽手持设备数据业务信息的系统和方法
CN101123471B (zh) * 2006-08-09 2011-03-16 中兴通讯股份有限公司 可变带宽通信寻址数据处理方法
CN104899159A (zh) * 2014-03-06 2015-09-09 华为技术有限公司 高速缓冲存储器Cache地址的映射处理方法和装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10158393A1 (de) 2001-11-28 2003-06-12 Infineon Technologies Ag Speicher für die Zentraleinheit einer Rechenanlage, Rechenanlage und Verfahren zum Synchronisieren eines Speichers mit dem Hauptspeicher einer Rechenanlage
DE10258767A1 (de) * 2002-12-16 2004-07-15 Infineon Technologies Ag Verfahren zum Betrieb eines Cache-Speichers
US20070020639A1 (en) * 2005-07-20 2007-01-25 Affymetrix, Inc. Isothermal locus specific amplification
US7543122B2 (en) * 2005-08-11 2009-06-02 Research In Motion Limited System and method for obscuring hand-held device data traffic information
US8819348B2 (en) * 2006-07-12 2014-08-26 Hewlett-Packard Development Company, L.P. Address masking between users
US8699714B2 (en) 2008-11-17 2014-04-15 Intrinsic Id B.V. Distributed PUF

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5314A (en) * 1847-10-02 pease
US5379393A (en) * 1992-05-14 1995-01-03 The Board Of Governors For Higher Education, State Of Rhode Island And Providence Plantations Cache memory system for vector processing
FR2723223B1 (fr) * 1994-07-29 1996-08-30 Sgs Thomson Microelectronics Procede de brouillage numerique et application a un circuit programmable
US5649143A (en) * 1995-06-02 1997-07-15 Sun Microsystems, Inc. Apparatus and method for providing a cache indexing scheme less susceptible to cache collisions
TW417048B (en) * 1999-03-03 2001-01-01 Via Tech Inc Mapping method of distributed cache memory

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1972488B (zh) * 2005-08-11 2010-05-19 捷讯研究有限公司 遮蔽手持设备数据业务信息的系统和方法
CN101123471B (zh) * 2006-08-09 2011-03-16 中兴通讯股份有限公司 可变带宽通信寻址数据处理方法
CN104899159A (zh) * 2014-03-06 2015-09-09 华为技术有限公司 高速缓冲存储器Cache地址的映射处理方法和装置
US9984003B2 (en) 2014-03-06 2018-05-29 Huawei Technologies Co., Ltd. Mapping processing method for a cache address in a processor to provide a color bit in a huge page technology
CN104899159B (zh) * 2014-03-06 2019-07-23 华为技术有限公司 高速缓冲存储器Cache地址的映射处理方法和装置

Also Published As

Publication number Publication date
US20040015644A1 (en) 2004-01-22
DE10101552A1 (de) 2002-07-25
WO2002056184A1 (de) 2002-07-18
EP1352328A1 (de) 2003-10-15
JP2004530962A (ja) 2004-10-07

Similar Documents

Publication Publication Date Title
CN104133780B (zh) 一种跨页预取方法、装置及系统
CA2022656C (en) Translation look-aside buffer for a computer memory system
EP2998869B1 (en) Dynamic memory address remapping in computing systems
US7165144B2 (en) Managing input/output (I/O) requests in a cache memory system
Zhang et al. Fork path: improving efficiency of oram by removing redundant memory accesses
CA2022529C (en) Apparatus for page tagging in a computer system
JPH08235072A (ja) セットアソシアティブ方式メモリの動的分画化方法及び装置
WO2009023629A2 (en) Memory device and method having on-board address protection system for facilitating interface with multiple processors, and computer system using same
JP2003512670A (ja) 連結リストｄｍａ記述子アーキテクチャ
CN101213526A (zh) 阻止针对存储器中同一页的多次转译后备缓冲器存取
CN103150395B (zh) 基于ssd的文件系统目录路径解析方法
CN1486463A (zh) 高速缓存及寻址方法
CN107533513B (zh) 突发转换后备缓冲器
CN1306421C (zh) 具有增强的翻译能力的翻译后援缓冲器及其方法
US8880776B2 (en) Data access at a storage device using cluster information
ATE389208T1 (de) Assoziativspeicher zur cachespeicherung
US8028118B2 (en) Using an index value located on a page table to index page attributes
CN115269454A (zh) 数据访问方法、电子设备和存储介质
US5535360A (en) Digital computer system having an improved direct-mapped cache controller (with flag modification) for a CPU with address pipelining and method therefor
US7181590B2 (en) Method for page sharing in a processor with multiple threads and pre-validated caches
Zhu et al. Fork path: Batching oram requests to remove redundant memory accesses
CN116955222A (zh) 智能预取缓冲器和队列管理
KR970029072A (ko) 이중 디렉토리 가상 캐쉬 및 그 제어 방법
CN101158926B (zh) 跟踪高速缓存中节省功率的装置和方法
WO2000075747A3 (en) Microcontroller virtual memory system and method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication