EP1352328A1 - Cache-speicher und verfahren zur adressierung - Google Patents
Cache-speicher und verfahren zur adressierungInfo
- Publication number
- EP1352328A1 EP1352328A1 EP01984723A EP01984723A EP1352328A1 EP 1352328 A1 EP1352328 A1 EP 1352328A1 EP 01984723 A EP01984723 A EP 01984723A EP 01984723 A EP01984723 A EP 01984723A EP 1352328 A1 EP1352328 A1 EP 1352328A1
- Authority
- EP
- European Patent Office
- Prior art keywords
- address
- cache memory
- index
- encrypted
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0864—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using pseudo-associative means, e.g. set-associative or hashing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
Definitions
- the present invention relates to a cache memory that is used on a security controller.
- Cache memories are generally relatively small but fast buffers that are used to reduce the latency when a processor accesses slow external memories.
- the cache memory covers selected address areas of the external memory and contains the temporarily modified data and related information, such as. B. Information on the location of the data.
- An overview of cache memories is provided by Alan Jay Smith's article "Cache Memories” in Computing Surveys, Vol. 14, No. 3, September 1982, pages 473-530.
- the cache memories implemented in hardware can generally be characterized as an N-way-associative memory field.
- the limit cases N 1 mean a memory with direct
- N M a fully associative cache, where M is the total number of entries in the memory.
- the data is stored in blocks of 2 b bytes per memory entry.
- the p-bit address of the date is usually divided in such a way that n bits form the index, b bits the offset and the remaining p - n - b bits form the tag. This is illustrated in the attached figure.
- the index field is used to address a set directly.
- the tag field is saved together with the respective block in order to clearly identify it within a set.
- the tag field of the address with the tag co ⁇ ISJ DO H 1 H 1 cn o JI o ⁇ O L ⁇
- TJ c- d PJ 3 0 H- d H- PJ ⁇ H- H- ⁇ ⁇ ⁇ H- ⁇ H- H- 0 PJ ⁇ ⁇ ro H lh ü 0 0 0 ⁇ rt ü rt ⁇ CQ tr 0 ⁇ 0 LQ h- 1 0 CQ 0 h- 1
- P- tr CQ ⁇ d ra P- d ⁇ P- ⁇ Ti i 0 LQ CQ ti ii ii ⁇ ⁇ P- ⁇ ⁇ 3 rt ⁇ P. ⁇ P- rt rt rt 3 Pi .—. d 0 ⁇ H ⁇ ) LQ ⁇ tr Hi CQ H 0 o tr 0 Pi
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Storage Device Security (AREA)
Abstract
Bei dem Cache-Speicher, dessen Adressen in Tag, Index und Offset aufgeteilt sind, sind als Hardware Mittel vorhanden, die eine umkehrbar eindeutige Transformation zwischen dem jeweiligen Tag-Teil der Adresse und einer verschlüsselten Tag-Adresse vornehmen. Es kann zusätzlich das Index-Feld der Adressen des Cache-Speichers durch eine weitere umkehrbar eindeutige Abbildung, die das Index-Feld auf ein verschlüsseltes Index-Feld abbildet, verschlüsselt werden. Auch dazu wird eine entsprechend vorzusehende Hardware-Einheit verwendet.
Description
Beschreibung
Cache-Speicher und Verfahren zur Adressierung
Die vorliegende Erfindung betrifft einen Cache-Speicher, der auf einem Security-Controller verwendet wird.
Cache-Speicher sind im allgemeinen relativ kleine, aber schnelle Pufferspeicher, die eingesetzt werden, um die La- tenzzeit beim Zugriff eines Prozessors auf langsame externe Speicher zu reduzieren. Der Cache-Speicher überdeckt dabei ausgewählte Adressbereiche des externen Speichers und enthält die temporär modifizierten Daten sowie damit verbundene Informationen, wie z. B. Informationen zur Lokalisierung der Daten. Eine Übersicht über Cache-Speicher gibt der Artikel von Alan Jay Smith "Cache Memories" in Computing Surveys, Vol. 14, No. 3, September 1982, Seite 473 - 530. Die in Hardware realisierten Cache-Speicher können allgemein als ein N- way-set-assoziatives Speicherfeld charakterisiert werden. Da- bei bedeuten die Grenzfälle N = 1 einen Speicher mit Direct
Mapping und N = M einen voll-assoziativen Cache-Speicher, wobei M die Gesamtzahl der Einträge im Speicher bedeutet.
Im Allgemeinen werden die Daten in Blöcken von 2b Bytes pro Speichereintrag gespeichert. Im allgemeinen Fall eines teilassoziativen Cache-Speichers mit N = 2n Wegen wird üblicherweise die p Bit breite Adresse des Datums so aufgeteilt, dass n Bit den Index, b Bit den Offset und die übrigen p - n - b Bit das Tag bilden. Das ist in der beigefügten Figur veran- schaulicht.
Beim Zugriff auf ein Datum im Cache-Speicher, z. B. bei einem Lese- oder Schreibvorgang, wird das Index-Feld verwendet, um ein Set direkt zu adressieren. Das Tag-Feld wird zusammen mit dem jeweiligen Block abgespeichert, um ihn eindeutig innerhalb eines Sets zu identifizieren. Bei einer assoziativen Suche nach dem Block wird das Tag-Feld der Adresse mit den Tag-
co ω ISJ DO H1 H1 cn o JI o Π O LΠ
cα Mi H- fT Φ I-" 3 tr1 0 ii ü LQ CQ h-1 Φ V tr Φ H P- Mi >τl
TJ c- d PJ 3 0= H- d H- PJ Φ H- H- Φ Ω Φ φ H- φ H- H- 0 PJ Φ φ ro H l-h ü 0 0 0 Φ rt ü rt Φ CQ tr 0 < 0 LQ h-1 0 CQ 0 h-1
H- IQ co 0 Φ CQ CQ φ t CQ Ω φ J H- & Φ P. P. P. n Φ P H- φ 3 Φ 0 J 3 Φ tr Φ 0 d CQ Φ φ ö Φ φ tr H- tr => Ω 0 H- 0 N 0 φ d= Ü X rt 0 rt 0 π ü J 0 H φ 0 Φ Φ 0J 0 O Pi N t 0 tr rt PJ rt Φ tr Φ PJ rt 0
H Φ 3 Φ CQ p. rt Φ Φ Φ PJ N rt Φ 0 Φ H P. Ω α d cd
CQ 0 ü o Φ 0 H- 0 Mi ii rt Φ ü Mi m H- tr Cd 3 (-■ I-1-
3 0* H H d rt & rt 0 0 α d pj5 Φ Φ 0 0
SU H- i CQ Φ I-" 0 f 01 Φ Φ PJ LQ rt CQ 1 H H- Ω d li H- H- • N LQ 0 P- PJ ii P. α 0 rt rt N Φ CQ ω 3 fr
Hl ? ! Φ rt d φ rt Φ rt rt < H- d φ Φ Φ J VD Φ d o Q n 3 φ Φ CQ Φ Φ Φ ii CQ 0 CQ 0 " o φ ω PJ 3 φ 0 ii 3 PJ H- H- H- 0 ) H Ω » PJ H- cπ d
H- tQ H- 0 Ω 0 CQ (-■ CQ N £ 1 N Φ tr Ω Ω -j o Hi CQ
0 ω H- Ω 0 ' Pi 0 •Ö N Ω . H- N d Φ tr tr Ω N Φ φ Φ tT N φ φ- φ Φ Φ - d Φ Ω • CQ < Φ Φ co ^ d
3 0 LQ rt Φ 1 CQ rt PJ H- H- Cd H- tr CQ 0 1 ii H1 Mi Φ
(-■ φ •ö CQ rt ^ H Ω rt tr P. . 0 Φ tu *α ü CQ 1 o tsi H- f
CQ i-1 0 P) rt TJ CQ 0J Φ φ ü PJ= N •Ö M d 0 rt φ Φ P. 0 φ s Pi rt Φ μ. μ- M H- tr d Φ H- a. H-
Ω φ p. Φ H- φ J Φ ü 3 0 0 m P, Φ LQ μ. 0 H J Φ Φ
C d 0 Φ H- Ω 0 CQ Φ rt Ω 3 d rt Ω ü p. ii ii P ii 0 0' H- PJ Cd H- CQ HJ tr Φ ii Φ tr H- H- ü rt - Pi K 3 Φ Φ CQ d Φ CQ φ 0 Ω ) ^ ii Ω 0 Φ Ω CQ Φ Φ rt H Φ ω ii Φ Ml 0 Φ rt φ tf H φ P- 3- p. •Ö ü tr rt o ö 0
TJ Ml H- 0 h-1 ü H P. Φ Φ tr rt CQ Φ
1 ii H- rt p. CQ o fr tr H- d= ^ 0 3 ii ^ • PJ d φ H- ii CQ o PJ 3 H- Φ rt ι-3 PJ PJ CQ Φ K CQ PJ N PJ CQ tr 0 H- Φ Φ o fT Pi LQ ii Φ PJ Ω 0 rt tr PJ CQ H d d= P. 2 H- LQ LQ 0 ii O rt M
0 cr d PJ ? 0' 0 ii Φ Φ tr φ P) ?r Φ Φ Mi rf H- 13 IQ ü rt Φ PJ P. P. M H 0 PJ Q tr CQ 0 Mi <!
H IQ Φ rt Φ N 1 P- Φ 3 d H- Φ H- PJ H- Φ Φ rt CD Φ
O PJ CQ H- 0 *<: CQ td P. CQ J 0 Ω Ω 0 T3 μ. tr CQ ii Φ ü h-1 er H- Ω LQ ? TJ H- H- H CQ T) 0 tr LQ d CQ Φ Ω Φ rt LQ
I-1 CQ u Φ PJ φ 0 Φ CQ Φ P. Φ ii Ω 0 tr d 1 h-1 φ Φ rt d= 0 Φ H- Φ ii O 1 3 Φ H- ü H- H- tr ü PJ td H- ü rt CQ 0 Ω rt Φ H H- 3 Φ Mi Φ φ <! H- tr H- Ω co Φ N co O tT p. H- 3 rt φ ii Φ Mi ii o φ tr 0 tr
PJ H- ω rt φ N Φ Φ Ω •D φ H- Φ Φ 0 tr H- rt Φ
0 Ω - Ω Φ d ii H 0 0' φ rt 0 CQ 0 0 Φ (-■ i 0 tsi T s: H- CQ P) P. Φ Φ 0 H- Φ 0 CQ ω 0 P. PJ d Φ Φ Φ H 0 φ rt H H 3 rt Φ Φ P. <! H d ** d LQ
LQ H H- ii H- Φ LQ 3 rt P, CQ Φ CQ ii CQ φ 0 H- CQ 0 d
Φ d 0 Q. rt 0 ii H- PJ •> 0 O rt < μ. ii 0 Mi tr LQ er S 3
0 Φ Φ ^ H- H- CQ tr rt H Φ Ω Mi Φ Φ CQ H-
Φ IQ 0 1 CQ Mi ra Φ Φ H- φ ω 11 tr « CQ CQ H- H- <i H m p 2 • O Ω Mi Ω H- H- φ Ω φ CQ Φ tr !-■- T3 rt Φ P O
• φ o= O 5" Φ 0^ <! Φ H tr H- Ω ü 0 Ω d d P ii
H- LQ 0 3 0 φ Φ P- d Φ 0 tr t tr 0 0 Φ Mi tr Pi
0 rt P> M H Φ CQ Φ H- Φ r LQ 3 J Φ Φ φ I-1- ü Ω 3 £ CQ 0 H- CQ D. W d= H- Ω ii rt φ tr 0 co Ω 0 T ■3* Φ Φ Ω Ω Φ J CQ rt tr tr φ 0 CQ
TJ ii H- t c= ii d
0' N 0 0 CQ m Φ H- Φ rt tr
O fT d pi CO tr d 0 Φ CQ H- Hl d CQ 0 N Φ J Φ Φ 0 Φ Φ 0= Φ N ii • rt d= 0 rt rt
Ω H- ii fr 0 CQ H 0 Φ d H- CQ ü P. H- Mi H tT rr CQ rt H- CQ 1 ü H- CQ 0 rt H ii Hi d= Φ
Φ 0 Φ 1 0 LQ H- 0 Φ
1 H- ii 1 1 1 1 d Hl
1 3
LO LO to t P1 P1
Lπ o LΠ o σi o LΠ
tr α f-3 rr td tr rt LQ π ^ 3 Φ Φ rt ^ Pi Pi Φ ü i Hl CQ CQ CQ K P] Pi Pi ω LQ 0 P. α o-- J J d P- P- Φ Φ ) 0 P- P- P- P- P- P- φ P- P- Φ d= Φ Ω P- J J Φ Φ Φ P- o= φ Φ P- tr 3 fr 0 0 -" Ω rt 0 0 H φ H 0 Φ 0 H P" tr Φ H CQ 3 0 P- CQ CQ CQ ω φ rt p- rt LQ tr i er Φ tr P. Φ Φ Φ Pi Φ φ rt Φ H, P I *" Φ rt CD rt N φ Φ d LQ Φ P CQ 0 N 0 Φ ω <; Φ 0 d (_]. P 0 • o Φ
0 p- d 0= rt 1 P) Φ d d s H P- 0 0 0 J Pi φ P. Φ J & rt LQ Ω • CQ tr ti 3 P3 n s; LQ φ Hi 0 H Φ LQ ii ii 3 P- 3 > Ω CD !
P- CQ fr T! LQ ? PJ PJ P- H P. rt P- P. LQ P- Φ Φ Φ φ & d tr *Ö d
H d 0 i , Φ φ φ P. φ LQ Ω φ P- H tr 0 φ J 0 $ CD P- φ CQ ra Φ ü Hi
P. CQ d P- d P- tr J tr 1 tr Hi Φ 0 CQ LQ φ Φ <! CQ P1 φ ti Ti LQ 1 d CQ
CQ PJ H ü Φ Hi Ω P- CQ H ^ Φ φ Hi CQ i d Φ 1 3 0 0 Φ P- P- Hi ii Φ CO Ω PJ i Φ d Ω p. Hl tr P> tr Φ 1 P- CQ CQ φ 0 tr Pi H Q 0 P- d= CQ TJ tr tr
P- CQ CQ tr Mi Pi φ P. t-3 PJ t-1 CQ 0 IS! Φ LQ Φ Pi P3 φ tr <J Φ φ 0 Ω rt φ Φ Φ ro •- LQ Q p. P- P- ii Φ PJ ii P i LQ Φ 0 PJ CQ 0 H PJ rt P> 0 0 Pi tr J P- CD φ Φ PJ iSl Φ rt LQ Φ φ PJ P- 0 LQ φ Φ LQ 0 H d d φ μ» Ω ^ t i i Hi tr P- CQ N 1 Φ CD P- 0 rt P- Φ CD 1 Φ i 0 H 3 0 0 rt tr P> P- d φ d= Φ Φ Φ d 2, ■*] P- Ω LQ 0 3 CQ 3 P- Φ Φ J fr LQ - d Φ H
LQ LQ t μ. 0 CQ P- Φ 0 J tr CQ 0 3 PJ= S Φ Φ 0 0 tr LQ Φ CQ d ü tr P.
H tr rt H. rt s: PJ ü P. tr Φ P- n p- LS P- P- Φ 3 1 tr LQ CQ CD N
P- -* rt p. φ 3 i P Φ LQ H tr Ω PJ rt Φ rt PJ φ H ü Φ Φ s: 3
Hi d LQ P- 3 d Φ 0 Φ tr Ω rt d α 0 Φ tr 3 0 3 P-
Hi o P P> Φ CQ φ d Pi rt P1 CQ rt tr P f Φ φ J P- PJ PJ= P- rt O 0 PJ Ö Ω CQ Φ 0 0 φ P- Φ α Ω Φ Φ 0= P- r CD P" H CÄ Φ rt 3
N 1 CQ P- tr Ω Pi H LQ LQ PJ tr o 1 H CQ 0 ^ 0 Φ α φ P- P
Φ rt CQ Φ tr P- 3 Φ rt rt K P CQ d J φ tr Φ P- P. Φ 0 LQ Pi rt Φ
P- tr CQ Φ d= ra P- d φ P- φ Ti i 0 LQ CQ ti ii ii φ Φ P- Φ Φ 3 rt φ P. Φ P- rt rt rt 3 Pi .—. d 0 φ H Φ ) LQ Φ tr Hi CQ H 0 o tr 0 Pi
1 P- 0 N LQ H. Φ 0 tr P- CQ CQ <i O PJ P- Φ P P Φ Φ n J Hl φ 3 Φ rt i P. Φ Φ P- P 3 Φ J Ω LQ Ω O PJ Ü 0 Φ Ω 0 S 3 PJ d P- • P- Φ fr CD 0 P- 0 M tr co P- tr H Ω Pi s P d tr Φ Ω
Hi • ; 3 ü p. Φ 3 Φ CD 1 PJ rt I-" Φ P- tr P- N tr Φ d P- ü rt Φ CQ ii < tr co ii Pi J ü tr Φ Φ tr rt s φ Ü Ω rt φ d Φ P- rt Φ P- I P- ?r φ Φ
Pi P) Hi P- <! P> P- Q Φ d 0 0 tr 0- LQ 1 0 LQ rt CD LQ CQ Ω 3 H 1 φ P. 0 tr d= φ P. Φ rt PJ 0 Φ P1 ii Hi φ rt CQ CQ Φ o Φ TJ tr J Hl co
0 d CQ Φ H ü ii . d Pi H m P, PJ Φ P, d - 3 Q* Φ LQ P1 φ φ -1 PJ TJ
H Hi P- d φ CQ Hi Φ d φ l-> H tr ü Φ d Φ H P- J φ tr Φ o Ω 0 <J 3 CQ Ω td d Hl Φ - P" tr Φ Ω i P- Φ rt 3 CQ d p. Ω d 0 ü P- J tr ii tr o fr CQ tr P1 Φ rt Φ P- CQ 0= P- tr P- CQ CD P- PJ= P- 0 J tr CQ Φ Ω
Ω LQ 3 Φ ii Φ P- t-1 0= P- p- 0 0 $. tr rt Φ Φ CQ LQ tΛ 0 Pi 0 φ P 0 t T φ PJ <! LQ tr 0 d= Ω 0 LQ Φ φ d rt o S φ Φ Φ P. CQ H i φ Φ
Φ Hl rt 0 Φ ü Hl CQ Φ CQ H 0 0 P- PJ d φ Hi φ CQ N ii l d= μ. H. CQ tr 0 CQ Φ < — ttl i * $. p- rt H1 0 d p] <! P- 0 CQ 0 d
CO tr 0 N φ PJ H Φ Φ H H φ φ Φ <! rt m rt 0 H Φ 0 0 ti P- ti 3
TJ H 0 d tr K 3 ≤; ü e Hi 0 0 ω ü Φ Φ Φ P. ) H H φ 3 0 l—l- & P- φ rt CQ Φ J rt CD P- Pi Φ P J 1 m H 0 Hi N H PJ P Φ co rt
P- P- rt Φ rt φ P. Ω tr 0 φ P- 0 Φ d J φ CD PJ d rt ä, Ti p.
Ω 3 0 Φ Φ P- P- 0 i tr P- Pi X 0 rt 0 d H td P- Hi tr CQ <l P- s φ H K P. tr Φ 0 0 O φ P" d 1 P" 0 i P- 0 0 ii CQ φ 0 P- P- d φ Φ φ ii Φ K i 0 ^ 0 d= P. 0 ^ CD P- tr 0 Pi ^ 0 φ H Φ H 0 rt Ω CQ 0 t Pi ii PJ Φ J CD d LQ φ Φ Ω J 0 PJ CQ ii 3 Φ OJ rt P- tr CD
Φ tr d ü d Mi LQ P. CQ CQ rt 0* 0 <1 ii J PJ P- Ω N Φ LQ Φ P- rt 2
0 J CQ Pi d= 1 PJ Φ LQ LQ P 1 0 ö φ φ rt <! rt N CD tr s- PJ φ CQ Φ Φ
P- LQ 3 P- ii • i H Φ φ J Φ P) t N Φ p- d Φ P- 0 ti ii
Ω ?? tr Φ J LQ φ 0 rt tr 3 m CD ü rt Hi <; ü 0 P, d= CQ <! ) d fr tr PJ CQ li Φ i Φ Φ PJ= CQ tr ^ Φ J 0 < CO 0 PJ co Ω 0 PJ rt 3
0 Φ rt Φ P- i P- CQ tA d 0 o o 0 tr H, O Ω > P" CQ tr H tr LQ LQ PJ
0 P- PJ 1 Φ 3 d 0 N tr tr H tr 0 tr N o, CQ φ Φ tr tr φ
Φ • 0 P» & P) P rt ^ p. P- rt Φ tr Φ PJ ^ P, I-1 0 J PJ= 1 Φ Φ ii Φ 1 1 α tr J N H- J P- 0 P. d= P- φ rt 0 0 P-
1 CQ 0 J 1 LQ rt ii 1 <3 1 J CQ 1 CD φ 1 1
1 P. 1 1 1 0
Claims
1. Cache-Speicher, dessen Adressen eine Aufteilung in Tag, Index und Offset aufweisen, d a du r c h g e k e n n z e i c h n e t , dass Mittel vorhanden sind, die eine umkehrbar eindeutige Transformation zwischen dem jeweiligen Tag-Teil der Adresse und einer verschlüsselten Tag-Adresse vornehmen.
2. Cache-Speicher nach Anspruch 1, bei dem die Mittel zusätzlich eine umkehrbar eindeutige Transformation zwischen dem jeweiligen Index-Teil der Adresse und einer verschlüsselten Index-Adresse vornehmen.
3. Verfahren zur Adressierung eines Cache-Speichers, bei dem eine umkehrbar eindeutige Transformation zwischen einem Tag- Teil einer Cache-Adresse und einer verschlüsselten Tag-Adresse vorgenommen wird.
4. Verfahren nach Anspruch 3 , bei dem zusätzlich eine umkehrbar eindeutige Transformation zwischen einem Index-Teil einer Cache-Adresse und einer verschlüsselten Index-Adresse vorgenommen wird.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10101552A DE10101552A1 (de) | 2001-01-15 | 2001-01-15 | Cache-Speicher und Verfahren zur Adressierung |
| DE10101552 | 2001-01-15 | ||
| PCT/DE2001/004821 WO2002056184A1 (de) | 2001-01-15 | 2001-12-20 | Cache-speicher und verfahren zur adressierung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| EP1352328A1 true EP1352328A1 (de) | 2003-10-15 |
Family
ID=7670595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| EP01984723A Ceased EP1352328A1 (de) | 2001-01-15 | 2001-12-20 | Cache-speicher und verfahren zur adressierung |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20040015644A1 (de) |
| EP (1) | EP1352328A1 (de) |
| JP (1) | JP2004530962A (de) |
| CN (1) | CN1486463A (de) |
| DE (1) | DE10101552A1 (de) |
| WO (1) | WO2002056184A1 (de) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10158393A1 (de) | 2001-11-28 | 2003-06-12 | Infineon Technologies Ag | Speicher für die Zentraleinheit einer Rechenanlage, Rechenanlage und Verfahren zum Synchronisieren eines Speichers mit dem Hauptspeicher einer Rechenanlage |
| DE10258767A1 (de) * | 2002-12-16 | 2004-07-15 | Infineon Technologies Ag | Verfahren zum Betrieb eines Cache-Speichers |
| US20070020639A1 (en) * | 2005-07-20 | 2007-01-25 | Affymetrix, Inc. | Isothermal locus specific amplification |
| US7543122B2 (en) * | 2005-08-11 | 2009-06-02 | Research In Motion Limited | System and method for obscuring hand-held device data traffic information |
| DE602005002747T2 (de) * | 2005-08-11 | 2008-02-07 | Research In Motion Ltd., Waterloo | Vorrichtung und Verfahren zur Verschleierung der Datenverkehrsinformationen eines Handcomputers |
| US8819348B2 (en) * | 2006-07-12 | 2014-08-26 | Hewlett-Packard Development Company, L.P. | Address masking between users |
| CN101123471B (zh) * | 2006-08-09 | 2011-03-16 | 中兴通讯股份有限公司 | 可变带宽通信寻址数据处理方法 |
| US8699714B2 (en) | 2008-11-17 | 2014-04-15 | Intrinsic Id B.V. | Distributed PUF |
| CN104899159B (zh) * | 2014-03-06 | 2019-07-23 | 华为技术有限公司 | 高速缓冲存储器Cache地址的映射处理方法和装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5314A (en) * | 1847-10-02 | pease | ||
| US5379393A (en) * | 1992-05-14 | 1995-01-03 | The Board Of Governors For Higher Education, State Of Rhode Island And Providence Plantations | Cache memory system for vector processing |
| FR2723223B1 (fr) * | 1994-07-29 | 1996-08-30 | Sgs Thomson Microelectronics | Procede de brouillage numerique et application a un circuit programmable |
| US5649143A (en) * | 1995-06-02 | 1997-07-15 | Sun Microsystems, Inc. | Apparatus and method for providing a cache indexing scheme less susceptible to cache collisions |
| TW417048B (en) * | 1999-03-03 | 2001-01-01 | Via Tech Inc | Mapping method of distributed cache memory |
-
2001
- 2001-01-15 DE DE10101552A patent/DE10101552A1/de not_active Withdrawn
- 2001-12-20 CN CNA018220215A patent/CN1486463A/zh active Pending
- 2001-12-20 JP JP2002556374A patent/JP2004530962A/ja not_active Withdrawn
- 2001-12-20 EP EP01984723A patent/EP1352328A1/de not_active Ceased
- 2001-12-20 WO PCT/DE2001/004821 patent/WO2002056184A1/de not_active Application Discontinuation
-
2003
- 2003-07-15 US US10/619,979 patent/US20040015644A1/en not_active Abandoned
Non-Patent Citations (1)
| Title |
|---|
| See references of WO02056184A1 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040015644A1 (en) | 2004-01-22 |
| CN1486463A (zh) | 2004-03-31 |
| DE10101552A1 (de) | 2002-07-25 |
| WO2002056184A1 (de) | 2002-07-18 |
| JP2004530962A (ja) | 2004-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1246043B1 (de) | Verfahren zur Übertragung von Daten über einen Datenbus | |
| DE69432314T2 (de) | Cachespeicher mit aufgeteiltem pegel | |
| DE3902425C2 (de) | ||
| DE69635663T2 (de) | vERFAHREN FÜR DAS EINSPEICHERN VON DATEN IN EINEM FLASH-EEPROM-HAUPTSPEICHER IN EINEM RECHNERSYSTEM | |
| DE3811378C2 (de) | ||
| WO2002056184A1 (de) | Cache-speicher und verfahren zur adressierung | |
| DE69334149T2 (de) | Speicherkarte | |
| DE102007050406A1 (de) | Speicherpuffer und Verfahren zum Puffern von Daten | |
| DE69113384T2 (de) | Linearisierung von physisch isolierten Speicherfragmenten. | |
| DE102015010906A1 (de) | Verfahren und Einrichtung zum Erzeugen von Inhaltsleere über Mülldaten, wenn Verschlüsselungsparameter geändert werden | |
| EP0224639B1 (de) | Verfahren zum Kontrollieren eines Speicherzugriffs auf einer Chipkarte und Anordnung zur Durchführung des Verfahrens | |
| DE10164422A1 (de) | Verfahren und Anordnung zum Beschreiben von NV-Memories in einer Controller-Architektur sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium | |
| EP1358558A2 (de) | Mikroprozessorschaltung für datenträger und verfahren zum organisieren des zugriffs auf in einem speicher abgelegten daten | |
| DE69100001T2 (de) | Faelschungssichere karte, die einen aufzeichnungstraeger mit hochdichter information und eine mikroschaltung enthaelt und ihre anwendung bei einem kartenleser. | |
| DE102010006148A1 (de) | Verfahren zum Reagieren auf einen Befehl zum Löschen einer Datei und Datenspeichervorrichtung | |
| DE10339212A1 (de) | Datenübertragungssystem und Verfahren zum Betreiben eines Datenübertragungssystems | |
| EP1449091B1 (de) | Verfahren zum synchronisieren eines speichers mit dem hauptspeicher einer rechenanlage | |
| JP3088866B2 (ja) | Ｉｃカード | |
| EP0609703A2 (de) | Monolithisch integrierte Datenspeicheranordnung und Verfahren zu deren Betrieb | |
| DE19734719A1 (de) | Halbleiterspeichervorrichtung | |
| DE3852975T2 (de) | Datenverarbeitungsanlage mit Anpassung der Ein-/Ausgabe-Funktionen. | |
| DE60116658T2 (de) | Datenträger mit zusatzvorrichtung | |
| DE102004015020A1 (de) | Unterstützte Speichervorrichtung mit integriertem Cache | |
| DE10107833B4 (de) | Speicheranordnung und Verfahren zum Auslesen einer Speicheranordnung | |
| JPS6029419B2 (ja) | バツフア・メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
| 17P | Request for examination filed |
Effective date: 20030714 |
|
| AK | Designated contracting states |
Kind code of ref document: A1 Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR |
|
| RBV | Designated contracting states (corrected) |
Designated state(s): AT BE CH CY DE DK ES FR GB IT LI |
|
| 17Q | First examination report despatched |
Effective date: 20040422 |
|
| STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED |
|
| 18R | Application refused |
Effective date: 20040805 |