DE19957810A1 - Streuabbildungsverfahren für eine Cache-Speicher-Einrichtung - Google Patents
Streuabbildungsverfahren für eine Cache-Speicher-EinrichtungInfo
- Publication number
- DE19957810A1 DE19957810A1 DE1999157810 DE19957810A DE19957810A1 DE 19957810 A1 DE19957810 A1 DE 19957810A1 DE 1999157810 DE1999157810 DE 1999157810 DE 19957810 A DE19957810 A DE 19957810A DE 19957810 A1 DE19957810 A1 DE 19957810A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- tag
- cacheable
- tags
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Ein Streuabbildungsverfahren für eine Cache-Speicher-Einrichtung wählt eine Anzahl von bestimmten Bits aus einer Speicheradresse aus einem Speicherraum aus und verwendet die ausgewählten Bits als Tag. Das Tag wird dann durch ein benutzerdefiniertes Codierungsprogramm codiert, so daß eine Konversion gebildet wird, deren Format mit dem Datenformat einer Tag-Abbildungstafel kompatibel ist. Falls die Konversion eines Tag auf eines der Tags paßt, wird der entsprechende Speicherplatz als ein cachebarer Speicherplatz definiert. Durch ein geeignetes Definieren des Codierungsprogrammes ist es mittels des erfindungsgemäßen Verfahrens möglich, cachebare Speicherplätze verstreut innerhalb des Systemspeichers anzuordnen, entsprechend den Abwägungen des Benutzers, so daß die Bereiche, z. B. der oberste und der unterste Bereich des Systemspeichers, auf die am häufigsten zugegriffenen wird, abgedeckt sind.
Description
Die Erfindung betrifft ein Verfahren zum Zugreifen auf einen
Speicher und insbesondere ein Streuabbildungsverfahren für eine
Cache-Speicher-Einrichtung.
Eine herkömmliche Cache-Speicher-Einrichtung 110 eines Compu
tersystems besteht, wie in Fig. 1 gezeigt ist, aus einem
Cache-Speicher 111 und einer Cache-Speicher-Steuerschaltung
112. Zusätzlich sind in dem Computersystem ein Systemspeicher
140 und eine Zentraleinheit (CPU) 120 vorgesehen, wobei der
Datentransfer zwischen der CPU 120 und dem Systemspeicher 140
durch ein Bus-System und die Cache-Speicher-Einrichtung 110
hindurch geschieht. Die Cache-Speicher-Steuerungsschaltung 112
der Cache-Speicher-Einrichtung 110 steuert den Zugriff auf den
Cache-Speicher 111 und bedient außerdem den Betrieb der
gesamten Cache-Speicher-Einrichtung 110. Der Cache-Speicher 111
weist ferner einen Daten-RAM 113 und einen Tag-RAM 114 auf. Der
Daten-RAM 113 speichert einen Teil der im System-Speicher 140
abgespeicherten Daten, und der Tag-RAM 114 speichert Daten, die
den Adreßinformationen der im Daten-RAM 113 abgespeicherten
Daten entsprechen. Darüberhinaus weist jedes Tag ein schmutzi
ges Bit (dirty bit) zum Anzeigen des Aktualisierungszustandes
der im Daten-RAM 113 abgespeicherten Daten auf. Die Speicher
abbildung zwischen dem Cache-Speicher 110, einer herkömmlichen
Cache-Speicher-Einrichtung 110 und dem System-Speicher 140 ist
in Fig. 2A gezeigt.
In bezug auf Fig. 2A ist der Speicheradreßindex in der Cache-
Speicher-Einrichtung genau der gleiche wie der Speicher-Adreß-
Index in jedem Speicherblock des Systemspeichers. Daher kann
von diesen im Systemspeicher abgespeicherten Daten, deren Spei
cheradresse den gleichen Speicheradreßindex aufweist, nur ein
Satz auf einmal im Daten-RAM der Cache-Speicher-Einrichtung
abgespeichert sein. In der Cache-Speicher-Einrichtung ist, wie
in Fig. 2B gezeigt ist, jeder Satz von im Daten-RAM abgespei
cherten Daten durch Bezugnahme auf die entsprechenden im Tag-
RAM abgespeicherten Informationen von den anderen Datensätzen
mit identischem Speicheradreßindex, die auch im Systemspeicher
abgespeichert sind, unterscheidbar. Die Kombination des
Speicheradreßindex eines bestimmten Satzes von im Daten-RAM der
Cache-Speicher-Einrichtung abgespeicherten Daten und der ent
sprechenden im Tag-RAM der Cache-Speicher-Einrichtung abgespei
cherten Information stellt die eigentliche Speicheradresse im
Systemspeicher dar, die diesen bestimmten Satz von Daten führt.
Daher können theoretisch durch Anwenden des vorangehenden
Abbildungsverfahrens, das sogenannte Direktabbildungsverfahren,
an einer beliebigen Speicheradresse des Systemspeichers abge
speicherte Daten auf die Cache-Speicher-Einrichtung abgebildet
werden.
Wenn ein Computersystem läuft, werden Daten zwischen der CPU
und der Cache-Speicher-Einrichtung übertragen, d. h., Daten
werden durch die CPU aus der Cache-Speicher-Einrichtung ausge
lesen und in dieselbe hineingeschrieben. Da nur ein Teil der im
Systemspeicher abgespeicherten Daten auf einmal in der Cache-
Speicher-Einrichtung abgespeichert werden kann, wird, wenn die
CPU an die Cache-Speicher-Einrichtung eine Anfrage zum Zugriff
auf einen bestimmten Satz von im Systemspeicher abgespeicherten
Daten sendet, die Adresse dieses bestimmten Datensatzes zuerst
mit der entsprechenden im Tag-RAM der Cache-Speicher-Einrich
tung abgespeicherten Information verglichen, so daß die Anwe
senheit von Daten ermittelt wird. Falls das Ergebnis des vor
angehenden Vergleichs die Anwesenheit des bestimmten Daten
satzes in der Cache-Speicher-Einrichtung mitteilt, werden die
Daten durch die CPU wiedergewonnen oder aktualisiert. Andern
falls muss die Cache-Speicher-Einrichtung dadurch aufgefrischt
werden, daß die angefragten Daten in sie geladen werden.
In Wirklichkeit können, da der Tag-RAM der Cache-Speicher-Ein
richtung nur eine begrenzte Anzahl von Bits, für gewöhnlich 7
oder 8 Bits aufweist, nur in einem bestimmten Bereich des
Systemspeichers abgespeicherte Daten auf die Cache-Speicher-
Einrichtung abgebildet werden. Das heißt, ein Teil des System
speichers ist cachebar, wenn die Adressen innerhalb dieses
Teils des Systemspeichers auf die Cache-Speicher-Einrichtung
abgebildet werden können. Der Rest des Systemspeichers wird
dann nicht cachebar genannt.
Der maximale cachebare Bereich des Systemspeichers ist gleich
dem Produkt Größe des entsprechenden Cache-Speichers mal zwei
hoch Länge des Tag-RAM des Cache-Speichers. Zum Beispiel
beträgt, wenn die Größe des Systemspeichers 256 Megabyte (MB)
ist und die Cache-Speicher-Einrichtung eine Größe von
512 Kilobyte (kB) aufweist, wobei der Tag-RAM der Cache-Speicher-
Einrichtung 8 Bits lang ist, der maximale cachebare Anteil des
Systemspeichers 128 MB. Für gewöhnlich erstreckt sich die
Verteilung des cachebaren Speichers kontinuierlich innerhalb
des unteren Bereichs des Systemspeichers oder des Hauptspei
chers. Wie in Fig. 3 gezeigt ist, sind durch eine Cachebar
keitssteuerung die unteren 128 MB 200a des Systemspeichers der
Größe 256 MB als cachebarer Speicher eingestellt, und die
oberen 128 MB 200b von 128 MB bis 256 MB sind als nicht cache
barer Speicher eingestellt.
Jedoch verwenden Betriebssysteme (OS) manchmal den oberen Be
reich 200b des Systemspeichers als Speicher zum Stapeln von
Daten oder zum Beibehalten des Status, weshalb die Performanz
des Betriebssystems nicht effizient ist, wenn nur der untere
Bereich 200a des Systemspeichers cachebar ist.
Im Hinblick auf das Vorangehende ist es wünschenswert, eine
Cache-Speicher-Einrichtung zu entwickeln, die die am leichte
sten zugänglichen Bereiche des Systemspeichers abbildet, an
stelle einen sich kontinuierlich erstreckenden Bereich, nämlich
den unteren Bereich des Systemspeichers, abzubilden, so daß die
Performanz des Computersystems verbessert ist.
Die Erfindung liefert daher ein Streuabbildungsverfahren für
eine Cache-Speicher-Einrichtung, das die begehrtesten Bereiche
des Systemspeichers als cachebar einstellt, wobei die cache
baren Speicherabschnitte nicht notwendig innerhalb eines konti
nuierlichen Bereiches des Systemspeichers angeordnet sind.
Die Erfindung liefert auch ein Streuabbildungsverfahren für
eine Cache-Speicher-Einrichtung, bei der zum Verbessern der
Performanz des Computersystems die Bereiche des Systemspei
chers, auf die von dem Betriebssystem am häufigsten zugegriffen
wird, als cachebar eingestellt werden.
Die Erfindung liefert ferner ein Streuabbildungsverfahren für
eine Cache-Speicher-Einrichtung, bei der zumindest ein Teil des
oberen Bereichs und ein Teil des unteren Bereichs des System
speichers beide als cachebare Bereiche gesetzt sind.
Gemäß dem Vorangehenden liefert die Erfindung ein Streuabbil
dungsverfahren für eine Cache-Speicher-Einrichtung, die erstens
eine Anzahl von einzelnen Bits aus der Speicheradresse eines
Speicherraumes auswählt, wobei die ausgewählten Bits als Tags
verwendet werden. Das Tag wird dann mittels eines benutzerdefi
nierten Codierungsprogrammes codiert, so daß eine Konversion
gebildet wird, deren Format mit dem Datenformat der Tag-Abbil
dungstafel kompatibel ist. Falls die Konversion des Tags auf
eines der Tags zutrifft, wird der entsprechende Speicherplatz
als cachebarer Speicherplatz definiert. Durch passende Defini
tion des Codierungsprogrammes ist es mittels des Verfahrens
gemäß der Erfindung möglich, die cachebaren Speicherplätze ver
streut im Systemspeicher anzuordnen und die Bereiche, auf die
am häufigsten zugegriffen wird, z. B. den obersten und untersten
Bereich des Systemspeichers, abzudecken.
Die Erfindung wird in der nachfolgenden detaillierten Beschrei
bung der bevorzugten Ausführungsform unter Bezugnahme auf die
Zeichnung weiter aufgeführt, wobei in der Zeichnung:
Fig. 1 ein schematisches Blockdiagramm einer herkömmlichen
Cache-Speicher-Einrichtung eines Computersystems zeigt;
Fig. 2A ein schematisches Blockdiagramm darstellt, das die
Datenabbildung zwischen einer Cache-Speicher-Einrichtung und
einem Systemspeicher eines Computersystems zeigt;
Fig. 2B ein schematisches Diagramm darstellt, das das Verfah
ren zum Bestimmen der Speicheradresse innerhalb einer Cache-
Speicher-Einrichtung gemäß der entsprechenden Speicheradresse
innerhalb des Systemspeichers zeigt;
Fig. 3 ein schematisches Blockdiagramm mit der herkömmlichen
Verteilung eines cachebaren Bereichs und eines nicht cachebaren
Bereichs eines Systemspeichers zeigt;
Fig. 4 ein schematisches Diagramm zeigt, das die Speicher
abbildungstafel und die durch das Streuabbildungsverfahren
gemäß einer bevorzugten Ausführungsform der Erfindung defi
nierte entsprechende Verteilung von cachebaren Bereichen
innerhalb eines Systemspeichers zeigt; und
Fig. 5 ein schematisches Diagramm zeigt, das ein mögliches
Beispiel des Speicherabbildungsverfahrens gemäß einer bevor
zugten Ausführungsform der Erfindung veranschaulicht.
Die Erfindung liefert eine neues Speicherabbildungsverfahren
zum Definieren mehrerer Speicherblöcke innerhalb eines Spei
cherraums, z. B. eines Systemspeichers, auf die häufig zuge
griffen wird, als cachebare Speicherbereiche, so daß die Effi
zienz von Speicherzugriffen verbessert wird. Nachfolgend wird
eine bevorzugte Ausführungsform der Erfindung im Detail be
schrieben.
In einem Speicherraum weist jede Speicheradresse eine Anzahl
von Bits auf, wobei die nahe des linken Endes der Speicher
adresse angeordneten Bits signifikantere Bits genannt werden.
Andererseits werden die nahe des rechten Randes der Speicher
adresse angeordneten Bits weniger signifikante Bits genannt.
Zum Definieren und Unterscheiden der cachebaren Bereiche und
der nicht cachebaren Bereiche voneinander wird bei dem Abbil
dungsverfahren gemäß der Erfindung eine vorbestimmte Anzahl
dieser signifikanteren Bits der Speicheradresse als Verweis auf
die Tag-Abbildungstafel verwendet.
Durch die Verwendung eines geeignet gestalteten Codierungs
programmes können die ausgewählten signifikanteren Bits einer
Speicheradresse in einen Satz von Daten konvertiert werden,
deren Format zu den in der Tag-Abbildungstafel abgespeicherten
Daten kompatibel ist. Falls das codierte Datum zu einem der in
der Tag-Abbildungstafel gespeicherten Daten paßt, wird der ent
sprechende Speicherplatz als cachebar definiert, und andern
falls ist er nicht cachebar. Da die Cachebarkeit eines bestimm
ten Speicherplatzes durch ein durch den Benutzer eingestelltes
Codierungsprogramm definiert ist, kann die Verteilung der
cachebaren Bereiche innerhalb eines Systemspeichers durch den
Benutzer flexibel definiert werden. Bei dieser bevorzugten
Ausführungsform der Erfindung sind der oberste Abschnitt und
der unterste Abschnitt eines Systemspeichers als cachebare
Bereiche eingestellt, sowie es den Eigenschaften der meisten
Computersysteme entspricht. Zusätzlich sind innerhalb des
Systemspeichers, entsprechend den Abwägungen des Benutzers,
andere Abschnitte, die möglicherweise diskret oder verstreut
zwischen dem oberen und unteren Abschnitt verteilt sind, auch
als cachebare Bereiche eingestellt.
In Fig. 4 ist die Speicherabildungsbeziehung zwischen der Tag-
Abbildungstafel und einem Systemspeicher bei dieser bevorzugten
Ausführungsform der Erfindung veranschaulicht, wodurch der
Betrieb und die Vorteile der Erfindung weiter beschrieben sind.
Im Falle eines Computersystems mit einem Systemspeicher mit
einer Größe von 8 MB ist jede Speicheradresse innnerhalb des
Systemspeichers 23 Bit lang, die von Bit 0 bis Bit 22 gezählt
werden. Dann wird ein Satz von signifikanteren Bits einer Spei
cheradresse A[22:20] als Tag zur Bestimmung der Cachebarkeit
von im Systemspeicher gespeicherten Daten verwendet, wobei
A[22:20] Bit 22, Bit 21 und Bit 20 aufweist. Die Gesamtgröße
des cachebaren Speichers im Systemspeicher ist gleich der Größe
des Cachespeichers multipliziert mit 23, wobei die Potenz 3 die
Anzahl von Bits des Tag A[22:20] ist. Falls der Daten-RAM der
Cache-Speicher-Einrichtung eine Größe von 512 kB hat und das
Tag dreistellig ist, dann sind 4 MB des gesamten Systemspei
chers cachebar.
Für einen Satz von Daten, der drei binäre Bits aufweist, ist
die Anzahl der Variationsmöglichkeiten 8, von (0,0,0) bis
(1,1,1), wie in Fig. 4 gezeigt ist, und jede Variationsmög
lichkeit von A[22:20] paßt jeweils zu einem entsprechenden
Speicherblock innerhalb des Systemspeichers, wobei jeder Spei
cherblock eine Größe von 1 MB hat. Da andererseits die Daten
länge der Tag-Abbildungstafel bei dieser besonderen Ausfüh
rungsform auf eine Länge von 2 Bit eingestellt ist, weist die
Tag-Abbildungstafel bis zu 4 Sätze von Daten (0,0), (0,1),
(1,0) und (1,1) auf. Durch Anwenden eines geeignet gestalteten
Codierungsprogrammes zum Konvertieren von A[22:20] kann er
reicht werden, daß 4 von 8 konvertierten Datensätzen zu den
Datensätzen der Tag-Abbildungstafel, (0,0), (0,1), (1,0) und
(1,1) passen. Falls die Konversion der spezifischen Bits einer
Speicheradresse, A[22:20], zu einem der Datensätze in der Tag-
Abbildungstafel paßt, ist der spezifische Speicherplatz, der
abgebildete Speicherplatz, cachebar.
Entsprechend den Eigenschaften der meisten Betriebssysteme wei
sen die Segmente des Systemspeichers, auf die am häufigsten zu
gegriffen wird, den obersten Abschnitt und den untersten Ab
schnitt des Systemspeichers auf. Deshalb werden durch eine ge
eignete Auswahl der Bezugsbits und durch Verwendung eines ge
eignet entworfenen Codierungsprogrammes zum Konvertieren des
ausgewählten Tags der obere und der untere Randbereich des
Systemspeichers, z. B. von 8 MB bis 7 MB und von 1 MB bis 0 MB,
als cachebar eingestellt. Das Codierungsprogramm definiert auch
die Verteilung der cachebaren Speicherblöcke, die bei dieser
besonderen Ausführungsform diskret und verstreut über dem
Systemspeicher hinweg verteilt sind, anstatt daß sie kontinu
ierlich die untere Hälfte des Systemspeichers besetzen. Dabei
weist die Verteilung des cachebaren Speichers die Speicher
blöcke von 0 MB bis 1 MB, von 3 MB bis 4 MB, von 4 MB bis 5 MB
und von 7 MB bis 8 MB auf. Da die Verteilung der cachebaren
Speicherblöcke die Speicherplätze, auf die am häufigsten zuge
griffen wird, abdeckt, ist die Effizienz des Speicherzugriffs
entsprechend verbessert.
Fig. 5 zeigt eine weitere bevorzugte Ausführungsform der
Erfindung, bei der der Systemspeicher eine Größe von 512 MB hat
und die Datenlänge der Tag-Abbildungstafel 8 Bit beträgt, aber
die Größe des Cache-Speichers 128 MB bleibt. Jede Speicher
adresse im Systemspeicher ist nun 29 Bit lang, gezählt von Bit
0 bis Bit 28. Bit 20, Bit 21 und Bit 22, A[22:20], sind, wie
bei der vorhergehenden bevorzugten Ausführungsform der Erfin
dung beschreiben worden ist, als Tag ausgewählt. Ähnlich wird
das 3 Bit lange Tag, A[22:20] durch ein geeignet definiertes
Codierungsprogramm wieder codiert, wobei nur 4 der 8 möglichen
Kombinationen von A[22:20] in (0,0), (0,1), (1,0) und (1,1)
konvertiert werden. Zum Festlegen, ob ein bestimmter Speicher
platz cachebar ist, muß ein weiteres 8 Bit langes Tag gebildet
werden. Bei dieser bevorzugten Ausführungsform der Erfindung
werden Bit 23 und Bit 28 einer beliebigen Speicheradresse und
das Ergebnis der vorangehenden Konversion von A[22:20] davon
verwendet. Bit 23 bis Bit 28 einer Speicheradresse im System
speicher werden als Bit 2 bis Bit 7 des 8 Bit langen Tag ver
wendet, und die Konversion von A[22:20] wird zum Ausbilden von
Bit 0 und Bit 1 derselben verwendet. Falls die zwei weniger
signifikanten Bits des 8 Bit langen Tag, Bit 0 und Bit 1, zu
entweder (0,0), (0,1), (1,0) oder (1,1) passen, wird der ent
sprechende Speicherplatz des Systemspeichers als cachebar ein
gestellt.
Da Bit 23 bis Bit 28 einer Speicheradresse im Systemspeicher
als Teil des 8 Bit langen Tag verwendet werden, ist der
Systemspeicher, der eine Größe von 512 MB aufweist, in 26
Speicherabschnitte unterteilt, wobei jeder Speicherabschnitt
eine Größe von 8 MB hat. Jeder Speicherabschnitt weist die
gleiche Verteilung von cachebaren Speicherblöcken auf. Ähnlich
wie bei dem bei der ersten Ausführungsform der Erfindung be
schriebenen Abbildungsergebnis sind der oberste, der mittlere
und der unterste Bereich jedes dieser 8 MB großen Speicherab
schnitte als cachebar eingestellt. Wenn das Computersystem
läuft, sind bei dem Systemspeicher als ganzes der oberste 1 MB
große Speicherblock und der unterste 1 MB große Speicherblock
als cachebar eingestellt. Zusätzlich sind die restlichen cache
baren Speicherblöcke verstreut innerhalb des Systemspeichers
verteilt. Die Verteilung cachebarer Speicherblöcke ist ent
sprechend dem Codierungsprogramm, das durch den Benutzer defi
niert ist, einstellbar.
Es ist offensichtlich, daß Größe und Anzahl von Speicherblöcken
auch durch Auswahl unterschiedlicher Anzahlen von Bezugsbits
und der Datenlänge der Tag-Abbildungstafel einstellbar ist, so
daß unterschiedlichen Anwendungen und Situationen genügt wird.
Gemäß dem Vorangehenden ist es mittels der Erfindung möglich,
die cachebaren Speicherblöcke verstreut innerhalb des System
speichers anzuordnen, anstatt sie kontinuierlich vom unteren
Rand des Systemspeichers an aufzustapeln. Da die Verteilung der
cachebaren Speicherblöcke durch ein benutzerdefiniertes Codie
rungsprogramm definiert ist, können die Speicherbereiche, auf
die am häufigsten zugegriffen wird, der obere und der untere
Randbereich des Systemspeichers, als cachebar gesetzt werden,
so daß die Effizienz von Speicherzugriffen verbessert wird.
Zusätzlich kann durch die Auswahl einer geeigneten Anzahl von
Bezugsbits die Größe eines jedes Speicherblocks und die Anzahl
von Speicherblöcken eingestellt werden.
Claims (9)
1. Streuabbildungsverfahren für eine Cache-Speicher-Einrichtung
zum innerhalb eines Speicherraumes verstreuten Verteilen einer
Vielzahl von cachebaren Speicheplätzen, wobei ein oberster Be
reich und ein unterster Bereich des Speicherraumes als cachebar
gesetzt sind, wobei das Streuabbildungsverfahren die Schritte
aufweist:
Aufnehmen einer Vielzahl von signifikanteren Bits einer Speicheradresse innerhalb des Speicherraums als Tag;
Codieren des Bezugs durch Verwendung eines Codierungs programmes; und
Vergleichen des codierten Tag mit einer Vielzahl von Tags aus einer Tag-Abbildungstafel, wobei die Tags die cachebaren Speicherplätze abbilden.
Aufnehmen einer Vielzahl von signifikanteren Bits einer Speicheradresse innerhalb des Speicherraums als Tag;
Codieren des Bezugs durch Verwendung eines Codierungs programmes; und
Vergleichen des codierten Tag mit einer Vielzahl von Tags aus einer Tag-Abbildungstafel, wobei die Tags die cachebaren Speicherplätze abbilden.
2. Streuabbildungsverfahren für eine Cache-Speicher-Einrichtung
zum innerhalb eines Speicherraumes verstreuten Anordnen einer
Vielzahl von cachebaren Speicherplätzen, wobei das Streuabbil
dungsverfahren die Schritte aufweist:
Aufnehmen einer Vielzahl von signifikanten Bits einer Speicheradresse innerhalb des Speicherraumes als Tag;
Codieren des Bezugs durch Verwenden eines Codierungs programmes; und
Vergleichen des codierten Tag mit einer Vielzahl von Tags aus einer Tag-Abbildungstafel, wobei die Tags die cachebaren Speicherplätze abbilden.
Aufnehmen einer Vielzahl von signifikanten Bits einer Speicheradresse innerhalb des Speicherraumes als Tag;
Codieren des Bezugs durch Verwenden eines Codierungs programmes; und
Vergleichen des codierten Tag mit einer Vielzahl von Tags aus einer Tag-Abbildungstafel, wobei die Tags die cachebaren Speicherplätze abbilden.
3. Streuabbildungsverfahren gemäß Anspruch 2, wobei der Schritt
des Vergleichens des codierten Tag mit einer Vielzahl von Tags
aus der Tag-Abbildungstafel durch die Cache-Speicher-Einrich
tung durchgeführt wird.
4. Streuabbildungsverfahren gemäß Anspruch 2, wobei die cache
baren Speicherplätze einen obersten Bereich des Speicherraumes
und einen untersten Bereich des Speicherraumes aufweisen.
5. Abbildungsverfahren für eine Cache-Speicher-Einrichtung zum
Verteilen einer Vielzahl von cachebaren Speicherplätzen inner
halb eines Speicherraumes, wobei das Abbildungsverfahren die
Schritte aufweist:
Erlangen eines Tag, wobei das Tag auf einen Speicherplatz zeigt; und
Vergleichen des Tag mit einer Vielzahl von Tags aus einer Tag-Abbildungstafel, wobei die Tags die cachebaren Speicherplätze abbilden.
Erlangen eines Tag, wobei das Tag auf einen Speicherplatz zeigt; und
Vergleichen des Tag mit einer Vielzahl von Tags aus einer Tag-Abbildungstafel, wobei die Tags die cachebaren Speicherplätze abbilden.
6. Abbildungsverfahren gemäß Anspruch 5, wobei das Tag aus
einer Vielzahl von signifikanteren Bits der Speicheradresse
konvertiert wird.
7. Abbildungsverfahren gemäß Anspruch 6, wobei das Tag durch
Verwendung eines benutzerdefinierten Codierungsprogrammes
konvertiert wird.
8. Abbildungsverfahren gemäß Anspruch 5, wobei der Schritt des
Vergleichens des Tag mit einer Vielzahl von Tags aus der Tag-
Abbildungstafel durch die Cache-Speicher-Einrichtung durchge
führt wird.
9. Abbildungsverfahren gemäß Anspruch 5, wobei die cachebaren
Speicherplätze einen obersten Bereich des Speicherraumes und
einen untersten Bereich des Speicherraumes aufweisen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW88103217A TW417048B (en) | 1999-03-03 | 1999-03-03 | Mapping method of distributed cache memory |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19957810A1 true DE19957810A1 (de) | 2000-09-07 |
Family
ID=21639846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1999157810 Withdrawn DE19957810A1 (de) | 1999-03-03 | 1999-12-01 | Streuabbildungsverfahren für eine Cache-Speicher-Einrichtung |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP3841998B2 (de) |
DE (1) | DE19957810A1 (de) |
TW (1) | TW417048B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002056184A1 (de) * | 2001-01-15 | 2002-07-18 | Infineon Technologies Ag | Cache-speicher und verfahren zur adressierung |
WO2003048943A2 (de) * | 2001-11-28 | 2003-06-12 | Infineon Technologies Ag | Speicher für die zentraleinheit einer rechenanlage, rechenanlage und verfahren zum synchronisieren eines speichers mit dem hauptspeicher einer rechenanlage |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011028537A (ja) | 2009-07-27 | 2011-02-10 | Buffalo Inc | 外部記憶装置へのアクセスを高速化する方法および外部記憶システム |
-
1999
- 1999-03-03 TW TW88103217A patent/TW417048B/zh not_active IP Right Cessation
- 1999-12-01 DE DE1999157810 patent/DE19957810A1/de not_active Withdrawn
-
2000
- 2000-01-27 JP JP2000019307A patent/JP3841998B2/ja not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002056184A1 (de) * | 2001-01-15 | 2002-07-18 | Infineon Technologies Ag | Cache-speicher und verfahren zur adressierung |
DE10101552A1 (de) * | 2001-01-15 | 2002-07-25 | Infineon Technologies Ag | Cache-Speicher und Verfahren zur Adressierung |
WO2003048943A2 (de) * | 2001-11-28 | 2003-06-12 | Infineon Technologies Ag | Speicher für die zentraleinheit einer rechenanlage, rechenanlage und verfahren zum synchronisieren eines speichers mit dem hauptspeicher einer rechenanlage |
WO2003048943A3 (de) * | 2001-11-28 | 2004-04-08 | Infineon Technologies Ag | Speicher für die zentraleinheit einer rechenanlage, rechenanlage und verfahren zum synchronisieren eines speichers mit dem hauptspeicher einer rechenanlage |
US7181576B2 (en) | 2001-11-28 | 2007-02-20 | Infineon Technologies Ag | Method for synchronizing a cache memory with a main memory |
Also Published As
Publication number | Publication date |
---|---|
JP2000259499A (ja) | 2000-09-22 |
TW417048B (en) | 2001-01-01 |
JP3841998B2 (ja) | 2006-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69719564T2 (de) | Dynamischer dateiverzeichnisdienst | |
DE102005022893B3 (de) | Verfahren zum Zugreifen auf Speicherbereiche einer Speicherkarte durch eine anfordernde Anwendung und Speicherkarte | |
DE102007052853B4 (de) | Zeilentauschschema zur Verringerung von Rückinvalidierungen in einem Snoopfilter | |
DE19961499A1 (de) | Caching von Objekten in Platten-gestützten Datenbanken | |
DE102005019842B4 (de) | System und Verfahren zum sequentiellen Schreiben von Daten in einen Flash-Speicher | |
DE2459006A1 (de) | Verfahren und einrichtung zur entwicklung absoluter adressen bei segmentadressierung | |
EP1393184A2 (de) | Vorrichtung und verfahren zum ermitteln einer physikalischen adresse aus einer virtuellen adresse unter verwendung einer hierarchischen abbildungsvorschrift mit komprimierten knoten | |
DE4218025A1 (de) | Datenspeicherverwaltungssystem und verfahren mit speicherzuordnung auf der basis nachgefragter dienstklassen | |
DE2725718A1 (de) | Verarbeitungssystem mit mehreren virtuellen adressenraeumen | |
DE2226382A1 (de) | Datenverarbeitungsanlage | |
EP0704803B1 (de) | Verfahren zur Speicherverwaltung eines Flash-Speichers | |
DE102004033104A1 (de) | Organisieren von Datenobjekten in einem Speicherungsgerät | |
DE2758829C2 (de) | Datenverarbeitungsanlage mit mehreren Prozessoren | |
DE69726795T2 (de) | Kodierungsverfahren des Verzeichnisstatus in einem gemeinsamen, verteilten Speichersystem mit koherenten Pufferspeichern | |
DE112019000627T5 (de) | Speicherstrukturbasiertes Coherency Directory Cache | |
DE2703559A1 (de) | Rechnersystem | |
DE112006004185T5 (de) | Verfahren zum Verwalten von Daten in einem nichtflüchtigen Speicher | |
DE19957810A1 (de) | Streuabbildungsverfahren für eine Cache-Speicher-Einrichtung | |
DE10120615B4 (de) | Dynamische Speicherverwaltung für Objekte unterschiedlicher Größe | |
DE3333894C2 (de) | ||
DE102014100800A1 (de) | Verfahren zur zuverlässigen Adressierung eines großen Flash-Speichers | |
DE60029270T2 (de) | Dynamische Rekonfiguration des Cache-Speichers eines Mikrokontrollers | |
DE112016004168T5 (de) | Systeme und Verfahren zum Speichern und Auslesen von Inhalten | |
DE102021126985A1 (de) | Speicherung einer kleinen objektdarstellung in einem deduplizierungssystem | |
DE2041171C3 (de) | Adressrecheneinrichtung fur Großraumspeicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8128 | New person/name/address of the agent |
Representative=s name: BECKER, KURIG, STRAUS, 80336 MUENCHEN |
|
8139 | Disposal/non-payment of the annual fee |