JP2005512192A5

JP2005512192A5 -

Info

Publication number: JP2005512192A5
Application number: JP2003550068A
Authority: JP
Filing date: 2002-10-31
Publication date: 2005-12-22
Anticipated expiration: 2022-10-31

Claims

キャッシュメモリをメインメモリに同期させる方法であって、該キャッシュメモリは、プロセッサとメインメモリとの間にデータをバッファ格納するために提供され、該キャッシュメモリのメモリエントリは、少なくとも１つのデータ領域と、１つの識別領域とを有し、該方法は、
ａ）該プロセッサが比較プロセスのために同期値を提供するステップであって、該値は、該キャッシュメモリ（１３）（単数または複数）の該データ領域（２３）のどのエントリ（２０）（単数または複数）が該メインメモリ（１４）に同期されるかを決定するために用いられる、ステップと、
ｂ）該キャッシュメモリ（１３）のキャッシュ論理回路が、提供された該同期値を、各メモリエントリ（２０）の少なくとも１つのメモリフィールド（２５）のコンテンツと比較するステップと、
ｃ）提供された該同期値が、該少なくとも１つのメモリフィールド（２５）のコンテンツと一致した場合、該キャッシュメモリ（１３）の該キャッシュ論理回路は、第１の状態の該識別領域の第３のメモリフィールド（２７）のフラグをチェックするステップであって、該第１の状態は、最後の同期以降、該メモリエントリ（２０）の該データ領域（２３）が変更されたことを示す、ステップと、
ｄ）該フラグが該所与の第１の状態である場合、該メモリエントリ（２０）の該データ領域の該コンテンツが該メインメモリ（１４）に転送されるステップと
を包含する、方法。
前記比較のために用いられた前記メモリフィールドは、データが前記メモリの前記データ領域に格納された際に用いられたのはどの暗号鍵かを示す値を含むことを特徴とする、請求項１に記載の方法。
前記比較のために用いられた前記メモリフィールドは、暗号鍵を含むことを特徴とする、請求項１に記載の方法。
前記比較のために用いられた前記メモリフィールドは、前記暗号鍵を示すポインタを含む、請求項１に記載の方法。
メモリエントリ（２０）の前記データ領域（２３）は、複数のワード（３０ａ〜３０ｄ）を含む、請求項１〜４の１つに記載の方法。
第１のメモリフィールド（２５ａ〜２５ｄ）は、前記データ領域（２３）の各ワード（３０ａ〜３０ｄ）に割り当てられる、請求項５に記載の方法。
メモリエントリ（２０）の前記アドレス領域（２１）は、メモリエントリ（２０）の物理アドレスを保持する、複数のビットを含む第１のアドレス領域（４０）と、プログラムユニットの論理アドレスの最上位ビットを保持する、複数のビットを含む第２のアドレス領域とに分割される、請求項１〜６の１つに記載の方法。
第２のメモリフィールド（２６）が前記識別領域（２２）に提供され、該フィールドは、前記データ領域（２３）に格納されるのは有効値か無効値かを示すフラグを含む、請求項１〜７の１つに記載の方法。
前記フラグは、前記最後の同期以降、前記メモリエントリ（２０）の前記データ領域（２３）が変更されていないことを示す所与の第２の状態を有し、該フラグは、該データ領域（２３）に格納されたのは有効値か無効値かを示すフラグが、該メモリエントリ（２０）が無効値を有することを示す第１の状態に設定される、請求項８に記載の方法。
前記ステップａ）〜ｄ）は、前記提供された同期値と、前記比較のために用いられたメモリエントリの前記メモリフィールドのコンテンツとが一致しなくなるまで繰返される、請求項１〜９の１つに記載の方法。
前記メモリエントリ（２０）の前記データ領域のコンテンツを前記メインメモリ（１４）に転送する前記ステップｄ）は、
ａａ）前記キャッシュメモリ（１３）の該メモリエントリ（２０）のアドレスを決定するステップと、
ｂｂ）該アドレスを該メモリエントリ（２０）のアドレス領域（２１）から前記プロセッサ（１２）に転送するステップと、
ｃｃ）該メモリエントリ（２０）を該プロセッサ（１２）によってアドレス指定するステップと、
ｄｄ）該メモリエントリの該データ領域（２３）のコンテンツを読み出すステップと、
ｅｅ）該メモリエントリ（２０）のデータ領域（２３）のコンテンツを該メインメモリ内に格納するステップと
を包含する、請求項１〜１０の１つに記載の方法。
ステップｂｂ）とステップｃｃ）との間に、レジスタに別のフラグが設定され、該レジスタは、前記キャッシュメモリ（１３）の外側に配置され、かつ、前記プロセッサ（１２）によって読み出され得、該フラグは、ライトバックプロシージャが実行されたことを示す、請求項１１に記載の方法。
ステップｅｅ）の後で、一旦前記キャッシュメモリ（１３）が前記提供された同期値と、各メモリエントリ（２０）の比較のために用いられた前記メモリフィールドの前記コンテンツとの間で別の比較プロシージャを実行すると、前記レジスタ内の前記フラグがリセットされる、請求項１２に記載の方法。
請求項１〜１５の１つに記載の方法を実行するようにセットアップされたキャッシュメモリ。