JPS61242417A - 検出スイツチ - Google Patents
検出スイツチInfo
- Publication number
- JPS61242417A JPS61242417A JP8500085A JP8500085A JPS61242417A JP S61242417 A JPS61242417 A JP S61242417A JP 8500085 A JP8500085 A JP 8500085A JP 8500085 A JP8500085 A JP 8500085A JP S61242417 A JPS61242417 A JP S61242417A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- counter
- outputs
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は電源投入時における誤動作を防止するようにし
た検出スイッチに圓する。
た検出スイッチに圓する。
［従来技術］
検出スイッチたる充電スイッチは、投光素子等を備えた
投光手段から投光されたパルス変調光が被検出体により
反射若しくはしヤ蔽されたことを受光素子、増幅回路等
を備えた受光検出手段によって検出し、その検出信号を
出力回路を介して出力信号として出力させるようにした
構成であるが。
投光手段から投光されたパルス変調光が被検出体により
反射若しくはしヤ蔽されたことを受光素子、増幅回路等
を備えた受光検出手段によって検出し、その検出信号を
出力回路を介して出力信号として出力させるようにした
構成であるが。
電源投入時から若干の時間は受光検出手段の増幅回路等
の動作が安定しないために、誤動作する不具合がある。
の動作が安定しないために、誤動作する不具合がある。
このため、従来では、電源投入により抵抗を介して充電
されるコンデンサを設け、このコンデンサの端子間電圧
と基準電圧とを比較する比較回路を設け、コンデンサの
端子間電圧が基準電圧より大となった時に前記比較回路
から前記出力回路を能動状態とする作動信号を出力させ
、以て、電源投入時から一定時間だけ出力回路が出力信
号を出力しないように構成している。ところが、このよ
うな従来の構成では、比較的大容量の大形なコンデンサ
を必要とするので、ＩＣ化する場合にワンチップ化が不
可能になり、又、高価となる問題がある。
されるコンデンサを設け、このコンデンサの端子間電圧
と基準電圧とを比較する比較回路を設け、コンデンサの
端子間電圧が基準電圧より大となった時に前記比較回路
から前記出力回路を能動状態とする作動信号を出力させ
、以て、電源投入時から一定時間だけ出力回路が出力信
号を出力しないように構成している。ところが、このよ
うな従来の構成では、比較的大容量の大形なコンデンサ
を必要とするので、ＩＣ化する場合にワンチップ化が不
可能になり、又、高価となる問題がある。
［発明の目的］
本発明は上記事情に鑑みてなされたもので、その目的は
、大容量で大形のコンデンサを用いることなく電源投入
時の誤動作を防止し得、ＩＣ化する場合にワンチップ化
が可能で、安価に製作することができ、加えて、出力回
路の出力信号により制御される負荷に過電流事故が発生
した時には速やかに過電流をしゃ断することができる検
出スイッチを提供するにある。
、大容量で大形のコンデンサを用いることなく電源投入
時の誤動作を防止し得、ＩＣ化する場合にワンチップ化
が可能で、安価に製作することができ、加えて、出力回
路の出力信号により制御される負荷に過電流事故が発生
した時には速やかに過電流をしゃ断することができる検
出スイッチを提供するにある。
［発明の要約］
本発明は、クロックパルス発生回路を設け、このクロッ
クパルス発生回路からのクロックパルスをカウントして
これが所定値になった時に出力回路を能動状態にする作
動信号を出力するカウンタを設け、このカウンタが作動
信号を出力した時にそのカウンタに対する前記クロック
パルスの入力を阻止するゲート回路を設ける構成に第１
の特徴を有し、更に、前記出力回路からの出力信号に応
じて制御される負荷の過電流を検出して前記カウンタを
クリアする過電流検出回路を設ける構成に第２の特徴を
有する。
クパルス発生回路からのクロックパルスをカウントして
これが所定値になった時に出力回路を能動状態にする作
動信号を出力するカウンタを設け、このカウンタが作動
信号を出力した時にそのカウンタに対する前記クロック
パルスの入力を阻止するゲート回路を設ける構成に第１
の特徴を有し、更に、前記出力回路からの出力信号に応
じて制御される負荷の過電流を検出して前記カウンタを
クリアする過電流検出回路を設ける構成に第２の特徴を
有する。
［実施例］
以下本発明を充電スイッチに適用した一実施例につき図
面を参照しながら説明する。
面を参照しながら説明する。
先ず、電気的構成につき第１図に従って述べる。
１はクロックパルス発生回路たるパルス発振回路であり
、これは、第１の出力端子Ｏａから周期パルスＰ１ａを
出力し、第２の出力端子ｏｂから該周期パルスＰ１ａと
同期した同期パルスＰｔｂを出力し、第３の出力端子Ｏ
ＣからクロックパルスＰｔＣを出力し、第４の出力端子
Ｏｄがら電源相似電圧Ｖ１を出力するようになってい・
る。そして、このパルス発振回路１の第１の出力端子Ｏ
ａは投光手段２を形成する投光回路３の入力端子に接続
されている。そして、この投光回路３の出力端子は発光
ダイオードからなる投光素子４に接続されている。この
場合、投光回路３は周期パルスＰｌａに応じて投光素子
４からパルス変調光を投光させるようになっている。５
は検出手段たる受光検出手段であり、これは、フォトダ
イオードからなる受光素子６及び受光回路７を備えてお
り、その受光素子６は受光回路７の入力端子１に接続さ
れている。この受光回路７は、増幅回路、検波・積分回
路及び波形整形回路等からなるもので、その制御端子Ｃ
は前記パルス発振回路１の第２の出力端子ｏｂに接続さ
れており、受光素子６からの受光信号を同期パルスＰ１
ｂに応じて検出して出力端子Ｏから検出信号Ｓ７を出力
するようになっている。そして、この受光回路７の出力
端子０は出力回路８の入力端子Ｉに接続されている。こ
の出力回路８は、複数個のトランジスタ等を組合きて形
成されたもので、制御端子Ｃがロウレベルの非能動状態
にある時には入力端子Ｉに与えられる検出信号Ｓｙをト
ランジスタを介してアースに流し、制御端子Ｃがハイレ
ベルの能動状態にある時には入力端子■に与えられる検
出信号Ｓ７を出力端子Ｏからハイレベルの出力信号Ｓ８
として出力するようになっている。そして、この出力回
路８の出力端子Ｏは駆動用のＮＰＮ形のトランジスタ９
のベースに接続されており、そのトランジスタ９におい
て、コレクタは負荷たるリレー１０を介して直流Ｎ源電
圧ＶＣＣが印加される直流電源端子１１に接続され、エ
ミッタは後述する検出用抵抗１６を介してアースされて
いる。
、これは、第１の出力端子Ｏａから周期パルスＰ１ａを
出力し、第２の出力端子ｏｂから該周期パルスＰ１ａと
同期した同期パルスＰｔｂを出力し、第３の出力端子Ｏ
ＣからクロックパルスＰｔＣを出力し、第４の出力端子
Ｏｄがら電源相似電圧Ｖ１を出力するようになってい・
る。そして、このパルス発振回路１の第１の出力端子Ｏ
ａは投光手段２を形成する投光回路３の入力端子に接続
されている。そして、この投光回路３の出力端子は発光
ダイオードからなる投光素子４に接続されている。この
場合、投光回路３は周期パルスＰｌａに応じて投光素子
４からパルス変調光を投光させるようになっている。５
は検出手段たる受光検出手段であり、これは、フォトダ
イオードからなる受光素子６及び受光回路７を備えてお
り、その受光素子６は受光回路７の入力端子１に接続さ
れている。この受光回路７は、増幅回路、検波・積分回
路及び波形整形回路等からなるもので、その制御端子Ｃ
は前記パルス発振回路１の第２の出力端子ｏｂに接続さ
れており、受光素子６からの受光信号を同期パルスＰ１
ｂに応じて検出して出力端子Ｏから検出信号Ｓ７を出力
するようになっている。そして、この受光回路７の出力
端子０は出力回路８の入力端子Ｉに接続されている。こ
の出力回路８は、複数個のトランジスタ等を組合きて形
成されたもので、制御端子Ｃがロウレベルの非能動状態
にある時には入力端子Ｉに与えられる検出信号Ｓｙをト
ランジスタを介してアースに流し、制御端子Ｃがハイレ
ベルの能動状態にある時には入力端子■に与えられる検
出信号Ｓ７を出力端子Ｏからハイレベルの出力信号Ｓ８
として出力するようになっている。そして、この出力回
路８の出力端子Ｏは駆動用のＮＰＮ形のトランジスタ９
のベースに接続されており、そのトランジスタ９におい
て、コレクタは負荷たるリレー１０を介して直流Ｎ源電
圧ＶＣＣが印加される直流電源端子１１に接続され、エ
ミッタは後述する検出用抵抗１６を介してアースされて
いる。
さて、１２はカウンタ出力ホールド回路であり、以下こ
れについて述べる。即ち、１３はゲート回路たるアンド
回路であり、その第１の入力端子は前記パルス発振回路
１の第３の出力端子Ｏｃに接続されている。１４は４個
のＤ形フリップ７０ツブ回路１４ａ乃至１４ｄをカスケ
ード接続してなるカウンタであり、その入力端子たるフ
リップフロップ回路１４ａのクロック入力端子ＣＫは前
記アンド回路１３の出力端子に接続され、出力端子たる
フリツプフロツプ回路１４ｄのセット出力端子Ｑは前記
出力回路８の制ｍ＋端子Ｃに接続され、制御端子たるフ
リツプフロツプ回路１４ｄのリセット出力端子０は前記
アンド回路１３の第２の入力端子に接続されている。一
方、１５は前記検出用抵抗１６とともに過電流検出回路
１７を形成するＮＰＮ形のトランジスタであり、そのコ
レクタは前記フリップ７０ツブ回路１４ａ乃至１４ｄの
クリア端子Ｃしに接続されているとともに抵抗７８を介
して内部の定電圧出力端子１９に接続され、エミッタは
アースされ、ベースは抵抗２０を介して前記トランジス
タ９のエミッタに接続されている。而して、２１は後述
するカウンタリセット回路であり、その入力端子は前記
パルス発振回路１の第４の出力端子Ｏｄに接続され、出
力端子は抵抗２２を介してＮＰＮ形のトランジスタ２３
のベースに接続されている。そして、そのトランジスタ
２３において、コレクタは前記トランジスタ１５のコレ
クタに接続され、エミッタはアースされている。
れについて述べる。即ち、１３はゲート回路たるアンド
回路であり、その第１の入力端子は前記パルス発振回路
１の第３の出力端子Ｏｃに接続されている。１４は４個
のＤ形フリップ７０ツブ回路１４ａ乃至１４ｄをカスケ
ード接続してなるカウンタであり、その入力端子たるフ
リップフロップ回路１４ａのクロック入力端子ＣＫは前
記アンド回路１３の出力端子に接続され、出力端子たる
フリツプフロツプ回路１４ｄのセット出力端子Ｑは前記
出力回路８の制ｍ＋端子Ｃに接続され、制御端子たるフ
リツプフロツプ回路１４ｄのリセット出力端子０は前記
アンド回路１３の第２の入力端子に接続されている。一
方、１５は前記検出用抵抗１６とともに過電流検出回路
１７を形成するＮＰＮ形のトランジスタであり、そのコ
レクタは前記フリップ７０ツブ回路１４ａ乃至１４ｄの
クリア端子Ｃしに接続されているとともに抵抗７８を介
して内部の定電圧出力端子１９に接続され、エミッタは
アースされ、ベースは抵抗２０を介して前記トランジス
タ９のエミッタに接続されている。而して、２１は後述
するカウンタリセット回路であり、その入力端子は前記
パルス発振回路１の第４の出力端子Ｏｄに接続され、出
力端子は抵抗２２を介してＮＰＮ形のトランジスタ２３
のベースに接続されている。そして、そのトランジスタ
２３において、コレクタは前記トランジスタ１５のコレ
クタに接続され、エミッタはアースされている。
次に、本実施例の作用につき第２図及び第３図をも参照
して説明する。
して説明する。
今、第２図（ａ）に示すように電源を投入（オン）させ
ると（時刻ｔＩ）、パルス発振回路１゜投光回路３．受
光回路７．出力回路８及びカウンタ１４に直流電源が供
給されるとともに、直流電源端子１１に直流電源電圧Ｖ
ｃｃが印加され、そして、パルス発振回路１の第４の出
力端子Ｏｄの電源相似電圧Ｖ！が１２図（ｈ）に示すよ
うに直流電源電圧ｖＣＣの上昇に応じて上昇する。その
後、電源相似電圧Ｖ！が基準電圧ＶＲになると（時刻ｔ
２）、カウンタリセット回路２１が第２図（１）で示す
ようにハイレベルのリセットパルスＰ２１を出力するよ
うになり、これにより、トランジスタ２３がオンされて
そのコレクタ電位Ｖｅｘがロウレベルとなり、このハイ
レベルからロウレベルへの立下りによってカウンタ１４
を構成するフリップフロップ回路１４ａ乃至１４ｄはク
リアされてリセット状態（各セット出力端子Ｑのセット
出力信号がロウレベルで且つ各リセット出力端子０のリ
セット出力信号がハイレベル）になる。その後、電源投
入時から時間Ｔａだけ経過してパルス発振回路１の第４
の出力端子Ｏｄの電源相似電圧ｖ１が一応の安定電圧に
なると（時刻ｊ３）、パルス発振回路１が発振動作を開
始して周期パルスＰｌａ及び同期パルスＰｕｂを出力す
るとともに第２図（ｂ）で示すようにりＯツクパルスＰ
ｔＣを出力する。又、この時にはフリツプフロツプ回路
１４ｄのセット出力端子Ｑのセット出力信号は第２図（
ｆ）で示すようにロウレベルであるので、出力回路８は
非能動状態になっている。そして、フリップフロップ回
路１４ｄのリセット出力端子０のリセット出力信号が第
２図（Ｑ）で示すようにハイレベルであることから、パ
ルス発振回路１からのクロックパルスＰｔＣはアンド回
路１３を通してカウンタ１４に入力されるようになり、
該カウンタ１４はりａツクパルスＰ、ｃの立下りにより
順次トリガされてカウント動作を行なうようになり、各
７リツプフロツプ回路１４ａ乃至１４ｄのセット出力端
子Ｑのセット出力信号は第２図（Ｃ）乃至（ｆ）で示す
ようになる。その後、カウンタ１４がクロックパルスＰ
ｒｏを８個カウントしてカウント値が所定値たる「８」
となる一定１１ｉｆｆｌｔＴｂが経１す８と＜ｒＲ刻ｔ
、） 、カ’７ンタ１４の最終段の７リツプフロツプ回
路１４ｄのセット出力端子Ｑのセット出力信号がハイレ
ベル及びリセット出力端子０のリセット出力信号がロウ
レベルとなって、そのハイレベルのセット出力信号が作
動信号ＳＬ＆として出力されるようになり、このハイレ
ベルの作動信号８１ｍが制御端子Ｃに与えられる出力回
Ｍ８は能動状態になる。又、フリップフロップ回路１４
ｄのリセット出力端子ｄのリセット出力信号がロウレベ
ルになると、アンド回路１３はクロックパルスＰｔＣの
通過を阻止して該クロックパルスＰ１ｏのカウンタ１４
への入力が行なわれないようにするものであり、従って
、カウンタ１４はカウント動作を停止して作動信号８１
４を継続して出力することになる。このように、電源投
入時から一定時ｖＪＴａ ＋Ｔｂが経過するまでは出力
回路８が非能動状態にされるので、電源投入時の不安定
な状態で仮置受光回路７が誤って検出信＠Ｓ７を出力し
たとしても、出力回路８は出力信号Ｓ８を出力すること
はないものであり、誤動作が防止される。一方、パルス
発振回路１からの周期パルスＰｘａは投光回路３に与え
られるので、投光素子４は被検出部位に向けてパルス変
調光を投光するようになる。従って、前記一定時間Ｔａ
＋Ｔｂの経過後出力回路８が能動状態になった場合には
、投光素子４からのパルス変調光を被検出体が反射して
その反射パルス変調光を受光素子６が受光すると、受光
回路７は検出信号Ｓｒを出力するようになり、出力回路
８はこの検出信号Ｓ７を受けてハイレベルの出力信号Ｓ
８を出力しトランジスタ９のベースに与えるようになる
。これにより、トランジスタ９がオンしてリレー１０に
負荷電流を流すようになり、リレー１０が動作する。
ると（時刻ｔＩ）、パルス発振回路１゜投光回路３．受
光回路７．出力回路８及びカウンタ１４に直流電源が供
給されるとともに、直流電源端子１１に直流電源電圧Ｖ
ｃｃが印加され、そして、パルス発振回路１の第４の出
力端子Ｏｄの電源相似電圧Ｖ！が１２図（ｈ）に示すよ
うに直流電源電圧ｖＣＣの上昇に応じて上昇する。その
後、電源相似電圧Ｖ！が基準電圧ＶＲになると（時刻ｔ
２）、カウンタリセット回路２１が第２図（１）で示す
ようにハイレベルのリセットパルスＰ２１を出力するよ
うになり、これにより、トランジスタ２３がオンされて
そのコレクタ電位Ｖｅｘがロウレベルとなり、このハイ
レベルからロウレベルへの立下りによってカウンタ１４
を構成するフリップフロップ回路１４ａ乃至１４ｄはク
リアされてリセット状態（各セット出力端子Ｑのセット
出力信号がロウレベルで且つ各リセット出力端子０のリ
セット出力信号がハイレベル）になる。その後、電源投
入時から時間Ｔａだけ経過してパルス発振回路１の第４
の出力端子Ｏｄの電源相似電圧ｖ１が一応の安定電圧に
なると（時刻ｊ３）、パルス発振回路１が発振動作を開
始して周期パルスＰｌａ及び同期パルスＰｕｂを出力す
るとともに第２図（ｂ）で示すようにりＯツクパルスＰ
ｔＣを出力する。又、この時にはフリツプフロツプ回路
１４ｄのセット出力端子Ｑのセット出力信号は第２図（
ｆ）で示すようにロウレベルであるので、出力回路８は
非能動状態になっている。そして、フリップフロップ回
路１４ｄのリセット出力端子０のリセット出力信号が第
２図（Ｑ）で示すようにハイレベルであることから、パ
ルス発振回路１からのクロックパルスＰｔＣはアンド回
路１３を通してカウンタ１４に入力されるようになり、
該カウンタ１４はりａツクパルスＰ、ｃの立下りにより
順次トリガされてカウント動作を行なうようになり、各
７リツプフロツプ回路１４ａ乃至１４ｄのセット出力端
子Ｑのセット出力信号は第２図（Ｃ）乃至（ｆ）で示す
ようになる。その後、カウンタ１４がクロックパルスＰ
ｒｏを８個カウントしてカウント値が所定値たる「８」
となる一定１１ｉｆｆｌｔＴｂが経１す８と＜ｒＲ刻ｔ
、） 、カ’７ンタ１４の最終段の７リツプフロツプ回
路１４ｄのセット出力端子Ｑのセット出力信号がハイレ
ベル及びリセット出力端子０のリセット出力信号がロウ
レベルとなって、そのハイレベルのセット出力信号が作
動信号ＳＬ＆として出力されるようになり、このハイレ
ベルの作動信号８１ｍが制御端子Ｃに与えられる出力回
Ｍ８は能動状態になる。又、フリップフロップ回路１４
ｄのリセット出力端子ｄのリセット出力信号がロウレベ
ルになると、アンド回路１３はクロックパルスＰｔＣの
通過を阻止して該クロックパルスＰ１ｏのカウンタ１４
への入力が行なわれないようにするものであり、従って
、カウンタ１４はカウント動作を停止して作動信号８１
４を継続して出力することになる。このように、電源投
入時から一定時ｖＪＴａ ＋Ｔｂが経過するまでは出力
回路８が非能動状態にされるので、電源投入時の不安定
な状態で仮置受光回路７が誤って検出信＠Ｓ７を出力し
たとしても、出力回路８は出力信号Ｓ８を出力すること
はないものであり、誤動作が防止される。一方、パルス
発振回路１からの周期パルスＰｘａは投光回路３に与え
られるので、投光素子４は被検出部位に向けてパルス変
調光を投光するようになる。従って、前記一定時間Ｔａ
＋Ｔｂの経過後出力回路８が能動状態になった場合には
、投光素子４からのパルス変調光を被検出体が反射して
その反射パルス変調光を受光素子６が受光すると、受光
回路７は検出信号Ｓｒを出力するようになり、出力回路
８はこの検出信号Ｓ７を受けてハイレベルの出力信号Ｓ
８を出力しトランジスタ９のベースに与えるようになる
。これにより、トランジスタ９がオンしてリレー１０に
負荷電流を流すようになり、リレー１０が動作する。
ところで、上述したようにリレー１０が動作されている
状態において、該リレー１０に過電流が流れると、検出
用抵抗１６の端子間電圧Ｖｌｌｉが第３図（ａ）に示す
ように設定電圧ＶＳより大となってトランジスタ１５が
オンするようになり、そのトランジスタ１５のコレクタ
電位ＶＩＩＳが第３図（ｂ）で示ずようにロウレベルと
なり、カウンタ１４のフリツプフロツプ回路１４ａ乃至
１４ｄがクリアされてリセット状態になり、第３図（Ｃ
）で示すように作動信号８１４の出力が停止される。こ
れにより、出力回路８は非能動状態になって出力信号８
日の出力を停止するようになり、トランジスタ９がオフ
する。従って、その後は、カウンタ１４は前述同様にカ
ウント動作して一定時間−ｒ ｂ後に作動信号８１４を
出力し、これによって、出力回路８が能動状態になって
出力信号Ｓ８を出力しトランジスタ９をオンさせるが、
この時に、リレー１０に再び過電流が流れた場合には、
１〜ランジスタ１５が再びオンしてカウンタ１４がクリ
アされることになる。このように、負荷たるリレー１０
に過電流事故が発生した場合にはこれを速やかにしゃ断
し出力回路８のトランジスタ等の破壊を防止することが
できるものである。
状態において、該リレー１０に過電流が流れると、検出
用抵抗１６の端子間電圧Ｖｌｌｉが第３図（ａ）に示す
ように設定電圧ＶＳより大となってトランジスタ１５が
オンするようになり、そのトランジスタ１５のコレクタ
電位ＶＩＩＳが第３図（ｂ）で示ずようにロウレベルと
なり、カウンタ１４のフリツプフロツプ回路１４ａ乃至
１４ｄがクリアされてリセット状態になり、第３図（Ｃ
）で示すように作動信号８１４の出力が停止される。こ
れにより、出力回路８は非能動状態になって出力信号８
日の出力を停止するようになり、トランジスタ９がオフ
する。従って、その後は、カウンタ１４は前述同様にカ
ウント動作して一定時間−ｒ ｂ後に作動信号８１４を
出力し、これによって、出力回路８が能動状態になって
出力信号Ｓ８を出力しトランジスタ９をオンさせるが、
この時に、リレー１０に再び過電流が流れた場合には、
１〜ランジスタ１５が再びオンしてカウンタ１４がクリ
アされることになる。このように、負荷たるリレー１０
に過電流事故が発生した場合にはこれを速やかにしゃ断
し出力回路８のトランジスタ等の破壊を防止することが
できるものである。
このような本実施例によれば、次のような効果を得るこ
とができる。即ち、パルス発振回路１からのクロックパ
ルスＰｔＯをカウントしてこれが所定値になった時に出
力回路８を・能動状態にする作動信号８１４を出力する
カウンタ１４を設けるようにしたので、従来の如き大容
量で大形なコンデンサを用いる必要はなく、それだけ安
価になし得、ＩＣ化を図る場合にワンチップ化が可能に
なる。又、カウンタ１４が作動信＠Ｓ１４を出力した時
にはアンド回路１３により該カウンタ１４へのクロック
パルスＰｔＣの入力を阻止するようにしたので、カウン
タ１４はカウント動作を停止する。しかも、投光回路３
及び受光回路７に周期パルスＰｘａ及び同期パルスＰ１
ｂを与えるパルス発振回路１を利用してカウンタ１４用
のクロックパルスｐｉｅを発生させるようにしたので、
特別に専用のりＯツクパルス発生回路を設ける必要がな
く、一層安価になし得るものである。
とができる。即ち、パルス発振回路１からのクロックパ
ルスＰｔＯをカウントしてこれが所定値になった時に出
力回路８を・能動状態にする作動信号８１４を出力する
カウンタ１４を設けるようにしたので、従来の如き大容
量で大形なコンデンサを用いる必要はなく、それだけ安
価になし得、ＩＣ化を図る場合にワンチップ化が可能に
なる。又、カウンタ１４が作動信＠Ｓ１４を出力した時
にはアンド回路１３により該カウンタ１４へのクロック
パルスＰｔＣの入力を阻止するようにしたので、カウン
タ１４はカウント動作を停止する。しかも、投光回路３
及び受光回路７に周期パルスＰｘａ及び同期パルスＰ１
ｂを与えるパルス発振回路１を利用してカウンタ１４用
のクロックパルスｐｉｅを発生させるようにしたので、
特別に専用のりＯツクパルス発生回路を設ける必要がな
く、一層安価になし得るものである。
尚、上記実施例は本発明を光電スイッチに適用した場合
について述べたものであるが、例えば検出素子として検
出コイルを有する近接スイッチ等にも適用し得る等、検
出スイッチ全般に適用し得るものであり、従って、カウ
ンタ用に専用のクロックパルス発生回路を設けるように
してもよいものである。
について述べたものであるが、例えば検出素子として検
出コイルを有する近接スイッチ等にも適用し得る等、検
出スイッチ全般に適用し得るものであり、従って、カウ
ンタ用に専用のクロックパルス発生回路を設けるように
してもよいものである。
その他、本発明は上記し且つ図面に示す実施例にのみ限
定されるものではなく、例えばカウンタ１４の設定値を
変更することにより出力回路８の非能動状態を任意の時
間に設定し得る等、要旨を逸脱しない範囲内で適宜変形
して実施し得ることは勿論である。
定されるものではなく、例えばカウンタ１４の設定値を
変更することにより出力回路８の非能動状態を任意の時
間に設定し得る等、要旨を逸脱しない範囲内で適宜変形
して実施し得ることは勿論である。
［発明の効果］
本発明の検出スイッチは以上説明したように、クロック
パルスをカウントするカウンタにより電源投入時の誤動
作を防止するようにしたので、大容量で大形のコンデン
サを用いる必要がなく、ＩＣ化を図る場合にワンチップ
化が可能になり、安価になるとともに、カウンタに不必
要にカウント動作を行なわせることがなく、しかも、過
電流事故が発生した場合には速やかにしゃ断し出力回路
のトランジスタ等の破壊を防止し得るという優れた効果
を奏するものである。
パルスをカウントするカウンタにより電源投入時の誤動
作を防止するようにしたので、大容量で大形のコンデン
サを用いる必要がなく、ＩＣ化を図る場合にワンチップ
化が可能になり、安価になるとともに、カウンタに不必
要にカウント動作を行なわせることがなく、しかも、過
電流事故が発生した場合には速やかにしゃ断し出力回路
のトランジスタ等の破壊を防止し得るという優れた効果
を奏するものである。
図面は本発明の一実施例を示し、第１図は電気的構成を
示すブロック線図、第２図（ａ）乃至（＼）及び第３図
（ａ）乃至（Ｃ）は作用説明用の各部の信号波形図であ
る。 図面中、１はパルス発振回路（クロックパルス発生回路
）、２は投光手段、５は受光検出手段（検出手段）、８
は出力回路、１０はリレー（負荷）、１２はカウンタ出
力ホールド回路、１３はアンド回路（ゲート回路）、１
４はカウンタ、１７は過電流検出回路を示す。 １！！１ 図 第 ２図 第３図 手続補正書（方訓 昭和６０年 ８月 １３日 特願昭６０−８５０００号 ２、発明の名称 検出スイッチ ３、補正をする者 事件との関係 特許出願人 名称 サンクス株式会社 ４、代理人 〒４６０ 住所 名古屋市中区栄四丁目６番１５号６、補正の対象 明細書の図面の簡単な説明の欄。 ７、補正の内容 明細書第１５頁第１１行目から第１２行目にわたって記
載の「第２図（ａ ）乃至（ｉ ）及び第３図（ａ ）
乃至（Ｃ）は」を［第２図は作用説明用の各部の信号波
形図、第３図は過電流時の」と訂正する。
示すブロック線図、第２図（ａ）乃至（＼）及び第３図
（ａ）乃至（Ｃ）は作用説明用の各部の信号波形図であ
る。 図面中、１はパルス発振回路（クロックパルス発生回路
）、２は投光手段、５は受光検出手段（検出手段）、８
は出力回路、１０はリレー（負荷）、１２はカウンタ出
力ホールド回路、１３はアンド回路（ゲート回路）、１
４はカウンタ、１７は過電流検出回路を示す。 １！！１ 図 第 ２図 第３図 手続補正書（方訓 昭和６０年 ８月 １３日 特願昭６０−８５０００号 ２、発明の名称 検出スイッチ ３、補正をする者 事件との関係 特許出願人 名称 サンクス株式会社 ４、代理人 〒４６０ 住所 名古屋市中区栄四丁目６番１５号６、補正の対象 明細書の図面の簡単な説明の欄。 ７、補正の内容 明細書第１５頁第１１行目から第１２行目にわたって記
載の「第２図（ａ ）乃至（ｉ ）及び第３図（ａ ）
乃至（Ｃ）は」を［第２図は作用説明用の各部の信号波
形図、第３図は過電流時の」と訂正する。
Claims (1)
- 【特許請求の範囲】 １、被検出体の有無に応じて検出信号を出力する検出手
段と、この検出手段からの検出信号を受けて出力信号を
出力する出力回路と、クロックパルスを発生するクロッ
クパルス発生回路と、このクロックパルス発生回路から
のクロックパルスをカウントしこれが所定値になつた時
に前記出力回路を能動状態にする作動信号を出力するカ
ウンタと、このカウンタが作動信号を出力した時にその
カウンタに対する前記クロックパルスの入力を阻止する
ゲート回路とを具備してなる検出スイッチ。 ２、被検出体の有無に応じて検出信号を出力する検出手
段と、この検出手段からの検出信号を受けて出力信号を
出力する出力回路と、クロックパルスを発生するクロッ
クパルス発生回路と、このクロックパルス発生回路から
のクロックパルスをカウントしてこれが所定値になつた
時に前記出力回路を能動状態にする作動信号を出力する
カウンタと、このカウンタが作動信号を出力した時にそ
のカウンタに対する前記クロックパルスの入力を阻止す
るゲート回路と、前記出力回路の出力信号に応じて制御
される負荷の過電流を検出して前記カウンタをクリアさ
せる過電流検出回路とを具備してなる検出スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8500085A JPS61242417A (ja) | 1985-04-19 | 1985-04-19 | 検出スイツチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8500085A JPS61242417A (ja) | 1985-04-19 | 1985-04-19 | 検出スイツチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61242417A true JPS61242417A (ja) | 1986-10-28 |
Family
ID=13846377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8500085A Pending JPS61242417A (ja) | 1985-04-19 | 1985-04-19 | 検出スイツチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61242417A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01296711A (ja) * | 1988-05-24 | 1989-11-30 | Omron Tateisi Electron Co | 光電スイッチ |
| JPH0356808A (ja) * | 1989-07-26 | 1991-03-12 | Matsushita Electric Works Ltd | 光電スイッチ |
| JPH0415083U (ja) * | 1990-05-22 | 1992-02-06 | ||
| US5099113A (en) * | 1990-05-11 | 1992-03-24 | Idec Izumi Corporation | Photoelectrical switching circuit with frequency divider circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010916A (ja) * | 1983-06-30 | 1985-01-21 | Matsushita Electric Works Ltd | 光電スイツチ |
-
1985
- 1985-04-19 JP JP8500085A patent/JPS61242417A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010916A (ja) * | 1983-06-30 | 1985-01-21 | Matsushita Electric Works Ltd | 光電スイツチ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01296711A (ja) * | 1988-05-24 | 1989-11-30 | Omron Tateisi Electron Co | 光電スイッチ |
| JPH0356808A (ja) * | 1989-07-26 | 1991-03-12 | Matsushita Electric Works Ltd | 光電スイッチ |
| US5099113A (en) * | 1990-05-11 | 1992-03-24 | Idec Izumi Corporation | Photoelectrical switching circuit with frequency divider circuit |
| JPH0415083U (ja) * | 1990-05-22 | 1992-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58500864A (ja) | 電子点火装置又はその類似物に使用する雑音ブランカ回路 | |
| JPS5951177B2 (ja) | オ−トクリア信号発生回路 | |
| US4748352A (en) | Power source reset circuit for contactless switch | |
| JPS61242417A (ja) | 検出スイツチ | |
| US5677599A (en) | Circuit for driving an electroluminescent lamp | |
| EP0779711A2 (en) | A timer circuit | |
| JPS61222318A (ja) | パワ−オンリセツト回路 | |
| US3290515A (en) | Controlled pulse progression circuits with complementary transistors | |
| JPH10313240A (ja) | パワーオンリセット回路 | |
| JPH01128621A (ja) | チャージポンプ回路 | |
| JP3270865B2 (ja) | 電流切替回路 | |
| JP3278791B2 (ja) | 電子スイッチ | |
| JP2970054B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0749429Y2 (ja) | 光電スイッチ回路 | |
| JP3293044B2 (ja) | 光電スイッチ | |
| JP3198419B2 (ja) | 近接スイッチ | |
| KR100593761B1 (ko) | 에스엠피에스의 시스템 보호 회로 | |
| US3474352A (en) | D.c. to a.c. converter for use with battery driven clocks and the like | |
| JP2625892B2 (ja) | 電源投入時の誤動作防止回路 | |
| JPH063457Y2 (ja) | 集積回路 | |
| JP2582357Y2 (ja) | 時定数安定回路 | |
| KR950011623B1 (ko) | 팝노이즈 제거회로 | |
| JPS6352490B2 (ja) | ||
| JPS6020240Y2 (ja) | Ｒａｍのチップイネ−ブル信号発生回路 | |
| SU932599A1 (ru) | Блокинг-генератор |