JPS61242094A - 薄膜電子回路の製造方法 - Google Patents
薄膜電子回路の製造方法Info
- Publication number
- JPS61242094A JPS61242094A JP8380185A JP8380185A JPS61242094A JP S61242094 A JPS61242094 A JP S61242094A JP 8380185 A JP8380185 A JP 8380185A JP 8380185 A JP8380185 A JP 8380185A JP S61242094 A JPS61242094 A JP S61242094A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- electronic circuit
- substrate
- film electronic
- ion beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は通信機、計測機、電子制御機器などに利用でき
る薄膜回路に関し、フォトリソグラフィーによるエツチ
ング加工を必要としない薄膜電子回路の製造方法に関す
るものである。
る薄膜回路に関し、フォトリソグラフィーによるエツチ
ング加工を必要としない薄膜電子回路の製造方法に関す
るものである。
従来の技術
従来薄膜電子回路はまず第２図ａに示すように、基板１
ｏ１上にほぼ全面に導体層１０２を真空蓋、着、スパッ
タリング、イオンブレーティング等の真空加工法により
堆積させる。次に第２図すのように導体層１０２の上に
フォトレジスト１ｏ３を全面に塗布し乾燥する。さらに
露光、現像によりフォトレジスト１０３をパターニング
し第２図Ｃのようにする。次いで第２図ｄに示すように
導体材料のエツチングを湿式または乾式プロセスにより
行なった後、フォトレジストを除去し第２図ｅに示すよ
うな薄膜回路を得ることができる。
ｏ１上にほぼ全面に導体層１０２を真空蓋、着、スパッ
タリング、イオンブレーティング等の真空加工法により
堆積させる。次に第２図すのように導体層１０２の上に
フォトレジスト１ｏ３を全面に塗布し乾燥する。さらに
露光、現像によりフォトレジスト１０３をパターニング
し第２図Ｃのようにする。次いで第２図ｄに示すように
導体材料のエツチングを湿式または乾式プロセスにより
行なった後、フォトレジストを除去し第２図ｅに示すよ
うな薄膜回路を得ることができる。
発明が解決しようとする問題点
前記、従来の薄膜電子回路の製造法は、エツチング液に
よる基板の汚染が生ずることがあり、さらに露光用のマ
スクを必要とするため、回路パターンを変更する毎にマ
スクを変換しなければならない。このため、変換、調整
に時間がかかり、頻繁に回路パターンを変更する場合に
は能率が悪い。
よる基板の汚染が生ずることがあり、さらに露光用のマ
スクを必要とするため、回路パターンを変更する毎にマ
スクを変換しなければならない。このため、変換、調整
に時間がかかり、頻繁に回路パターンを変更する場合に
は能率が悪い。
またエツチングを行なうためレズストの塗布、現像、は
く離等の工程が必要となυ、工程が多くコスト高となる
など問題が多かった。
く離等の工程が必要となυ、工程が多くコスト高となる
など問題が多かった。
問題点を解決するための手段
本発明は前記従来の問題点を解決するため、イオン源よ
り導電性材料のイオンを発生させる工程と、電磁レンズ
によりイオンを収束させイオンビームとする工程と、イ
オンビームを偏向電極により自在に走査させる工程と、
基板上にイオンビームを衝突させ薄膜を堆積させる工程
とにより薄膜電子回路を製造するようにしている。
り導電性材料のイオンを発生させる工程と、電磁レンズ
によりイオンを収束させイオンビームとする工程と、イ
オンビームを偏向電極により自在に走査させる工程と、
基板上にイオンビームを衝突させ薄膜を堆積させる工程
とにより薄膜電子回路を製造するようにしている。
作 用
本発明では導電材料を収束イオンビームの状態で基板に
適用しているため、基板にスポット状に導電材料を堆積
させることができる。また収束イオンビームを偏向電極
により、任意の軌跡となるようにパターニングができる
ので；エツチングに依らずに必要な薄膜回路パターンを
得ることができる。
適用しているため、基板にスポット状に導電材料を堆積
させることができる。また収束イオンビームを偏向電極
により、任意の軌跡となるようにパターニングができる
ので；エツチングに依らずに必要な薄膜回路パターンを
得ることができる。
実施例
次に本発明を実施例により説明する。第１図は本発明の
薄膜電子回路の製造方法を示す図である。
薄膜電子回路の製造方法を示す図である。
装置は真空容器３内にイオン源４．第１の電磁レンズ６
、第２の電磁レンズ６、偏向電極７．排気口８等により
構成されている。真空容器３は排気口８より排気され１
０〜１０Ｔｏｒｒにしている。
、第２の電磁レンズ６、偏向電極７．排気口８等により
構成されている。真空容器３は排気口８より排気され１
０〜１０Ｔｏｒｒにしている。
イオン源４より生成されるイオンは加速され第１の電磁
レンズ５．第２の電磁レンズ６により細いビーム状に絞
られ基板１０表面に焦点を結び衝突する。このとき基板
１の上に導電層が堆積する。
レンズ５．第２の電磁レンズ６により細いビーム状に絞
られ基板１０表面に焦点を結び衝突する。このとき基板
１の上に導電層が堆積する。
イオンビームはこれと直交するＸ軸方向およびＹ軸方向
にビームを偏向させるためのｘ、Ｙ各１対の偏向電極に
よりその軌跡を制御される。このようにして第３図に示
すような導体層２を基板１の上に露光用のマスクを用い
ることなく、かつエツチングすることなく形成できる。
にビームを偏向させるためのｘ、Ｙ各１対の偏向電極に
よりその軌跡を制御される。このようにして第３図に示
すような導体層２を基板１の上に露光用のマスクを用い
ることなく、かつエツチングすることなく形成できる。
発明の効果
以上のように本発明によれば、収束イオンビームにより
基板上に直接導体層をパターニングでき、エツチングが
不要となるため、エツチング液ニよる基板の汚染がない
ためマイグレーション、電流リークなどの心配がなく、
しかも工程が簡単である。また露光用のマスクも不要で
あるため、回路パターンの変更が容易である。
基板上に直接導体層をパターニングでき、エツチングが
不要となるため、エツチング液ニよる基板の汚染がない
ためマイグレーション、電流リークなどの心配がなく、
しかも工程が簡単である。また露光用のマスクも不要で
あるため、回路パターンの変更が容易である。
第１図は本発明の一実施例における薄膜回路の製造方法
を示す説明図、第２図ａ−ｅは従来の薄膜回路の製造工
程を示す断面図、第３図は本発明の一実施例によって得
た薄膜回路基板の断面図である。 １．１０１・・・・・・基板、２ 、１０２・・・・・
・導体層、４・・・・・・イオン源、７・−・・−・偏
向電極。 代理人の氏名 弁理士 中 尾 敏 男 はが１名４−
４オンン原 ５−−−オｆｓ４ｆ’ぷ鉦しンス゛ ６−−第２Ｑ・・ ７−傷勾Ｖ砥 δ−ｊＱ粂口
を示す説明図、第２図ａ−ｅは従来の薄膜回路の製造工
程を示す断面図、第３図は本発明の一実施例によって得
た薄膜回路基板の断面図である。 １．１０１・・・・・・基板、２ 、１０２・・・・・
・導体層、４・・・・・・イオン源、７・−・・−・偏
向電極。 代理人の氏名 弁理士 中 尾 敏 男 はが１名４−
４オンン原 ５−−−オｆｓ４ｆ’ぷ鉦しンス゛ ６−−第２Ｑ・・ ７−傷勾Ｖ砥 δ−ｊＱ粂口
Claims (1)
- イオン源より導電性材料のイオンを発生させる工程と
、電磁レンズによりイオンを収束させイオンビームとす
る工程と、イオンビームを偏向電極により自在に走査さ
せる工程と、基板上にイオンビームを衝突させ薄膜を堆
積させる工程とからなる薄膜電子回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8380185A JPS61242094A (ja) | 1985-04-19 | 1985-04-19 | 薄膜電子回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8380185A JPS61242094A (ja) | 1985-04-19 | 1985-04-19 | 薄膜電子回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61242094A true JPS61242094A (ja) | 1986-10-28 |
Family
ID=13812759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8380185A Pending JPS61242094A (ja) | 1985-04-19 | 1985-04-19 | 薄膜電子回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61242094A (ja) |
-
1985
- 1985-04-19 JP JP8380185A patent/JPS61242094A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5269882A (en) | Method and apparatus for fabrication of thin film semiconductor devices using non-planar, exposure beam lithography | |
| US4396458A (en) | Method for forming planar metal/insulator structures | |
| US4202914A (en) | Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask | |
| GB1434766A (en) | Micro-miniature electronic components | |
| US4814244A (en) | Method of forming resist pattern on substrate | |
| JPS5851412B2 (ja) | 半導体装置の微細加工方法 | |
| JPH02207418A (ja) | 銅薄膜パターニング方法 | |
| JPS61242094A (ja) | 薄膜電子回路の製造方法 | |
| JPS6070170A (ja) | 金属層付着方法 | |
| US4900696A (en) | Method for patterning photo resist film | |
| JPH04263490A (ja) | 薄膜回路の製造方法 | |
| JPH01171246A (ja) | 超伝導体配線の形成方法 | |
| US4647523A (en) | Production of a resist image | |
| KR930008186A (ko) | 패터닝 방법 | |
| US3585091A (en) | Method for etching thin layers of oxide or nitride | |
| JPH0117253B2 (ja) | ||
| CA2089240C (en) | Method and apparatus for fabrication of thin film semiconductor devices using non-planar, exposure beam lithography | |
| JPH0774076A (ja) | 導電性レジスト膜及び半導体装置の製造方法 | |
| JPS61142740A (ja) | 電子ビ−ム露光方法 | |
| JPH09162163A (ja) | 半導体装置の製造方法 | |
| JPS62204532A (ja) | 超微細構造デバイスの製造方法 | |
| JPS60120526A (ja) | 微細パタン形成法 | |
| JPS6295856A (ja) | 金属パタ−ン形成方法 | |
| JPH01304457A (ja) | パターン形成方法 | |
| JPS63278333A (ja) | パタ−ン形成方法 |