JPS61239633A - 検査装置 - Google Patents
検査装置Info
- Publication number
- JPS61239633A JPS61239633A JP60079282A JP7928285A JPS61239633A JP S61239633 A JPS61239633 A JP S61239633A JP 60079282 A JP60079282 A JP 60079282A JP 7928285 A JP7928285 A JP 7928285A JP S61239633 A JPS61239633 A JP S61239633A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- cpu
- unit
- chip
- inspected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Calibration Of Command Recording Devices (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は検査装置に関する。
〔発明の技術的背景およびその問題点〕ファクトリオー
トメーシロン（ＦＡ）の発達にともない生産システムの
自動化が急速に進展し、生産ラインや個々の実装装置を
自動化している。
トメーシロン（ＦＡ）の発達にともない生産システムの
自動化が急速に進展し、生産ラインや個々の実装装置を
自動化している。
このような自動化が進むと、夫々のラインに実装毎に検
査ラインを設け、歩留りの向上をはかっている。従来、
これらの自動化ラインでは、大部分の装置が１台の情報
処理装置（ＣＰＵ）によって搬送制御、位置決め制御、
実装制御、検査制御など全てを監視制御している０複数
の情報処理装置を使う場合でも、その目的は一部の情報
処理速度を向上させるのが目的であり、装置全体を機能
的に分類・モジュール化したものはなかった。
査ラインを設け、歩留りの向上をはかっている。従来、
これらの自動化ラインでは、大部分の装置が１台の情報
処理装置（ＣＰＵ）によって搬送制御、位置決め制御、
実装制御、検査制御など全てを監視制御している０複数
の情報処理装置を使う場合でも、その目的は一部の情報
処理速度を向上させるのが目的であり、装置全体を機能
的に分類・モジュール化したものはなかった。
このように１台のＣＰＵにより搬送制御や検査
′□機能を記憶した装置で構成した場合、機能拡張・工
。ｌ＆、５゜えやや、□。−ゆゎ、７ 、゛らず、ま
た作業速度が遅く、調整作業も能率が悪 、、。
′□機能を記憶した装置で構成した場合、機能拡張・工
。ｌ＆、５゜えやや、□。−ゆゎ、７ 、゛らず、ま
た作業速度が遅く、調整作業も能率が悪 、、。
いなどの欠点があった。
″ミ゛〔発明の目的〕
・この発明は上記点に鑑みなされたもので
、検査速度の高速化および機能の拡充をはかった検査装
置を提供するものである。
″ミ゛〔発明の目的〕
・この発明は上記点に鑑みなされたもので
、検査速度の高速化および機能の拡充をはかった検査装
置を提供するものである。
すなわち、自動的に搬送された被検査体につい
□て予め定められた検査項目を自動的に検査する装置に
おいて、上記自動的に検査するＣＰＵを検査専用に設け
ることを特徴とする検査装置を得るものである。
□て予め定められた検査項目を自動的に検査する装置に
おいて、上記自動的に検査するＣＰＵを検査専用に設け
ることを特徴とする検査装置を得るものである。
次に本発明装置を半導体ペレットの外観自動検査装置に
適用した実施例を図面を参照して説明する。ＣＰＵは半
導体ペレット例えばＬＳＩチップ（ＩＡ）の搬送系（２
）と検査部（３）に夫々独立して設けた例である。まず
搬送系（２）は操作パネル（４）の操作でスタートする
。即ち、予めトレーストッカ（５）にＬ８■チップＣＩ
Ａ）を多数トレ内に予め定められた方向、上下を合わせ
て保管される。このトレーストッカ（５）からインデッ
クス部においてピックアップヘッド（６）によりトレー
ストッカ（５）から１個ずつ取り挙げ、矢印（７）の方
向にヘッド（６）を回転させてＬＳＩチップ（ＩＡ）を
移送する。即ち、回転テーブル（８）上にヘット責６）
に１８０度回転して載置する。ＬＳＩチップ（ＩＡ）を
回転テーブル（８）上に載置した後。
適用した実施例を図面を参照して説明する。ＣＰＵは半
導体ペレット例えばＬＳＩチップ（ＩＡ）の搬送系（２
）と検査部（３）に夫々独立して設けた例である。まず
搬送系（２）は操作パネル（４）の操作でスタートする
。即ち、予めトレーストッカ（５）にＬ８■チップＣＩ
Ａ）を多数トレ内に予め定められた方向、上下を合わせ
て保管される。このトレーストッカ（５）からインデッ
クス部においてピックアップヘッド（６）によりトレー
ストッカ（５）から１個ずつ取り挙げ、矢印（７）の方
向にヘッド（６）を回転させてＬＳＩチップ（ＩＡ）を
移送する。即ち、回転テーブル（８）上にヘット責６）
に１８０度回転して載置する。ＬＳＩチップ（ＩＡ）を
回転テーブル（８）上に載置した後。
’ −ｙ ）”（６１１ｄ ） Ｖ −Ｚ ） ｙ
カ（５）、５ｍ１ｌＣ＠６゜ケヨ。
カ（５）、５ｍ１ｌＣ＠６゜ケヨ。
転テーブル（８）を第１図において９０度上方に回転さ
せ、位置決め部（９）に移動する。この位置決め部（９
）でＸＹ方向の位置決めを自動的に行った後、上記回転
テーブル（８）をさらに９０度回転させて検査部（３）
に移動する。この検査部（３）で検査後、上記回転テー
ブル（８）を９０度回転させ、インデックス部Ｃ１１に
移動する。このインデックス部（ＩＩでは上記検査の結
果不良とｑγば、ピックアップヘッドαＤにより不良の
Ｌ８Ｉチップ（ＩＡ）を排除部０りに移動する。他方良
品のＬＳＩチップＣＩＡ）についてはそのままの
°。
せ、位置決め部（９）に移動する。この位置決め部（９
）でＸＹ方向の位置決めを自動的に行った後、上記回転
テーブル（８）をさらに９０度回転させて検査部（３）
に移動する。この検査部（３）で検査後、上記回転テー
ブル（８）を９０度回転させ、インデックス部Ｃ１１に
移動する。このインデックス部（ＩＩでは上記検査の結
果不良とｑγば、ピックアップヘッドαＤにより不良の
Ｌ８Ｉチップ（ＩＡ）を排除部０りに移動する。他方良
品のＬＳＩチップＣＩＡ）についてはそのままの
°。
状態で回転テーブル（８）を９０度回転させ、最初のス
タート位置に戻る。このスタート位置から上記トレース
トッカ（５）の空の位置にヘッド（６）により移送する
。このようにＬＳＩチップｆｌ）の搬送制御は、ＬＳＩ
チップ（ＩＢ、ｔｃ、ＩＤ）について、１個移送する毎
ＫＬＳＩチップ（１）を順次移送させ、回転テーブル（
８）の各載置場所（９）（３）Ｑ（［−］イテＬ ８
Ｉ ｆ ッ７’（１）が存在する配置に設定される。こ
の搬送系（２）の上記のように自動搬送・位置決め・排
除の各作業について専用のＣＰＵ （情報処理装置）を
用いる。
タート位置に戻る。このスタート位置から上記トレース
トッカ（５）の空の位置にヘッド（６）により移送する
。このようにＬＳＩチップｆｌ）の搬送制御は、ＬＳＩ
チップ（ＩＢ、ｔｃ、ＩＤ）について、１個移送する毎
ＫＬＳＩチップ（１）を順次移送させ、回転テーブル（
８）の各載置場所（９）（３）Ｑ（［−］イテＬ ８
Ｉ ｆ ッ７’（１）が存在する配置に設定される。こ
の搬送系（２）の上記のように自動搬送・位置決め・排
除の各作業について専用のＣＰＵ （情報処理装置）を
用いる。
また、上記検査部（３）では次の検査を行うために専用
のＣＰＵを検査部（３）に内蔵させる。さらにこの検査
部（３）は増税可能に取り付け、ＬＳＩチップ（１）の
種類による検査項目や検査内容の相異に対応させると極
めてよい。この検査部（３）では例えば次のような内容
を実普する。即ち検査部（３）に搬送されたＬＳＩチッ
プ（１）について光電変換手段例えば■ＴＶカメラ０階
で撮像し、このカメラＯｌの画像信号を２値化したのち
パターン認識技術で次の検査を行う。ＬＳＩチップ（１
）の外観検査例えば割れ、カケ、ゴミの有無などの検査
を行う。この時、照明制御、焦点合わせ、Ｘ−Ｙテーブ
ルの移動制御によ名撮像位置合わせなどの制御も、専用
ＣＰＵで゛実行する。
のＣＰＵを検査部（３）に内蔵させる。さらにこの検査
部（３）は増税可能に取り付け、ＬＳＩチップ（１）の
種類による検査項目や検査内容の相異に対応させると極
めてよい。この検査部（３）では例えば次のような内容
を実普する。即ち検査部（３）に搬送されたＬＳＩチッ
プ（１）について光電変換手段例えば■ＴＶカメラ０階
で撮像し、このカメラＯｌの画像信号を２値化したのち
パターン認識技術で次の検査を行う。ＬＳＩチップ（１
）の外観検査例えば割れ、カケ、ゴミの有無などの検査
を行う。この時、照明制御、焦点合わせ、Ｘ−Ｙテーブ
ルの移動制御によ名撮像位置合わせなどの制御も、専用
ＣＰＵで゛実行する。
上記動作のフローを第２図に示めす。このようにＣＰＵ
を搬送系（２）と検査系（３）について夫々専用のＣＰ
Ｕを設けているので搬送・位置決め制御しながら検査を
実行することができる。即ち並列処理が可能となる。従
って高速化が達成される。□上記実施例では、２つのＣ
ＰＵで制御した例について説明したが、３つのＣＰＵ、
４つのＣＰＵと機能を分担させてもよい。
を搬送系（２）と検査系（３）について夫々専用のＣＰ
Ｕを設けているので搬送・位置決め制御しながら検査を
実行することができる。即ち並列処理が可能となる。従
って高速化が達成される。□上記実施例では、２つのＣ
ＰＵで制御した例について説明したが、３つのＣＰＵ、
４つのＣＰＵと機能を分担させてもよい。
さらにまた上記実施例では搬送・位置決め、検 １
、査の実施例について説明したが、ワイヤポンディ
・１ト ング後検査、ダイボンディング後検査、チップツ
。
、査の実施例について説明したが、ワイヤポンディ
・１ト ング後検査、ダイボンディング後検査、チップツ
。
１、′
ウンタ後検査などの実装後検査する装置に適用し
・。
・。
４、］
てもよい。さらにまた、第３図は第２図の他の実
、流側である。即ち、回転テーブル（８）の搬送系につ
゛いて、位置決め手段として、Ｘ−Ｙテーブルを制
御して位置決めする手段のソレノイドコイルへの電流量
の制御、センサの動作などをプログラマルにコントロー
ルする手段、操作盤の制御などをフロッピーディスクを
用いて制御するようにしてもよい。
、流側である。即ち、回転テーブル（８）の搬送系につ
゛いて、位置決め手段として、Ｘ−Ｙテーブルを制
御して位置決めする手段のソレノイドコイルへの電流量
の制御、センサの動作などをプログラマルにコントロー
ルする手段、操作盤の制御などをフロッピーディスクを
用いて制御するようにしてもよい。
以上説明したように本発明装置によれば検査専用のＣＰ
Ｕで検査するので差し換えが可能な構成にすることもで
き、また高速処理が可能となる。
Ｕで検査するので差し換えが可能な構成にすることもで
き、また高速処理が可能となる。
第１図は本発明装置の実施例を説明するための構成図、
第２図は第１の動作を示めすフローチャート、第３図は
第２図の他の実施例を示めすフロ−チャートである。 ２・・・搬送系、 ３・・・検査部、 ８・・・回転テーブル、 ９・・・位置決め部、１０
・・・インデックス部％ １３−Ｉ Ｔ ｖカメラ。
第２図は第１の動作を示めすフローチャート、第３図は
第２図の他の実施例を示めすフロ−チャートである。 ２・・・搬送系、 ３・・・検査部、 ８・・・回転テーブル、 ９・・・位置決め部、１０
・・・インデックス部％ １３−Ｉ Ｔ ｖカメラ。
Claims (3)
- （１）自動的に搬送された被検査体について予め定めら
れた検査項目を自動的に検査する装置において、上記自
動的に検査するＣＰＵを検査専用に設けることを特徴と
する検査装置。 - （２）検査専用ＣＰＵを含む検査装置を着脱交換自在に
設けたことを特徴とする特許請求の範囲第１項記載の検
査装置。 - （３）被検査体は半導体集積回路の外観形状、ゴミであ
る特許請求の範囲第１項記載の検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60079282A JPS61239633A (ja) | 1985-04-16 | 1985-04-16 | 検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60079282A JPS61239633A (ja) | 1985-04-16 | 1985-04-16 | 検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61239633A true JPS61239633A (ja) | 1986-10-24 |
Family
ID=13685506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60079282A Pending JPS61239633A (ja) | 1985-04-16 | 1985-04-16 | 検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61239633A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100629921B1 (ko) | 2004-09-07 | 2006-09-28 | 에스피반도체통신 주식회사 | 반도체 패키지의 테스트 핸들러 및 그 검사 방법 |
-
1985
- 1985-04-16 JP JP60079282A patent/JPS61239633A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100629921B1 (ko) | 2004-09-07 | 2006-09-28 | 에스피반도체통신 주식회사 | 반도체 패키지의 테스트 핸들러 및 그 검사 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103247558B (zh) | 基板处理装置和基板处理方法 | |
| US20120175334A1 (en) | Overhead hoist transport system and operating method thereof | |
| KR102219591B1 (ko) | 반도체 제조 장치 및 반도체 장치의 제조 방법 | |
| CN101490833B (zh) | 容量减少的载物台，传送，加载端口，缓冲系统 | |
| KR20190032195A (ko) | 반도체 제조 장치 및 반도체 장치의 제조 방법 | |
| JPS61239633A (ja) | 検査装置 | |
| US20240163560A1 (en) | Image acquisition system and method, and display panel processing device | |
| CN110672600B (zh) | 一种滤光片在线检测设备及方法 | |
| JPS5823449A (ja) | Ｉｃ位置決め装置 | |
| JP2007238268A (ja) | ワーク搬送装置およびワーク搬送方法 | |
| JP4421281B2 (ja) | 部品認識方法、部品認識装置、表面実装機、部品試験装置および基板検査装置 | |
| JP2013205340A (ja) | ディスク表面検査方法及びその装置 | |
| JPH08145895A (ja) | Ｉｃチップ外観検査装置 | |
| JP2800023B2 (ja) | 半導体基板の製造方法 | |
| KR102518344B1 (ko) | 반도체 다이 본딩용 장치 및 그 방법 | |
| JPS60227431A (ja) | ダイボンデイング状態の検査装置 | |
| JPS5944778B2 (ja) | 半導体ペレツト外観検査方法 | |
| JP2503425B2 (ja) | ウエハ検査装置 | |
| JP2000138270A (ja) | 自動欠陥分類装置及び自動欠陥検査装置 | |
| JPH08330390A (ja) | ピックアップ装置及びピックアップ方法 | |
| WO2023062866A1 (ja) | 切断装置、及び切断品の製造方法 | |
| JPH06132325A (ja) | ダイボンディング装置 | |
| JPH08247740A (ja) | チップ部品の外観検査装置 | |
| JPH04340740A (ja) | 重欠点異物自動検査装置及び検査方法 | |
| JP4509537B2 (ja) | 部品認識装置、表面実装機および部品試験装置 |