JPS6123883Y2 - - Google Patents
Info
- Publication number
- JPS6123883Y2 JPS6123883Y2 JP10078979U JP10078979U JPS6123883Y2 JP S6123883 Y2 JPS6123883 Y2 JP S6123883Y2 JP 10078979 U JP10078979 U JP 10078979U JP 10078979 U JP10078979 U JP 10078979U JP S6123883 Y2 JPS6123883 Y2 JP S6123883Y2
- Authority
- JP
- Japan
- Prior art keywords
- knob
- switch
- tuning
- circuit
- oscillation frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
Description
【考案の詳細な説明】
この考案は、マニユアルチユーニング用摘子を
備えたシンセサイザー式受信機において、前記摘
子の操作の如何にかかわらず安定に動作させるよ
うにしたシンセサイザー式受信機に関する。
備えたシンセサイザー式受信機において、前記摘
子の操作の如何にかかわらず安定に動作させるよ
うにしたシンセサイザー式受信機に関する。
一般に、PLLシンセサイザー方式のラジオ受信
機やテレビジヨン受像機等においては、選局方法
として、アツプまたはダウン方向へのサーチ選局
およびワンタツチ選局できるプリセツト選局の他
に、ロータリー式のマニユアルチユーニング用摘
子を操作してマニユアル選局できるようになつて
いる。このマニユアル選局の構成は、コントロー
ル部のICがアツプダウンカウント方式に構成さ
れているから、ロータリー式のチユーニング用摘
子の操作により回転する2個のスイツチを、1軸
のエンドレススイツチにより形成し、一方のスイ
ツチが高速でオンオフを繰り返すようにし、かつ
他方のスイツチが回転方向によりアツプ用接点ま
たはダウン用接点に選択的に接続されるようにな
つている。しかし、チユーニング用摘子をあまり
早く回転させ過ぎると、一方のスイツチのオンオ
フにより生じるパルスの周期が短くなり、自走型
発振器の発振周波数により決定されるコントロー
ル部の動作基準用のタイミングクロツクより前記
パルスの方が早くなつてしまい、コントロール部
カウントの動作がチユーニング用パルスに追従で
きない不都合が生じる。そこで、コントロール部
の発振周波数を高くすることも考えられるが、他
の操作部に対する影響により自ずと限度がある。
機やテレビジヨン受像機等においては、選局方法
として、アツプまたはダウン方向へのサーチ選局
およびワンタツチ選局できるプリセツト選局の他
に、ロータリー式のマニユアルチユーニング用摘
子を操作してマニユアル選局できるようになつて
いる。このマニユアル選局の構成は、コントロー
ル部のICがアツプダウンカウント方式に構成さ
れているから、ロータリー式のチユーニング用摘
子の操作により回転する2個のスイツチを、1軸
のエンドレススイツチにより形成し、一方のスイ
ツチが高速でオンオフを繰り返すようにし、かつ
他方のスイツチが回転方向によりアツプ用接点ま
たはダウン用接点に選択的に接続されるようにな
つている。しかし、チユーニング用摘子をあまり
早く回転させ過ぎると、一方のスイツチのオンオ
フにより生じるパルスの周期が短くなり、自走型
発振器の発振周波数により決定されるコントロー
ル部の動作基準用のタイミングクロツクより前記
パルスの方が早くなつてしまい、コントロール部
カウントの動作がチユーニング用パルスに追従で
きない不都合が生じる。そこで、コントロール部
の発振周波数を高くすることも考えられるが、他
の操作部に対する影響により自ずと限度がある。
この考案は、前記従来の問題点に留意し、チユ
ーニング用摘子を操作しているマニユアル選局時
のみコントロール部のタイミングクロツク周波数
を高くするとともに、チユーニング用摘子を操作
しない通常のサーチ選局,プリセツト選局時で
は、コントロール部のタイミングクロツク周波数
を最適の周波数にするようにしたものであり、つ
ぎにこの考案を、その1実施例を示した図面とと
もに詳細に説明する。
ーニング用摘子を操作しているマニユアル選局時
のみコントロール部のタイミングクロツク周波数
を高くするとともに、チユーニング用摘子を操作
しない通常のサーチ選局,プリセツト選局時で
は、コントロール部のタイミングクロツク周波数
を最適の周波数にするようにしたものであり、つ
ぎにこの考案を、その1実施例を示した図面とと
もに詳細に説明する。
FMラジオ受信機に適用した第1図において、
1はアンテナ、2はラジオ受信機のFMフロント
エンドであり、可変容量ダイオードを用いて構成
された電圧制御形の局部発振回路3を有する。4
はFM中間周波増幅回路、5は局部発振回路3の
FM局部発振周波数を1/8または1/4に分周するプ
リスケーラ、6はC−MOSICからなるPLL(フ
エーズ・ロツク・ループ)部であり、ラツチ付プ
ログラマブルカウンタ,基準周波数信号発生器,
基準周波数分周器,プログラマブルカウンタを通
じて出力された分周周波数を基準周波数と比較す
るための位相比較器,ローパスフイルタ用FET
および一致回路等により構成されており、局部発
振回路3,プリスケーラ5およびPLL部6により
PLLシンセサイザー形式の電子同調回路が構成さ
れ、プログラマブルカウンタおよび一致回路を通
じて出力された局部発振周波数の分周出力を、位
相比較器で基準周波数と比較し、この比較による
位相差に比例した信号電圧を、ローパスフイルタ
用FETを通じて局部発振回路3に帰還し、局部
発振周波数を制御する。7はC−MOSICからな
るアツプダウンカウント方式のコントロール部で
あり、放送周波数に対応した種々のデジタル値を
記憶しており、ダイナミツク動作を行なうための
自走型発振器8を備え、この発振器8の発振周波
数をタイミングクロツクとしてダイナミツク動作
し、コントロール部7からPLL部6や操作部に制
御用の信号を送るとともにコントロール部7から
の信号が入力される。9,10はコントロール部
7の発振器8の発振周波数を決定する時定数回路
(CR)を構成するコンデンサおよび抵抗、11は
コントロール部7の信号を内蔵のデコーダにより
コード化して表示素子を駆動する表示部、12は
FMプリセツト選局用スイツチ部、13はマニユ
アルチユーニング用スイツチ部であり、マニユア
ルチユーニング用摘子(図示せず)の回転により
一体に回転する1軸エンドレスの2個のスイツチ
S1,S2が直流電源端子+Bに直列接続され、
第1スイツチS1と第2スイツチS2の接続点に
単安定マルチバイブレータ等の時限回路14が接
続され、第2スイツチS2のアツプ用接点Uおよ
びダウン用接点Dがコントロール部7に接続され
ている。15はベース等の制御端が時限回路14
に接続されたトランジスタ等のスイツチング素子
であり、一端が抵抗等のインピーダンス素子16
を介してコントロール部7の発振器8に接続さ
れ、他端がアースされている。
1はアンテナ、2はラジオ受信機のFMフロント
エンドであり、可変容量ダイオードを用いて構成
された電圧制御形の局部発振回路3を有する。4
はFM中間周波増幅回路、5は局部発振回路3の
FM局部発振周波数を1/8または1/4に分周するプ
リスケーラ、6はC−MOSICからなるPLL(フ
エーズ・ロツク・ループ)部であり、ラツチ付プ
ログラマブルカウンタ,基準周波数信号発生器,
基準周波数分周器,プログラマブルカウンタを通
じて出力された分周周波数を基準周波数と比較す
るための位相比較器,ローパスフイルタ用FET
および一致回路等により構成されており、局部発
振回路3,プリスケーラ5およびPLL部6により
PLLシンセサイザー形式の電子同調回路が構成さ
れ、プログラマブルカウンタおよび一致回路を通
じて出力された局部発振周波数の分周出力を、位
相比較器で基準周波数と比較し、この比較による
位相差に比例した信号電圧を、ローパスフイルタ
用FETを通じて局部発振回路3に帰還し、局部
発振周波数を制御する。7はC−MOSICからな
るアツプダウンカウント方式のコントロール部で
あり、放送周波数に対応した種々のデジタル値を
記憶しており、ダイナミツク動作を行なうための
自走型発振器8を備え、この発振器8の発振周波
数をタイミングクロツクとしてダイナミツク動作
し、コントロール部7からPLL部6や操作部に制
御用の信号を送るとともにコントロール部7から
の信号が入力される。9,10はコントロール部
7の発振器8の発振周波数を決定する時定数回路
(CR)を構成するコンデンサおよび抵抗、11は
コントロール部7の信号を内蔵のデコーダにより
コード化して表示素子を駆動する表示部、12は
FMプリセツト選局用スイツチ部、13はマニユ
アルチユーニング用スイツチ部であり、マニユア
ルチユーニング用摘子(図示せず)の回転により
一体に回転する1軸エンドレスの2個のスイツチ
S1,S2が直流電源端子+Bに直列接続され、
第1スイツチS1と第2スイツチS2の接続点に
単安定マルチバイブレータ等の時限回路14が接
続され、第2スイツチS2のアツプ用接点Uおよ
びダウン用接点Dがコントロール部7に接続され
ている。15はベース等の制御端が時限回路14
に接続されたトランジスタ等のスイツチング素子
であり、一端が抵抗等のインピーダンス素子16
を介してコントロール部7の発振器8に接続さ
れ、他端がアースされている。
つぎに、前記実施例の動作を、第2図を参照し
て説明する。
て説明する。
マニユアル選局を行なう場合、マニユアルチユ
ーニング用摘子を回転させると、第1スイツチS
1が高速でオンオフを繰り返すとともに、チユー
ニング用摘子を右方向に回転させた時は、第2ス
イツチS2がアツプ用接点Uに接続され、かつチ
ユーニング用摘子を左方向に回転させた時は、第
2スイツチS2がダウン用接点Dに接続され、直
流電源端子+Bからの直流電流が第1スイツチS
1のスイツチングによつてパルスに変換されると
ともに、該パルスが、第2スイツチS2のアツプ
用接点Uまたはダウン用接点Dを介してコントロ
ール部7に入力される。この時、コントロール部
7が接点UまたはDを介して入力されたチユーニ
ング用パルスをカウントしてPLL部6の選局を制
御する。また、第2図a図に示す第1スイツチS
1のパルスが、トリガパルスとして時限回路14
に入力され、時限回路14が駆動して同b図に示
すように一定時間出力する。但し、時限回路14
にトリガパルスが連続的に加えられた場合は、時
限回路14から出力される時間が長くなる。すな
わち、チユーニング用摘子を回転させている時の
み時限回路14から出力され、時限回路14の出
力によりスイツチング素子15がオン状態となつ
てインピーダンス素子16がコンデンサ9および
抵抗10に並列接続されたことになり、時定数回
路(CR)の時定数が小さくなる。言い換える
と、コントロール部7の発振器8の発振周波数の
発振定数が変化され、発振周波数が高くなる。し
たがつて、チユーニング用摘子を早く回転させて
も、スイツチS2を介してコントロール部7に入
力されるチユーニング用パルスがタイミングパル
スより早くならず、コントロール部7の動作に支
障をきたさない。
ーニング用摘子を回転させると、第1スイツチS
1が高速でオンオフを繰り返すとともに、チユー
ニング用摘子を右方向に回転させた時は、第2ス
イツチS2がアツプ用接点Uに接続され、かつチ
ユーニング用摘子を左方向に回転させた時は、第
2スイツチS2がダウン用接点Dに接続され、直
流電源端子+Bからの直流電流が第1スイツチS
1のスイツチングによつてパルスに変換されると
ともに、該パルスが、第2スイツチS2のアツプ
用接点Uまたはダウン用接点Dを介してコントロ
ール部7に入力される。この時、コントロール部
7が接点UまたはDを介して入力されたチユーニ
ング用パルスをカウントしてPLL部6の選局を制
御する。また、第2図a図に示す第1スイツチS
1のパルスが、トリガパルスとして時限回路14
に入力され、時限回路14が駆動して同b図に示
すように一定時間出力する。但し、時限回路14
にトリガパルスが連続的に加えられた場合は、時
限回路14から出力される時間が長くなる。すな
わち、チユーニング用摘子を回転させている時の
み時限回路14から出力され、時限回路14の出
力によりスイツチング素子15がオン状態となつ
てインピーダンス素子16がコンデンサ9および
抵抗10に並列接続されたことになり、時定数回
路(CR)の時定数が小さくなる。言い換える
と、コントロール部7の発振器8の発振周波数の
発振定数が変化され、発振周波数が高くなる。し
たがつて、チユーニング用摘子を早く回転させて
も、スイツチS2を介してコントロール部7に入
力されるチユーニング用パルスがタイミングパル
スより早くならず、コントロール部7の動作に支
障をきたさない。
以上のように、この考案は、マニユアルチユー
ニング用摘子と、前記摘子の操作に連動してスイ
ツチングをくり返すスイツチと、前記スイツチの
スイツチングによつて形成されるパルスにより駆
動される単安定マルチバイブレータ等の時限回路
と、前記時限回路の出力により前記摘子の操作期
間にオン状態となるスイツチング素子と、内蔵の
自走型発振器によつて形成されたタイミングクロ
ツクにより動作し、前記パルスのカウントによつ
てPLL部のマニユアル選局を制御するコントロー
ル部と、前記発振器の発振周波数を設定する時定
数回路と、前記スイツチング素子のオン状態によ
つて前記時定数回路に接続され、前記発振周波数
を高く可変するインピーダンス素子とを設けたシ
ンセサイザー式受信機である。
ニング用摘子と、前記摘子の操作に連動してスイ
ツチングをくり返すスイツチと、前記スイツチの
スイツチングによつて形成されるパルスにより駆
動される単安定マルチバイブレータ等の時限回路
と、前記時限回路の出力により前記摘子の操作期
間にオン状態となるスイツチング素子と、内蔵の
自走型発振器によつて形成されたタイミングクロ
ツクにより動作し、前記パルスのカウントによつ
てPLL部のマニユアル選局を制御するコントロー
ル部と、前記発振器の発振周波数を設定する時定
数回路と、前記スイツチング素子のオン状態によ
つて前記時定数回路に接続され、前記発振周波数
を高く可変するインピーダンス素子とを設けたシ
ンセサイザー式受信機である。
したがつて、この考案によると、マニユアルチ
ユーニング用摘子を操作している時のみコントロ
ール部のタイミングクロツクの周波数を高くする
ことができ、摘子を早く回転させてもコントロー
ル部を安定に動作させることができる。
ユーニング用摘子を操作している時のみコントロ
ール部のタイミングクロツクの周波数を高くする
ことができ、摘子を早く回転させてもコントロー
ル部を安定に動作させることができる。
図面はこの考案のシンセサイザー式受信機の1
実施例を示し、第1図はブロツク図、第2図a図
は第1スイツチに生じるパルスの波形図、同b図
は時限回路の出力の波形図である。 6……PLL部、7……コントロール部、8……
発振器、S1,S2……スイツチ、14……時限
回路、15……スイツチング素子、16……素
子。
実施例を示し、第1図はブロツク図、第2図a図
は第1スイツチに生じるパルスの波形図、同b図
は時限回路の出力の波形図である。 6……PLL部、7……コントロール部、8……
発振器、S1,S2……スイツチ、14……時限
回路、15……スイツチング素子、16……素
子。
Claims (1)
- マニユアルチユーニング用摘子と、前記摘子の
操作に連動してスイツチングをくり返すスイツチ
と、前記スイツチのスイツチングによつて形成さ
れるパルスにより駆動される単安定マルチバイブ
レータ等の時限回路と、前記時限回路の出力によ
り前記摘子の操作期間にオン状態となるスイツチ
ング素子と、内蔵の自走型発振器によつて形成さ
れたタイミングクロツクにより動作し、前記パル
スのカウントによつてPLL部のマニユアル選局を
制御するコントロール部と、前記発振器の発振周
波数を設定する時定数回路と、前記スイツチング
素子のオン状態によつて前記時定数回路に接続さ
れ、前記発振周波数を高く可変するインピーダン
ス素子とを設けたシンセサイザー式受信機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10078979U JPS6123883Y2 (ja) | 1979-07-20 | 1979-07-20 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10078979U JPS6123883Y2 (ja) | 1979-07-20 | 1979-07-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5619952U JPS5619952U (ja) | 1981-02-21 |
JPS6123883Y2 true JPS6123883Y2 (ja) | 1986-07-17 |
Family
ID=29333505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10078979U Expired JPS6123883Y2 (ja) | 1979-07-20 | 1979-07-20 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6123883Y2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58174039U (ja) * | 1982-05-19 | 1983-11-21 | 象印マホービン株式会社 | 容器のハンドル取付構造 |
-
1979
- 1979-07-20 JP JP10078979U patent/JPS6123883Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5619952U (ja) | 1981-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4365349A (en) | Radio receiver having phase locked loop and automatic frequency control loop for stably maintaining local oscillator frequency of voltage-controlled local oscillator | |
JPS624898B2 (ja) | ||
US4394778A (en) | Tuning control apparatus of receiver | |
US4241450A (en) | Automatic turn-off apparatus for a radio or television receiver | |
US4267601A (en) | Tuning control apparatus for a frequency synthesizer tuner | |
EP0303715B1 (en) | Receiver | |
JPS6123883Y2 (ja) | ||
US3427561A (en) | Frequency synthesisers with stepwise changeable output frequencies | |
US4295224A (en) | Tuning indicator apparatus for a frequency synthesizer tuner | |
JPH0644192Y2 (ja) | Fm−am受信機 | |
US3987399A (en) | Radio receiver | |
JPS6236361Y2 (ja) | ||
JPS6242535B2 (ja) | ||
JPH087706Y2 (ja) | Pll周波数シンセサイザ回路 | |
US4267602A (en) | Acquisition delay circuit for a PLL reference oscillator | |
JPS593616Y2 (ja) | 掃引形選局装置 | |
KR940002191Y1 (ko) | Euro 간 멀티 샷시의 사운드 믹싱 주파수 자동세트장치 | |
JPS624897B2 (ja) | ||
JPS6033630Y2 (ja) | 受信装置 | |
KR840000227B1 (ko) | 수신기의 동조제어장치 | |
JPS6123884Y2 (ja) | ||
JPH026692Y2 (ja) | ||
JPS6110368Y2 (ja) | ||
JPS6035302Y2 (ja) | 自動同調回路 | |
JPH01122628U (ja) |