JPS624897B2 - - Google Patents
Info
- Publication number
- JPS624897B2 JPS624897B2 JP53009136A JP913678A JPS624897B2 JP S624897 B2 JPS624897 B2 JP S624897B2 JP 53009136 A JP53009136 A JP 53009136A JP 913678 A JP913678 A JP 913678A JP S624897 B2 JPS624897 B2 JP S624897B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- oscillator
- signal
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 42
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】
従来のシンセサイザ受信機においてはPLL(フ
エイズロツクドループ)周波数シンセサイザのプ
ログラマブル分周器における分周比の設定は分周
比設定用の摘子を適宜調整することにより行なつ
ていた。先ず、第1図を参照して、従来の斯種シ
ンセサイザ受信機の一例について説明しよう。1
はアンテナであり、ここで取出された高周波信号
は高周波増巾器2に供給されて増巾された後混合
器3に供給される。局部発振器はPLL周波数シン
セサイザ20より構成され、このPLL周波数シン
セサイザ20内の可変周波数発振器8の発振出力
はプリスケーラ9に供給されて所定の分周比で分
周された後プログラマブル分周器10に供給され
る。11はプログラマブル分周器10に関連して
設けられたその分周比設定手段であつて複数個例
えば3個の摘子より成り、これ等の摘子を手動で
調整することによりプログラマブル分周器10の
分周比を設定することができる。プログラマブル
分周器10の分周出力及び基準発振器12の出力
は位相比較器13に供給されて、これ等出力の位
相が比較され、位相誤差が検出されるとその誤差
出力が低域通過濾波器14に供給されて直流化さ
れ可変周波数発振器8にその発振周波数の制御信
号として供給される。PLL周波数シンセサイザ2
0の可変周波数発振器8の発振出力は局部発振出
力として混合器3に供給され、高周波信号は混合
器3で中間周波信号に変換される。中間周波信号
は中間周波増巾器100,101で増巾された後
復調回路102に供給され、ここで低周波信号に
復調される。復調された低周波信号は低周波増巾
回路を経てスピーカに供給されるが、この部分は
図示を省略する。
エイズロツクドループ)周波数シンセサイザのプ
ログラマブル分周器における分周比の設定は分周
比設定用の摘子を適宜調整することにより行なつ
ていた。先ず、第1図を参照して、従来の斯種シ
ンセサイザ受信機の一例について説明しよう。1
はアンテナであり、ここで取出された高周波信号
は高周波増巾器2に供給されて増巾された後混合
器3に供給される。局部発振器はPLL周波数シン
セサイザ20より構成され、このPLL周波数シン
セサイザ20内の可変周波数発振器8の発振出力
はプリスケーラ9に供給されて所定の分周比で分
周された後プログラマブル分周器10に供給され
る。11はプログラマブル分周器10に関連して
設けられたその分周比設定手段であつて複数個例
えば3個の摘子より成り、これ等の摘子を手動で
調整することによりプログラマブル分周器10の
分周比を設定することができる。プログラマブル
分周器10の分周出力及び基準発振器12の出力
は位相比較器13に供給されて、これ等出力の位
相が比較され、位相誤差が検出されるとその誤差
出力が低域通過濾波器14に供給されて直流化さ
れ可変周波数発振器8にその発振周波数の制御信
号として供給される。PLL周波数シンセサイザ2
0の可変周波数発振器8の発振出力は局部発振出
力として混合器3に供給され、高周波信号は混合
器3で中間周波信号に変換される。中間周波信号
は中間周波増巾器100,101で増巾された後
復調回路102に供給され、ここで低周波信号に
復調される。復調された低周波信号は低周波増巾
回路を経てスピーカに供給されるが、この部分は
図示を省略する。
斯種シンセサイザ受信機においてはプログラマ
ブル分周器の分周比の設定及び受信周波数の表示
は夫々別にしなければならず回路構成が複雑とな
つてしまう。
ブル分周器の分周比の設定及び受信周波数の表示
は夫々別にしなければならず回路構成が複雑とな
つてしまう。
斯かる点に鑑み、本発明は受信周波数を表示器
にて表示するようにしたシンセサイザ受信機に於
て、PLL周波数シンセサイザのプログラマブル分
周器の分周比の設定を、受信周波数を計数する周
波数カウンタにおいて兼ねて機能させることによ
り回路構成簡単にしてPLL周波数シンセサイザの
プログラマブル分周器の分周比を容易に設定して
選局することのできるシンセサイザ受信機を提案
せんとするものである。
にて表示するようにしたシンセサイザ受信機に於
て、PLL周波数シンセサイザのプログラマブル分
周器の分周比の設定を、受信周波数を計数する周
波数カウンタにおいて兼ねて機能させることによ
り回路構成簡単にしてPLL周波数シンセサイザの
プログラマブル分周器の分周比を容易に設定して
選局することのできるシンセサイザ受信機を提案
せんとするものである。
以下に第2図を参照して本発明の一実施例を詳
細に説明しよう。尚、第2図において第1図と対
応する部分に同一符号を附して説明する。
細に説明しよう。尚、第2図において第1図と対
応する部分に同一符号を附して説明する。
第2図は本発明の実施例としての0〜30MHz
に亘る多バンドのダブルコンバージヨン方式PLL
周波数シンセサイザ受信機の系統図である。
に亘る多バンドのダブルコンバージヨン方式PLL
周波数シンセサイザ受信機の系統図である。
即ち、本発明に於ては、第1の周波数変換用混
合器3に受信周波数に応じた周波数の信号を供給
する局部発振器を有し、この局部発振器すなわち
PLL周波数シンセサイザ20の可変周波数発振器
8は主選局操作により発振周波数を可変せしめ得
る共振回路の第1の発振周波数可変素子(バリコ
ン)と、PLL周波数シンセサイザ20により制御
せしめられる第2の発振周波数可変素子(可変容
量ダイオード)とを備え、更に可変周波数発振器
8にはその出力信号微調整選局操作により発振周
波数を調整し得る微調用発振器(可変周波数発振
器)25の信号に関連する出力信号とを混合する
第2の周波数変換用混合器16が接続され、PLL
20は少くとも基準周波数信号発生手段(分周
器)22と、第2の周波数変換用混合器16の出
力信号を受け、それを所定の周波数に分周するプ
ログラマブル分周器10と、基準周波数信号発生
手段22及びプログラマブル分周器10の両出力
信号の位相を比較する位相比較器13と、位相比
較器13の出力を低域通過濾波器14を介して可
変周波数発振器8の第2の発振周波数可変素子に
帰還する手段、すなわちスイツチ94とを備え、
且つPLL20の出力の帰還路を切断し、且つ第2
の発振周波数可変素子に一定電圧を供給する手段
(スイツチ95、抵抗器96及び97等)と、第
2の周波数変換用混合器16の出力と前記微調用
発振器25の信号に関連する出力とを選択的に受
ける周波数カウンタ40〜42,44〜46と、
第1の発振周波数可変素子を操作する第1の選局
操作時すなわち主選局操作時に第2の周波数変換
用混合器16の信号に関連する出力を周波数カウ
ンタの上位部44〜46に供給して受信周波数の
上位桁によりプログラマブル分周器10の分周比
を決定すると共に、周波数カウンタの上位部44
〜46の出力を表示器55に供給して、受信周波
数の上位桁を表示せしめ、PLL20を動作させた
状態で微調用発振器25の発振周波数を可変させ
る第2の選局操作時、すなわち微調整選局操作時
に微調用発振器25よりの出力信号を周波数カウ
ンタ40〜42に供給することにより、受信周波
数の下位の桁を周波数カウンタの下位部40〜4
2に供給し、周波数カウンタの下位部の出力を表
示手段55に供給して受信周波数の下位部を表示
せしめるようにするものである。
合器3に受信周波数に応じた周波数の信号を供給
する局部発振器を有し、この局部発振器すなわち
PLL周波数シンセサイザ20の可変周波数発振器
8は主選局操作により発振周波数を可変せしめ得
る共振回路の第1の発振周波数可変素子(バリコ
ン)と、PLL周波数シンセサイザ20により制御
せしめられる第2の発振周波数可変素子(可変容
量ダイオード)とを備え、更に可変周波数発振器
8にはその出力信号微調整選局操作により発振周
波数を調整し得る微調用発振器(可変周波数発振
器)25の信号に関連する出力信号とを混合する
第2の周波数変換用混合器16が接続され、PLL
20は少くとも基準周波数信号発生手段(分周
器)22と、第2の周波数変換用混合器16の出
力信号を受け、それを所定の周波数に分周するプ
ログラマブル分周器10と、基準周波数信号発生
手段22及びプログラマブル分周器10の両出力
信号の位相を比較する位相比較器13と、位相比
較器13の出力を低域通過濾波器14を介して可
変周波数発振器8の第2の発振周波数可変素子に
帰還する手段、すなわちスイツチ94とを備え、
且つPLL20の出力の帰還路を切断し、且つ第2
の発振周波数可変素子に一定電圧を供給する手段
(スイツチ95、抵抗器96及び97等)と、第
2の周波数変換用混合器16の出力と前記微調用
発振器25の信号に関連する出力とを選択的に受
ける周波数カウンタ40〜42,44〜46と、
第1の発振周波数可変素子を操作する第1の選局
操作時すなわち主選局操作時に第2の周波数変換
用混合器16の信号に関連する出力を周波数カウ
ンタの上位部44〜46に供給して受信周波数の
上位桁によりプログラマブル分周器10の分周比
を決定すると共に、周波数カウンタの上位部44
〜46の出力を表示器55に供給して、受信周波
数の上位桁を表示せしめ、PLL20を動作させた
状態で微調用発振器25の発振周波数を可変させ
る第2の選局操作時、すなわち微調整選局操作時
に微調用発振器25よりの出力信号を周波数カウ
ンタ40〜42に供給することにより、受信周波
数の下位の桁を周波数カウンタの下位部40〜4
2に供給し、周波数カウンタの下位部の出力を表
示手段55に供給して受信周波数の下位部を表示
せしめるようにするものである。
第2図において、アンテナ1より取出された高
周波信号は高周波増巾器2に供給されて増巾され
た後混合器3に供給される。尚、図示を省略する
も、高周波増巾器2には受信周波数帯に対応して
複数の通過周波数帯の異なる帯域通過濾波器が設
けられており、後述する局部発振器の発振周波数
をカウントし、そのカウント出力によつて帯域通
過濾波器を逐次切換えて使用している。PLL周波
数シンセサイザ20において、第1の局部発振器
としての可変周波数発振器8では55.845〜
85.844MHzの周波数の信号が発生され、これは
緩衝増巾器15で増巾された後混合器16に供給
される。17は可変周波数発振器であり、ここで
は54.045〜54.144MHzの信号が発生され、緩衝増
巾器18で増巾された後混合器16に供給され、
混合器16の出力としては1.9〜31.7MHzの信号
が取り出される。混合器16の出力は低域通過濾
波器19を介して周波数を1/10に分周するプリス
ケーラ9に供給されて0.19〜3.17MHzの信号とさ
れる。プリスケーラ9の出力はプログラマブル分
周器10、入力コントロール回路21に夫々供給
される。12は水晶発振器で構成される基準発振
器であり、その発振周波数は10.240MHzで一定
である。基準発振器12の出力は分周比が1/1024
の分周器22に供給されて分周されて10KHzと
されて位相比較器13に一方の入力として供給さ
れる。基準発振器12の出力は更に緩衝増巾器2
3で増巾された後混合回路24に供給される。可
変周波数発振器25は12.495〜12.396MHzの間の
99KHz内を可変コンデンサを微調整選局操作
時、選局摘子の回転操作によつて連続可変して発
振させている。可変周波数発振器25の出力は緩
衝増巾器26で増巾された後混合回路24に供給
され、混合回路24の出力としては、2.255〜
2.156MHzの信号が取り出され、この信号は帯域
通過濾波器27を経て位相比較器33及び入力コ
ントロール回路21へ供給される。可変周波数発
振器17における54.045〜54.144MHzの発振出力
は緩衝増巾器28で増巾されて混合回路29に供
給される。30は第2の局部発振器としての発振
器であり、水晶発振器で構成されていてその発振
周波数は56.3MHzであつて一定である。発振器
30の出力は混合回路80に供給される一方、緩
衝増巾器31に供給されて増巾された後混合回路
29に供給され、混合回路29の出力は帯域通過
濾波器32を介して比較器33に供給されて帯域
通過濾波器27の出力と位相比較される。そし
て、位相誤差がある場合には誤差出力が低域通過
濾波器34に供給されて直流化され可変周波数発
振器17にその発振周波数の制御電圧として供給
される。
周波信号は高周波増巾器2に供給されて増巾され
た後混合器3に供給される。尚、図示を省略する
も、高周波増巾器2には受信周波数帯に対応して
複数の通過周波数帯の異なる帯域通過濾波器が設
けられており、後述する局部発振器の発振周波数
をカウントし、そのカウント出力によつて帯域通
過濾波器を逐次切換えて使用している。PLL周波
数シンセサイザ20において、第1の局部発振器
としての可変周波数発振器8では55.845〜
85.844MHzの周波数の信号が発生され、これは
緩衝増巾器15で増巾された後混合器16に供給
される。17は可変周波数発振器であり、ここで
は54.045〜54.144MHzの信号が発生され、緩衝増
巾器18で増巾された後混合器16に供給され、
混合器16の出力としては1.9〜31.7MHzの信号
が取り出される。混合器16の出力は低域通過濾
波器19を介して周波数を1/10に分周するプリス
ケーラ9に供給されて0.19〜3.17MHzの信号とさ
れる。プリスケーラ9の出力はプログラマブル分
周器10、入力コントロール回路21に夫々供給
される。12は水晶発振器で構成される基準発振
器であり、その発振周波数は10.240MHzで一定
である。基準発振器12の出力は分周比が1/1024
の分周器22に供給されて分周されて10KHzと
されて位相比較器13に一方の入力として供給さ
れる。基準発振器12の出力は更に緩衝増巾器2
3で増巾された後混合回路24に供給される。可
変周波数発振器25は12.495〜12.396MHzの間の
99KHz内を可変コンデンサを微調整選局操作
時、選局摘子の回転操作によつて連続可変して発
振させている。可変周波数発振器25の出力は緩
衝増巾器26で増巾された後混合回路24に供給
され、混合回路24の出力としては、2.255〜
2.156MHzの信号が取り出され、この信号は帯域
通過濾波器27を経て位相比較器33及び入力コ
ントロール回路21へ供給される。可変周波数発
振器17における54.045〜54.144MHzの発振出力
は緩衝増巾器28で増巾されて混合回路29に供
給される。30は第2の局部発振器としての発振
器であり、水晶発振器で構成されていてその発振
周波数は56.3MHzであつて一定である。発振器
30の出力は混合回路80に供給される一方、緩
衝増巾器31に供給されて増巾された後混合回路
29に供給され、混合回路29の出力は帯域通過
濾波器32を介して比較器33に供給されて帯域
通過濾波器27の出力と位相比較される。そし
て、位相誤差がある場合には誤差出力が低域通過
濾波器34に供給されて直流化され可変周波数発
振器17にその発振周波数の制御電圧として供給
される。
一方、帯域通過濾波器27の出力及びプリスケ
ーラ9の出力は入力コントロール回路21に供給
される。分周器22からの10KHzの周波数の一
部はタイミングカウンタ35を経てタイミングデ
コーダ36に供給される。99は微調整選局操作
時可変周波数発振器25の発振周波数を変化させ
る選局摘子の回転検出回路であり、その出力はタ
イミングデコーダ36に周波数カウント制御信号
として供給される。タイミングデコーダ36の出
力の一部は入力コントロール回路21に制御信号
として供給され、その内部に設けられたスイツチ
ング回路の切換が制御される。尚、タイミングデ
コーダ36からは時分割の制御信号が入力コント
ロール回路21に供給され、帯域通過濾波器27
及びプリスケーラ9の出力が逐次切換えられて入
力コントロール回路21に供給される。この動作
については後に詳述する。入力コントロール回路
21の出力は10進のアツプダウンカウンタ40に
供給されて100Hzの単位の周波数が計数され、カ
ウンタ40の出力は10進のアツプダウンカウンタ
41に供給されて1KHzの単位の周波数が計数さ
れ、カウンタ41の出力は10進のアツプダウンカ
ウンタ42に供給されて10KHzの単位の周波数
が計数される。カウンタ42の出力はタイミング
デコーダ36の出力で制御されるコントロール回
路43を経て同様にタイミングデコーダ36の出
力で制御される10進のアツプダウンカウンタ44
に供給されて100KHzの単位の周波数が計数さ
れ、カウンタ44の出力は10進のアツプダウンカ
ウンタ45に供給されて1MHzの単位の周波数が
計数され、カウンタ45の出力は10進のアツプダ
ウンカウンタ46に供給されて10MHzの単位の
周波数が計数される。カウンタ44で計数された
100KHzの単位の周波数、カウンタ45で計数さ
れた1MHzの単位の周波数、カウンタ46で計数
された10MHzの単位の周波数、即ち周波数カウ
ンタ40〜42,44〜46で計数された周波数
の上位3桁の信号は夫々ラツチ回路50,51,
52を経てプログラマブル分周器10に供給さ
れ、これによりプログラマブル分周器10におけ
る分周比が設定される。60は中間周波数プリセ
ツト用リードオンメモリであり、外部に導出され
た端子61,62,63より適切な制御信号を加
えることによりリードオンリメモリ60に記憶さ
れている中間周波数が逐次読み出され、10進カウ
ンタ40,41,42,44,45,46及び1/
2カウンタ47に供給され、これ等のカウンタが
プリセツトされた周波数に対応して種々の値に設
定される。尚、上述した周波数カウンタ40,4
1,42,44,45,46は10進アツプダウン
カウンタが6段カスケード接続されて構成されて
いるが、周波数カウンタ40,41,42,4
4,45,46は夫々バイナリーカウンタ又はシ
フトレジスター方式のカウンタで構成することも
できる。表示器55は周波数カウンタ40,4
1,42,44,45,46に対応した6桁の表
示器で、周波数の10MHz、1MHz、100KHz、
10KHz、1KHz、100Hzの各桁を表示するように
なされている。又、バンド表示のときは、この表
示器55によつてLW(400KHz以下):
400KHz、MW1(400〜800KHz):800KHz、
MW2(800〜1200KHz):1200KHz、SW1(1.2
〜2.0MHz):2.0MHz、SW2(2.0〜4.0MHz):
4.0MHz、SW3(4.0〜8.0MHz):8.0MHz、SW4
(8.0〜16.0MHz):16MHz、SW5(16MHz以
上):30MHzと夫々表示されるようになされて
いる。
ーラ9の出力は入力コントロール回路21に供給
される。分周器22からの10KHzの周波数の一
部はタイミングカウンタ35を経てタイミングデ
コーダ36に供給される。99は微調整選局操作
時可変周波数発振器25の発振周波数を変化させ
る選局摘子の回転検出回路であり、その出力はタ
イミングデコーダ36に周波数カウント制御信号
として供給される。タイミングデコーダ36の出
力の一部は入力コントロール回路21に制御信号
として供給され、その内部に設けられたスイツチ
ング回路の切換が制御される。尚、タイミングデ
コーダ36からは時分割の制御信号が入力コント
ロール回路21に供給され、帯域通過濾波器27
及びプリスケーラ9の出力が逐次切換えられて入
力コントロール回路21に供給される。この動作
については後に詳述する。入力コントロール回路
21の出力は10進のアツプダウンカウンタ40に
供給されて100Hzの単位の周波数が計数され、カ
ウンタ40の出力は10進のアツプダウンカウンタ
41に供給されて1KHzの単位の周波数が計数さ
れ、カウンタ41の出力は10進のアツプダウンカ
ウンタ42に供給されて10KHzの単位の周波数
が計数される。カウンタ42の出力はタイミング
デコーダ36の出力で制御されるコントロール回
路43を経て同様にタイミングデコーダ36の出
力で制御される10進のアツプダウンカウンタ44
に供給されて100KHzの単位の周波数が計数さ
れ、カウンタ44の出力は10進のアツプダウンカ
ウンタ45に供給されて1MHzの単位の周波数が
計数され、カウンタ45の出力は10進のアツプダ
ウンカウンタ46に供給されて10MHzの単位の
周波数が計数される。カウンタ44で計数された
100KHzの単位の周波数、カウンタ45で計数さ
れた1MHzの単位の周波数、カウンタ46で計数
された10MHzの単位の周波数、即ち周波数カウ
ンタ40〜42,44〜46で計数された周波数
の上位3桁の信号は夫々ラツチ回路50,51,
52を経てプログラマブル分周器10に供給さ
れ、これによりプログラマブル分周器10におけ
る分周比が設定される。60は中間周波数プリセ
ツト用リードオンメモリであり、外部に導出され
た端子61,62,63より適切な制御信号を加
えることによりリードオンリメモリ60に記憶さ
れている中間周波数が逐次読み出され、10進カウ
ンタ40,41,42,44,45,46及び1/
2カウンタ47に供給され、これ等のカウンタが
プリセツトされた周波数に対応して種々の値に設
定される。尚、上述した周波数カウンタ40,4
1,42,44,45,46は10進アツプダウン
カウンタが6段カスケード接続されて構成されて
いるが、周波数カウンタ40,41,42,4
4,45,46は夫々バイナリーカウンタ又はシ
フトレジスター方式のカウンタで構成することも
できる。表示器55は周波数カウンタ40,4
1,42,44,45,46に対応した6桁の表
示器で、周波数の10MHz、1MHz、100KHz、
10KHz、1KHz、100Hzの各桁を表示するように
なされている。又、バンド表示のときは、この表
示器55によつてLW(400KHz以下):
400KHz、MW1(400〜800KHz):800KHz、
MW2(800〜1200KHz):1200KHz、SW1(1.2
〜2.0MHz):2.0MHz、SW2(2.0〜4.0MHz):
4.0MHz、SW3(4.0〜8.0MHz):8.0MHz、SW4
(8.0〜16.0MHz):16MHz、SW5(16MHz以
上):30MHzと夫々表示されるようになされて
いる。
54はバンド切換表示用デコーダリードオンリ
メモリであり、10進アツプダウンカウンタ40,
41,42,44,45,46及び1/2カウンタ
47で計数された周波数はラツチ回路70,7
1,72,73,74,75,110を経てリー
ドオンリメモリ54に供給されて符号化され、符
号化された信号は表示器55に供給されることに
より表示器55で現在の受信周波数が0〜
30MHzの間の何れの周波数帯であるかがデジタ
ル表示される。この場合、0〜30MHzを8つの
周波数帯(バンド)に分割し、現在どのバンドを
受信しているかが表示される。又、64は受信周
波数表示用デコーダリードオンリメモリであり、
同様に10進アツプダウンカウンタ40,41,4
2,44,45,46及び1/2カウンタ47で計
数された周波数はラツチ回路70,71,72,
73,74,75,110を経てここに供給され
て符号化され、符号化された信号が表示器55に
供給されることにより表示器55で受信周波数が
デジタル表示される。60は中間周波数プリセツ
ト用リードオンリメモリであり、受信信号に対応
して中間周波数を選択し、周波数カウンタ40,
41,42,44,45,46に制御信号を供給
するように設けられており、入力端子61,6
2,63からは何れの中間周波数帯を選択するか
の制御信号が供給される。分周器22の中間から
の80KHzの信号の周波数はデジツトカウンタ9
0に供給されて計数され、デジツトカウンタ90
からの表示駆動信号は表示器55のデジツトライ
ンにデジツト信号として供給される。周波数カウ
ンタ44,45,46からの制御信号で所定の分
周比に設定されたプログラマブル分周器10の出
力は位相比較器13に供給され、位相比較器13
で分周器22の出力と位相比較される。分周器2
2の出力とプログラマブル分周器10の出力との
位相差に対応して、位相比較器13からの誤差出
力が低域通過濾波器14で直流化され可変周波数
発振器8の第2の発振周波数可変素子に制御信号
として帰還される。タイミングデコーダ36の制
御端子36aはスイツチ92を介して電源+Bに
接続される。94はタイミングデコーダ36によ
り開閉制御される帰還手段としてのスイツチであ
り、スイツチ94は低域通過濾波器14と可変周
波数発振器8との間に設けられ、スイツチ95は
可変周波数発振器8に固定直流電圧を供給するた
めの電圧分割用抵抗器96,97の接続中点と可
変周波数発振器8との間に設けられている。
メモリであり、10進アツプダウンカウンタ40,
41,42,44,45,46及び1/2カウンタ
47で計数された周波数はラツチ回路70,7
1,72,73,74,75,110を経てリー
ドオンリメモリ54に供給されて符号化され、符
号化された信号は表示器55に供給されることに
より表示器55で現在の受信周波数が0〜
30MHzの間の何れの周波数帯であるかがデジタ
ル表示される。この場合、0〜30MHzを8つの
周波数帯(バンド)に分割し、現在どのバンドを
受信しているかが表示される。又、64は受信周
波数表示用デコーダリードオンリメモリであり、
同様に10進アツプダウンカウンタ40,41,4
2,44,45,46及び1/2カウンタ47で計
数された周波数はラツチ回路70,71,72,
73,74,75,110を経てここに供給され
て符号化され、符号化された信号が表示器55に
供給されることにより表示器55で受信周波数が
デジタル表示される。60は中間周波数プリセツ
ト用リードオンリメモリであり、受信信号に対応
して中間周波数を選択し、周波数カウンタ40,
41,42,44,45,46に制御信号を供給
するように設けられており、入力端子61,6
2,63からは何れの中間周波数帯を選択するか
の制御信号が供給される。分周器22の中間から
の80KHzの信号の周波数はデジツトカウンタ9
0に供給されて計数され、デジツトカウンタ90
からの表示駆動信号は表示器55のデジツトライ
ンにデジツト信号として供給される。周波数カウ
ンタ44,45,46からの制御信号で所定の分
周比に設定されたプログラマブル分周器10の出
力は位相比較器13に供給され、位相比較器13
で分周器22の出力と位相比較される。分周器2
2の出力とプログラマブル分周器10の出力との
位相差に対応して、位相比較器13からの誤差出
力が低域通過濾波器14で直流化され可変周波数
発振器8の第2の発振周波数可変素子に制御信号
として帰還される。タイミングデコーダ36の制
御端子36aはスイツチ92を介して電源+Bに
接続される。94はタイミングデコーダ36によ
り開閉制御される帰還手段としてのスイツチであ
り、スイツチ94は低域通過濾波器14と可変周
波数発振器8との間に設けられ、スイツチ95は
可変周波数発振器8に固定直流電圧を供給するた
めの電圧分割用抵抗器96,97の接続中点と可
変周波数発振器8との間に設けられている。
選局摘子はシンセサイザ受信機の筐体の前面に
回転自存に取付けられると共に軸方向にも移動出
来るようになつており上昇位置と下降位置を機械
的に取り得るようになつている。そしてこの選局
摘子を引つ張り上げて上昇位置にしたときこの上
昇位置を機械的に検出してスイツチ92をオンす
ると共に、この状態で回転操作(主選局操作)す
ることにより可変周波数発振器8の第1の発振周
波数可変素子を可変し得るようになされ、この選
局摘子を押し下げて下降位置にしたとき、スイツ
チ92が機械的にオフされると共に、この状態で
回転操作(微調整選局操作)することにより微調
整用発振器25を調整して、これに関連して可変
周波数発振器8の第2発振周波数可変素子を可変
させて微調整し得るようになつている。
回転自存に取付けられると共に軸方向にも移動出
来るようになつており上昇位置と下降位置を機械
的に取り得るようになつている。そしてこの選局
摘子を引つ張り上げて上昇位置にしたときこの上
昇位置を機械的に検出してスイツチ92をオンす
ると共に、この状態で回転操作(主選局操作)す
ることにより可変周波数発振器8の第1の発振周
波数可変素子を可変し得るようになされ、この選
局摘子を押し下げて下降位置にしたとき、スイツ
チ92が機械的にオフされると共に、この状態で
回転操作(微調整選局操作)することにより微調
整用発振器25を調整して、これに関連して可変
周波数発振器8の第2発振周波数可変素子を可変
させて微調整し得るようになつている。
次に選局操作の動作について説明しよう。
先づ、選局摘子が上昇位置の状態でスイツチ9
2がオンされ、これによりタイミングデコーダ3
6の制御端子36aへ電源+Bが供給され、ここ
から制御信号がスイツチ94,95に供給され、
スイツチ94がオフとされ、スイツチ95がオン
とされPLL周波数シンセサイザ20は切断される
と共に、これにより、抵抗器96,97で分割さ
れた一定の電圧(固定電圧)がスイツチ95を介
して可変周波数発振器8の第2の発振周波数可変
素子に与えられ、第2の発振周波数可変素子によ
る発振周波数は固定された状態となる。この状態
で選局摘子を回転させると、可変周波数発振器8
の第1の発振周波数可変素子の容量が可変され発
振周波数が変化する。この発振周波数はカウンタ
40,41,42,44,45,46に入力さ
れ、その内、上位3桁即ちカウンタ44,45,
46の出力がラツチ回路50,51,52を介し
てプログラマブル分周器10に与えられ、その分
周比を決定する。しかる後、選局摘子を押し下げ
て下降位置にするスイツチ92がオフし、これに
よりスイツチ94がオンし、スイツチ95はオフ
してPLL周波数シンセサイザ20が動作状態とな
る。PLL周波数シンセサイザ20の動作状態では
このループ内の混合器16の出力周波数がプログ
ラマブル分周器10で設定された分周比に応じた
一定値となるごとく動作する。即ち混合器16の
出力周波数をfN、可変周波数発振器8の出力周
波数をf1、可変周波数発振器17の出力周波数を
fHとすると、f1−fH=fN(PLL周波数シンセ
サイザロツク状態で一定)の関係から、fHを可
変することにより、f1を変化させ得る。そこで
PLL周波数シンセサイザ20が動作状態のまま下
降状態の選局摘子を回転操作して可変周波数発振
器25の発振周波数を可変すると、これに追随し
て可変周波数発振器17の発振周波数fHが変化
し、第2の発振周波数可変素子すなわち可変周波
数発振器8の周波数f1が変化する。但し、発振周
波数f1の上位3桁はプログラマブル分周器10の
分周比Nの設定で決定されており、下位の3桁の
周波数が可変周波数発振器25により設定される
ごとくその可変範囲が定められている。このよう
に第1の選局操作により受信周波数の粗調整を行
い、しかる後第2の選局操作により微調整をなし
得る。
2がオンされ、これによりタイミングデコーダ3
6の制御端子36aへ電源+Bが供給され、ここ
から制御信号がスイツチ94,95に供給され、
スイツチ94がオフとされ、スイツチ95がオン
とされPLL周波数シンセサイザ20は切断される
と共に、これにより、抵抗器96,97で分割さ
れた一定の電圧(固定電圧)がスイツチ95を介
して可変周波数発振器8の第2の発振周波数可変
素子に与えられ、第2の発振周波数可変素子によ
る発振周波数は固定された状態となる。この状態
で選局摘子を回転させると、可変周波数発振器8
の第1の発振周波数可変素子の容量が可変され発
振周波数が変化する。この発振周波数はカウンタ
40,41,42,44,45,46に入力さ
れ、その内、上位3桁即ちカウンタ44,45,
46の出力がラツチ回路50,51,52を介し
てプログラマブル分周器10に与えられ、その分
周比を決定する。しかる後、選局摘子を押し下げ
て下降位置にするスイツチ92がオフし、これに
よりスイツチ94がオンし、スイツチ95はオフ
してPLL周波数シンセサイザ20が動作状態とな
る。PLL周波数シンセサイザ20の動作状態では
このループ内の混合器16の出力周波数がプログ
ラマブル分周器10で設定された分周比に応じた
一定値となるごとく動作する。即ち混合器16の
出力周波数をfN、可変周波数発振器8の出力周
波数をf1、可変周波数発振器17の出力周波数を
fHとすると、f1−fH=fN(PLL周波数シンセ
サイザロツク状態で一定)の関係から、fHを可
変することにより、f1を変化させ得る。そこで
PLL周波数シンセサイザ20が動作状態のまま下
降状態の選局摘子を回転操作して可変周波数発振
器25の発振周波数を可変すると、これに追随し
て可変周波数発振器17の発振周波数fHが変化
し、第2の発振周波数可変素子すなわち可変周波
数発振器8の周波数f1が変化する。但し、発振周
波数f1の上位3桁はプログラマブル分周器10の
分周比Nの設定で決定されており、下位の3桁の
周波数が可変周波数発振器25により設定される
ごとくその可変範囲が定められている。このよう
に第1の選局操作により受信周波数の粗調整を行
い、しかる後第2の選局操作により微調整をなし
得る。
次に、第3図を参照してプログラマブル分周器
10の分周比の設定のためのカウント動作及び受
信周波数表示のためのカウント動作を行なうこと
について説明しよう。第3図はタイミングデコー
ダ36から入力コントロール回路21へ供給され
る時分割制御信号を示したものであり、第3図A
は帯域通過濾波器27の出力、即ち可変周波数発
振器25の発振出力に関連した2.255〜2.156MHz
の周波数をカウントする40msecの期間(以下
VFOカウント期間と称する)であり、第3図B
は10msecのそのデータ処理期間である。第3図
Cはプリスケーラ9の出力、即ち可変周波数発振
器8の発振出力に関連した0.19〜3.17MHzの周波
数をカウントする40msecの期間(以下VCOカウ
ント期間と称する)であり、第3図Dは10msec
のそのデータ処理期間を示している。以下第3図
A〜Dの期間に対応する周波数カウンタ40,4
1,42,44,45,46の動作を説明する。
先ず、第3図Dのデータ処理期間に於いて周波数
カウンタ40,41,42,44,45,46の
内容はクリヤされ022550という所定数値がプリセ
ツトされる。第3図Aの期間になると帯域通過濾
波器27の出力が入力コントロール回路21を介
して周波数カウンタ40,41,42,44,4
5,46に供給される。入力コントロール回路2
1の内部には1/4のカウンタが設けられているた
め周波数カウンタ40,41,42,44,4
5,46に供給される信号のゲート期間、即ちカ
ウントゲート時間は40msecであるが等価的に1/4
の10msecとなる。この期間では周波数カウンタ
40,41,42,44,45,46はダウンカ
ウンタとして動作し、帯域通過濾波器27の出力
の周波数fLとすると、周波数カウンタ40,4
1,42,44,45,46では022550−fLと
いう処理が行なわれる。ここでfL=2.210MHz
に設定されているとすると周波数カウンタ40,
41,42,44,45,46の出力は000450
(即ち4.5KHz)となる。可変周波数発振器8の第
1の可変容量手段としての可変容量ダイオードに
固定直流電圧が与えられている状態いわゆるフリ
ーランの状態では第3図Bのデータ処理期間では
データのラツチは行なわれない。次に、第3図C
の期間において周波数カウンタ40,41,4
2,44,45,46では次のようなカウント動
作が行なわれる。この受信機では上側へテロダイ
ン方式を採用しており、中間周波数は
55.845MHzであるので、受信周波数が
10.000MHzであるとき可変周波数発振器8の発
振出力f1は65.845MHzとなる。又、可変周波数発
振器17の発振周波数fHは54.090MHzとなる。
尚、可変周波数発振器17、帯域通過濾波器2
8、混合回路29、帯域通過濾波器32、比較回
路33、低域通過濾波器34はPLL105を構成
しており、可変周波数発振器17の発振周波数f
Hは帯域通過濾波器27の出力の周波数fLと反対
方向に増減するように成されている。又、プリス
ケーラ9の出力の周波数fNはf1−fH/10であつ
て、 この場合1.1755MHzである。第3図Aの期間で
はこの周波数fNの信号が入力コントロール回路
21を経て周波数カウンタ40,41,42,4
4,45,46に供給される。尚、この期間にお
いてはカウンタ40,41,42,44,45,
46はアツプカウンタとして動作する。また、上
述したように入力コントロール回路21の内部に
は1/4カウンタが構成されているので、ゲート時
間は等価的に10msecとなる。そして、カウンタ
40,41,42,44,45,46の内容は第
3図AのVFOカウント期間のカウントの結果450
と周波数fNのカウントの結果117550が加算され
118000となる。又、第3図Bのデータ処理期間に
おいて118000の上位3桁である118から18を引く
操作が行なわれ、カウント結果は100000となつて
ラツチ回路70,71,………75に供給され
る。ラツチ回路70,71,………75の出力は
受信周波数表示用デコーダリードオンリメモリ6
4に供給され、メモリ64の出力が表示器55に
供給されることにより、表示器55では受信周波
数10.0000MHzが表示される。更に、ラツチ回路
70,71,………75の出力はバンド切換表示
用デコーダリードオンリメモリ54に供給され、
メモリ54の出力が表示器55に供給されること
により、表示器55ではその切換により受信周波
数10.0000MHzに対応するSW4のバンド表示
16.0000MHzが表示される。
10の分周比の設定のためのカウント動作及び受
信周波数表示のためのカウント動作を行なうこと
について説明しよう。第3図はタイミングデコー
ダ36から入力コントロール回路21へ供給され
る時分割制御信号を示したものであり、第3図A
は帯域通過濾波器27の出力、即ち可変周波数発
振器25の発振出力に関連した2.255〜2.156MHz
の周波数をカウントする40msecの期間(以下
VFOカウント期間と称する)であり、第3図B
は10msecのそのデータ処理期間である。第3図
Cはプリスケーラ9の出力、即ち可変周波数発振
器8の発振出力に関連した0.19〜3.17MHzの周波
数をカウントする40msecの期間(以下VCOカウ
ント期間と称する)であり、第3図Dは10msec
のそのデータ処理期間を示している。以下第3図
A〜Dの期間に対応する周波数カウンタ40,4
1,42,44,45,46の動作を説明する。
先ず、第3図Dのデータ処理期間に於いて周波数
カウンタ40,41,42,44,45,46の
内容はクリヤされ022550という所定数値がプリセ
ツトされる。第3図Aの期間になると帯域通過濾
波器27の出力が入力コントロール回路21を介
して周波数カウンタ40,41,42,44,4
5,46に供給される。入力コントロール回路2
1の内部には1/4のカウンタが設けられているた
め周波数カウンタ40,41,42,44,4
5,46に供給される信号のゲート期間、即ちカ
ウントゲート時間は40msecであるが等価的に1/4
の10msecとなる。この期間では周波数カウンタ
40,41,42,44,45,46はダウンカ
ウンタとして動作し、帯域通過濾波器27の出力
の周波数fLとすると、周波数カウンタ40,4
1,42,44,45,46では022550−fLと
いう処理が行なわれる。ここでfL=2.210MHz
に設定されているとすると周波数カウンタ40,
41,42,44,45,46の出力は000450
(即ち4.5KHz)となる。可変周波数発振器8の第
1の可変容量手段としての可変容量ダイオードに
固定直流電圧が与えられている状態いわゆるフリ
ーランの状態では第3図Bのデータ処理期間では
データのラツチは行なわれない。次に、第3図C
の期間において周波数カウンタ40,41,4
2,44,45,46では次のようなカウント動
作が行なわれる。この受信機では上側へテロダイ
ン方式を採用しており、中間周波数は
55.845MHzであるので、受信周波数が
10.000MHzであるとき可変周波数発振器8の発
振出力f1は65.845MHzとなる。又、可変周波数発
振器17の発振周波数fHは54.090MHzとなる。
尚、可変周波数発振器17、帯域通過濾波器2
8、混合回路29、帯域通過濾波器32、比較回
路33、低域通過濾波器34はPLL105を構成
しており、可変周波数発振器17の発振周波数f
Hは帯域通過濾波器27の出力の周波数fLと反対
方向に増減するように成されている。又、プリス
ケーラ9の出力の周波数fNはf1−fH/10であつ
て、 この場合1.1755MHzである。第3図Aの期間で
はこの周波数fNの信号が入力コントロール回路
21を経て周波数カウンタ40,41,42,4
4,45,46に供給される。尚、この期間にお
いてはカウンタ40,41,42,44,45,
46はアツプカウンタとして動作する。また、上
述したように入力コントロール回路21の内部に
は1/4カウンタが構成されているので、ゲート時
間は等価的に10msecとなる。そして、カウンタ
40,41,42,44,45,46の内容は第
3図AのVFOカウント期間のカウントの結果450
と周波数fNのカウントの結果117550が加算され
118000となる。又、第3図Bのデータ処理期間に
おいて118000の上位3桁である118から18を引く
操作が行なわれ、カウント結果は100000となつて
ラツチ回路70,71,………75に供給され
る。ラツチ回路70,71,………75の出力は
受信周波数表示用デコーダリードオンリメモリ6
4に供給され、メモリ64の出力が表示器55に
供給されることにより、表示器55では受信周波
数10.0000MHzが表示される。更に、ラツチ回路
70,71,………75の出力はバンド切換表示
用デコーダリードオンリメモリ54に供給され、
メモリ54の出力が表示器55に供給されること
により、表示器55ではその切換により受信周波
数10.0000MHzに対応するSW4のバンド表示
16.0000MHzが表示される。
更に、中間周波数プリセツトリードオンリメモ
リ60からは0〜30MHzの周波数帯のうちのLW
帯〜SW5帯の何れかの受信状態に対応して制御信
号が切換回路66に供給され1/2カウンタ47の
出力又はバンド切換表示用デコーダリードオンリ
メモリ54の出力の何れかが端子67に供給され
るように成されている。又、SW帯を受信する際
帯域通過濾波器27の出力が100KHzの範囲で可
変することになるが、その範囲内の最低周波数以
下になつた場合バンド切換表示用デコーダ54か
ら制御信号が切換回路66、端子67を介してミ
ユーテイング回路(図示せず)に供給され、この
ときに低周波信号を出力しないように成されてい
る。
リ60からは0〜30MHzの周波数帯のうちのLW
帯〜SW5帯の何れかの受信状態に対応して制御信
号が切換回路66に供給され1/2カウンタ47の
出力又はバンド切換表示用デコーダリードオンリ
メモリ54の出力の何れかが端子67に供給され
るように成されている。又、SW帯を受信する際
帯域通過濾波器27の出力が100KHzの範囲で可
変することになるが、その範囲内の最低周波数以
下になつた場合バンド切換表示用デコーダ54か
ら制御信号が切換回路66、端子67を介してミ
ユーテイング回路(図示せず)に供給され、この
ときに低周波信号を出力しないように成されてい
る。
斯くして、本発明シンセサイザ受信機によれ
ば、局部発振器としてのPLL周波数シンセサイザ
の可変周波数発振器の発振出力を周波数カウンタ
に供給して受信周波数を計数し、周波数カウンタ
の出力により表示器を駆動して受信周波数を表示
すると共に、この周波数カウンタによつてPLL周
波数シンセサイザのプログラマブル分周器の分周
比を設定できるので、回路簡単にしてPLL周波数
シンセサイザのプログラマブル分周器の分周比を
容易にして設定して選局することができる。
ば、局部発振器としてのPLL周波数シンセサイザ
の可変周波数発振器の発振出力を周波数カウンタ
に供給して受信周波数を計数し、周波数カウンタ
の出力により表示器を駆動して受信周波数を表示
すると共に、この周波数カウンタによつてPLL周
波数シンセサイザのプログラマブル分周器の分周
比を設定できるので、回路簡単にしてPLL周波数
シンセサイザのプログラマブル分周器の分周比を
容易にして設定して選局することができる。
更に、上述した実施例によれば従来のように
PLL周波数シンセサイザが1MHz間隔又は
100KHz間隔でロツクされていてこの周波数の間
隔内に存在している局を受信する際別に中間の周
波数を発振する発振器を用いることなく、PLL周
波数シンセサイザをフリーランの状態に切換えた
時に可変周波数発振器を連続的に可変させること
で周波数帯内の全体に亘つて大まかに局を探し、
PLL周波数シンセサイザのロツクする周波数の間
隔内に存在している局を容易に探すことができ
る。
PLL周波数シンセサイザが1MHz間隔又は
100KHz間隔でロツクされていてこの周波数の間
隔内に存在している局を受信する際別に中間の周
波数を発振する発振器を用いることなく、PLL周
波数シンセサイザをフリーランの状態に切換えた
時に可変周波数発振器を連続的に可変させること
で周波数帯内の全体に亘つて大まかに局を探し、
PLL周波数シンセサイザのロツクする周波数の間
隔内に存在している局を容易に探すことができ
る。
第1図は従来のシンセサイザ受信機の一例の系
統図、第2図は本発明シンセサイザ受信機の一実
施例の系統図、第3図は第2図の動作説明に供す
るタイムチヤートである。 3は第1の周波数変換用混合器、8は局部発振
器としての可変周波数発振器、10はプログラマ
ブル分周器、22は基準周波数信号発生手段とし
ての分周器、13は位相比較器、20はPLL周波
数シンセサイザ、25は微調用発振器としての可
変周波数発振器、40,41,42,44,4
5,46は周波数カウンタ、55は表示器、94
は帰還手段としてのスイツチである。
統図、第2図は本発明シンセサイザ受信機の一実
施例の系統図、第3図は第2図の動作説明に供す
るタイムチヤートである。 3は第1の周波数変換用混合器、8は局部発振
器としての可変周波数発振器、10はプログラマ
ブル分周器、22は基準周波数信号発生手段とし
ての分周器、13は位相比較器、20はPLL周波
数シンセサイザ、25は微調用発振器としての可
変周波数発振器、40,41,42,44,4
5,46は周波数カウンタ、55は表示器、94
は帰還手段としてのスイツチである。
Claims (1)
- 1 第1の周波数変換用混合器に受信周波数に応
じた周波数の信号を供給する局部発振器を有し、
該局部発振器は主選局操作により発振周波数を可
変せしめ得る第1の発振周波数可変素子と、PLL
(フエイズロツクドループ)により制御せしめら
れる第2の発振周波数可変素子とを備え、更に前
記局部発振器には、その出力信号と微調整選局操
作により発振周波数を可変し得る微調用発振器の
出力信号とを混合する第2の周波数変換用混合器
が接続され、前記PLLは少くとも基準周波数信号
発生手段と、前記第2の周波数変換用混合器の出
力信号を受け、それを所定の周波数に分周するプ
ログラマブル分周器と、上記基準周波数信号発生
手段及びプログラマブル分周器の両出力信号の位
相を比較する位相比較器と、該位相比較器の出力
を前記局部発振器の第2の発振周波数可変素子に
帰還する手段とを備え、前記PLLの出力の帰還路
を切断すると共に前記第2の発振周波数可変素子
に一定電圧を供給する手段と、前記第2の周波数
変換用混合器の信号と前記微調用発振器の信号に
関連する出力とを選択的に受ける周波数カウンタ
と、主選局操作時に前記第2の周波数変換用混合
器の出力信号を前記周波数カウンタの上位部に供
給して受信周波数の上位桁により前記プログラマ
ブル分周器の分周比を決定すると共に、前記周波
数カウンタの上位部出力を表示手段に供給して、
上記受信周波数の上位桁を表示せしめ、前記PLL
が動作した状態で微調整選局操作を行つた際に前
記微調用発振器よりの出力信号を前記周波数カウ
ンタに供給することにより上記受信周波数の下位
の桁を前記周波数カウンタの下位部に供給し、該
周波数カウンタの下位部の出力を表示手段に供給
して上記受信周波数の下位部を表示せしめること
を特徴とするシンセサイザ受信機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP913678A JPS54102813A (en) | 1978-01-30 | 1978-01-30 | Synthesizer receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP913678A JPS54102813A (en) | 1978-01-30 | 1978-01-30 | Synthesizer receiver |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS54102813A JPS54102813A (en) | 1979-08-13 |
JPS624897B2 true JPS624897B2 (ja) | 1987-02-02 |
Family
ID=11712202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP913678A Granted JPS54102813A (en) | 1978-01-30 | 1978-01-30 | Synthesizer receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS54102813A (ja) |
-
1978
- 1978-01-30 JP JP913678A patent/JPS54102813A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS54102813A (en) | 1979-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS624898B2 (ja) | ||
GB2067865A (en) | Double superheterodyne receivers | |
US4061980A (en) | Radio receiver with plural converters and frequency control | |
JPS6134698B2 (ja) | ||
US5008955A (en) | Receivers with microcomputer controlled tuning | |
JPS624897B2 (ja) | ||
JPS5925526B2 (ja) | 選局装置 | |
JPS6242535B2 (ja) | ||
JPS6123883Y2 (ja) | ||
JPS6223146Y2 (ja) | ||
KR840000227B1 (ko) | 수신기의 동조제어장치 | |
NL193351C (nl) | Afstemketen. | |
JPS5818354Y2 (ja) | シンセサイザ−受信機 | |
JPS5818360Y2 (ja) | シンセサイザ型ラジオ受信機 | |
JPS63232686A (ja) | テレビジヨン受像機 | |
JPS6019857B2 (ja) | 受信機 | |
JPS6110368Y2 (ja) | ||
JPS6342601Y2 (ja) | ||
JPS5942760Y2 (ja) | シンセサイザ方式選局装置 | |
JPH087706Y2 (ja) | Pll周波数シンセサイザ回路 | |
JPS6049375B2 (ja) | 電子同調装置 | |
JPS6030449B2 (ja) | 受信機 | |
JPH01305716A (ja) | チューナにおける選局装置 | |
KR850000249B1 (ko) | 합성 수신기 | |
JPS6322489B2 (ja) |