JPS624897B2

JPS624897B2 -

Info

Publication number: JPS624897B2
Application number: JP53009136A
Authority: JP
Inventors: Noboru Someno
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1978-01-30
Filing date: 1978-01-30
Publication date: 1987-02-02
Also published as: JPS54102813A

Description

【発明の詳細な説明】従来のシンセサイザ受信機においてはPLL（フ
エイズロツクドループ）周波数シンセサイザのプ
ログラマブル分周器における分周比の設定は分周
比設定用の摘子を適宜調整することにより行なつ
ていた。先ず、第１図を参照して、従来の斯種シ
ンセサイザ受信機の一例について説明しよう。１
はアンテナであり、ここで取出された高周波信号
は高周波増巾器２に供給されて増巾された後混合
器３に供給される。局部発振器はPLL周波数シン
セサイザ２０より構成され、このPLL周波数シン
セサイザ２０内の可変周波数発振器８の発振出力
はプリスケーラ９に供給されて所定の分周比で分
周された後プログラマブル分周器１０に供給され
る。１１はプログラマブル分周器１０に関連して
設けられたその分周比設定手段であつて複数個例
えば３個の摘子より成り、これ等の摘子を手動で
調整することによりプログラマブル分周器１０の
分周比を設定することができる。プログラマブル
分周器１０の分周出力及び基準発振器１２の出力
は位相比較器１３に供給されて、これ等出力の位
相が比較され、位相誤差が検出されるとその誤差
出力が低域通過濾波器１４に供給されて直流化さ
れ可変周波数発振器８にその発振周波数の制御信
号として供給される。PLL周波数シンセサイザ２
０の可変周波数発振器８の発振出力は局部発振出
力として混合器３に供給され、高周波信号は混合
器３で中間周波信号に変換される。中間周波信号
は中間周波増巾器１００，１０１で増巾された後
復調回路１０２に供給され、ここで低周波信号に
復調される。復調された低周波信号は低周波増巾
回路を経てスピーカに供給されるが、この部分は
図示を省略する。

斯種シンセサイザ受信機においてはプログラマ
ブル分周器の分周比の設定及び受信周波数の表示
は夫々別にしなければならず回路構成が複雑とな
つてしまう。

斯かる点に鑑み、本発明は受信周波数を表示器
にて表示するようにしたシンセサイザ受信機に於
て、PLL周波数シンセサイザのプログラマブル分
周器の分周比の設定を、受信周波数を計数する周
波数カウンタにおいて兼ねて機能させることによ
り回路構成簡単にしてPLL周波数シンセサイザの
プログラマブル分周器の分周比を容易に設定して
選局することのできるシンセサイザ受信機を提案
せんとするものである。

以下に第２図を参照して本発明の一実施例を詳
細に説明しよう。尚、第２図において第１図と対
応する部分に同一符号を附して説明する。

第２図は本発明の実施例としての０〜30MHz
に亘る多バンドのダブルコンバージヨン方式PLL
周波数シンセサイザ受信機の系統図である。

即ち、本発明に於ては、第１の周波数変換用混
合器３に受信周波数に応じた周波数の信号を供給
する局部発振器を有し、この局部発振器すなわち
PLL周波数シンセサイザ２０の可変周波数発振器
８は主選局操作により発振周波数を可変せしめ得
る共振回路の第１の発振周波数可変素子（バリコ
ン）と、PLL周波数シンセサイザ２０により制御
せしめられる第２の発振周波数可変素子（可変容
量ダイオード）とを備え、更に可変周波数発振器
８にはその出力信号微調整選局操作により発振周
波数を調整し得る微調用発振器（可変周波数発振
器）２５の信号に関連する出力信号とを混合する
第２の周波数変換用混合器１６が接続され、PLL
２０は少くとも基準周波数信号発生手段（分周
器）２２と、第２の周波数変換用混合器１６の出
力信号を受け、それを所定の周波数に分周するプ
ログラマブル分周器１０と、基準周波数信号発生
手段２２及びプログラマブル分周器１０の両出力
信号の位相を比較する位相比較器１３と、位相比
較器１３の出力を低域通過濾波器１４を介して可
変周波数発振器８の第２の発振周波数可変素子に
帰還する手段、すなわちスイツチ９４とを備え、
且つPLL２０の出力の帰還路を切断し、且つ第２
の発振周波数可変素子に一定電圧を供給する手段
（スイツチ９５、抵抗器９６及び９７等）と、第
２の周波数変換用混合器１６の出力と前記微調用
発振器２５の信号に関連する出力とを選択的に受
ける周波数カウンタ４０〜４２，４４〜４６と、
第１の発振周波数可変素子を操作する第１の選局
操作時すなわち主選局操作時に第２の周波数変換
用混合器１６の信号に関連する出力を周波数カウ
ンタの上位部４４〜４６に供給して受信周波数の
上位桁によりプログラマブル分周器１０の分周比
を決定すると共に、周波数カウンタの上位部４４
〜４６の出力を表示器５５に供給して、受信周波
数の上位桁を表示せしめ、PLL２０を動作させた
状態で微調用発振器２５の発振周波数を可変させ
る第２の選局操作時、すなわち微調整選局操作時
に微調用発振器２５よりの出力信号を周波数カウ
ンタ４０〜４２に供給することにより、受信周波
数の下位の桁を周波数カウンタの下位部４０〜４
２に供給し、周波数カウンタの下位部の出力を表
示手段５５に供給して受信周波数の下位部を表示
せしめるようにするものである。

第２図において、アンテナ１より取出された高
周波信号は高周波増巾器２に供給されて増巾され
た後混合器３に供給される。尚、図示を省略する
も、高周波増巾器２には受信周波数帯に対応して
複数の通過周波数帯の異なる帯域通過濾波器が設
けられており、後述する局部発振器の発振周波数
をカウントし、そのカウント出力によつて帯域通
過濾波器を逐次切換えて使用している。PLL周波
数シンセサイザ２０において、第１の局部発振器
としての可変周波数発振器８では55.845〜
85.844MHzの周波数の信号が発生され、これは
緩衝増巾器１５で増巾された後混合器１６に供給
される。１７は可変周波数発振器であり、ここで
は54.045〜54.144MHzの信号が発生され、緩衝増
巾器１８で増巾された後混合器１６に供給され、
混合器１６の出力としては1.9〜31.7MHzの信号
が取り出される。混合器１６の出力は低域通過濾
波器１９を介して周波数を1/10に分周するプリス
ケーラ９に供給されて0.19〜3.17MHzの信号とさ
れる。プリスケーラ９の出力はプログラマブル分
周器１０、入力コントロール回路２１に夫々供給
される。１２は水晶発振器で構成される基準発振
器であり、その発振周波数は10.240MHzで一定
である。基準発振器１２の出力は分周比が1/1024
の分周器２２に供給されて分周されて10KHzと
されて位相比較器１３に一方の入力として供給さ
れる。基準発振器１２の出力は更に緩衝増巾器２
３で増巾された後混合回路２４に供給される。可
変周波数発振器２５は12.495〜12.396MHzの間の
99KHz内を可変コンデンサを微調整選局操作
時、選局摘子の回転操作によつて連続可変して発
振させている。可変周波数発振器２５の出力は緩
衝増巾器２６で増巾された後混合回路２４に供給
され、混合回路２４の出力としては、2.255〜
2.156MHzの信号が取り出され、この信号は帯域
通過濾波器２７を経て位相比較器３３及び入力コ
ントロール回路２１へ供給される。可変周波数発
振器１７における54.045〜54.144MHzの発振出力
は緩衝増巾器２８で増巾されて混合回路２９に供
給される。３０は第２の局部発振器としての発振
器であり、水晶発振器で構成されていてその発振
周波数は56.3MHzであつて一定である。発振器
３０の出力は混合回路８０に供給される一方、緩
衝増巾器３１に供給されて増巾された後混合回路
２９に供給され、混合回路２９の出力は帯域通過
濾波器３２を介して比較器３３に供給されて帯域
通過濾波器２７の出力と位相比較される。そし
て、位相誤差がある場合には誤差出力が低域通過
濾波器３４に供給されて直流化され可変周波数発
振器１７にその発振周波数の制御電圧として供給
される。

一方、帯域通過濾波器２７の出力及びプリスケ
ーラ９の出力は入力コントロール回路２１に供給
される。分周器２２からの10KHzの周波数の一
部はタイミングカウンタ３５を経てタイミングデ
コーダ３６に供給される。９９は微調整選局操作
時可変周波数発振器２５の発振周波数を変化させ
る選局摘子の回転検出回路であり、その出力はタ
イミングデコーダ３６に周波数カウント制御信号
として供給される。タイミングデコーダ３６の出
力の一部は入力コントロール回路２１に制御信号
として供給され、その内部に設けられたスイツチ
ング回路の切換が制御される。尚、タイミングデ
コーダ３６からは時分割の制御信号が入力コント
ロール回路２１に供給され、帯域通過濾波器２７
及びプリスケーラ９の出力が逐次切換えられて入
力コントロール回路２１に供給される。この動作
については後に詳述する。入力コントロール回路
２１の出力は10進のアツプダウンカウンタ４０に
供給されて100Hzの単位の周波数が計数され、カ
ウンタ４０の出力は10進のアツプダウンカウンタ
４１に供給されて1KHzの単位の周波数が計数さ
れ、カウンタ４１の出力は10進のアツプダウンカ
ウンタ４２に供給されて10KHzの単位の周波数
が計数される。カウンタ４２の出力はタイミング
デコーダ３６の出力で制御されるコントロール回
路４３を経て同様にタイミングデコーダ３６の出
力で制御される10進のアツプダウンカウンタ４４
に供給されて100KHzの単位の周波数が計数さ
れ、カウンタ４４の出力は10進のアツプダウンカ
ウンタ４５に供給されて1MHzの単位の周波数が
計数され、カウンタ４５の出力は10進のアツプダ
ウンカウンタ４６に供給されて10MHzの単位の
周波数が計数される。カウンタ４４で計数された
100KHzの単位の周波数、カウンタ４５で計数さ
れた1MHzの単位の周波数、カウンタ４６で計数
された10MHzの単位の周波数、即ち周波数カウ
ンタ４０〜４２，４４〜４６で計数された周波数
の上位３桁の信号は夫々ラツチ回路５０，５１，
５２を経てプログラマブル分周器１０に供給さ
れ、これによりプログラマブル分周器１０におけ
る分周比が設定される。６０は中間周波数プリセ
ツト用リードオンメモリであり、外部に導出され
た端子６１，６２，６３より適切な制御信号を加
えることによりリードオンリメモリ６０に記憶さ
れている中間周波数が逐次読み出され、10進カウ
ンタ４０，４１，４２，４４，４５，４６及び1/
２カウンタ４７に供給され、これ等のカウンタが
プリセツトされた周波数に対応して種々の値に設
定される。尚、上述した周波数カウンタ４０，４
１，４２，４４，４５，４６は10進アツプダウン
カウンタが６段カスケード接続されて構成されて
いるが、周波数カウンタ４０，４１，４２，４
４，４５，４６は夫々バイナリーカウンタ又はシ
フトレジスター方式のカウンタで構成することも
できる。表示器５５は周波数カウンタ４０，４
１，４２，４４，４５，４６に対応した６桁の表
示器で、周波数の10MHz、1MHz、100KHz、
10KHz、1KHz、100Hzの各桁を表示するように
なされている。又、バンド表示のときは、この表
示器５５によつてLW（400KHz以下）：
400KHz、MW₁（400〜800KHz）：800KHz、
MW₂（800〜1200KHz）：1200KHz、SW₁（1.2
〜2.0MHz）：2.0MHz、SW₂（2.0〜4.0MHz）：
4.0MHz、SW₃（4.0〜8.0MHz）：8.0MHz、SW₄
（8.0〜16.0MHz）：16MHz、SW₅（16MHz以
上）：30MHzと夫々表示されるようになされて
いる。

５４はバンド切換表示用デコーダリードオンリ
メモリであり、10進アツプダウンカウンタ４０，
４１，４２，４４，４５，４６及び1/2カウンタ
４７で計数された周波数はラツチ回路７０，７
１，７２，７３，７４，７５，１１０を経てリー
ドオンリメモリ５４に供給されて符号化され、符
号化された信号は表示器５５に供給されることに
より表示器５５で現在の受信周波数が０〜
30MHzの間の何れの周波数帯であるかがデジタ
ル表示される。この場合、０〜30MHzを８つの
周波数帯（バンド）に分割し、現在どのバンドを
受信しているかが表示される。又、６４は受信周
波数表示用デコーダリードオンリメモリであり、
同様に10進アツプダウンカウンタ４０，４１，４
２，４４，４５，４６及び1/2カウンタ４７で計
数された周波数はラツチ回路７０，７１，７２，
７３，７４，７５，１１０を経てここに供給され
て符号化され、符号化された信号が表示器５５に
供給されることにより表示器５５で受信周波数が
デジタル表示される。６０は中間周波数プリセツ
ト用リードオンリメモリであり、受信信号に対応
して中間周波数を選択し、周波数カウンタ４０，
４１，４２，４４，４５，４６に制御信号を供給
するように設けられており、入力端子６１，６
２，６３からは何れの中間周波数帯を選択するか
の制御信号が供給される。分周器２２の中間から
の80KHzの信号の周波数はデジツトカウンタ９
０に供給されて計数され、デジツトカウンタ９０
からの表示駆動信号は表示器５５のデジツトライ
ンにデジツト信号として供給される。周波数カウ
ンタ４４，４５，４６からの制御信号で所定の分
周比に設定されたプログラマブル分周器１０の出
力は位相比較器１３に供給され、位相比較器１３
で分周器２２の出力と位相比較される。分周器２
２の出力とプログラマブル分周器１０の出力との
位相差に対応して、位相比較器１３からの誤差出
力が低域通過濾波器１４で直流化され可変周波数
発振器８の第２の発振周波数可変素子に制御信号
として帰還される。タイミングデコーダ３６の制
御端子３６ａはスイツチ９２を介して電源＋Ｂに
接続される。９４はタイミングデコーダ３６によ
り開閉制御される帰還手段としてのスイツチであ
り、スイツチ９４は低域通過濾波器１４と可変周
波数発振器８との間に設けられ、スイツチ９５は
可変周波数発振器８に固定直流電圧を供給するた
めの電圧分割用抵抗器９６，９７の接続中点と可
変周波数発振器８との間に設けられている。

選局摘子はシンセサイザ受信機の筐体の前面に
回転自存に取付けられると共に軸方向にも移動出
来るようになつており上昇位置と下降位置を機械
的に取り得るようになつている。そしてこの選局
摘子を引つ張り上げて上昇位置にしたときこの上
昇位置を機械的に検出してスイツチ９２をオンす
ると共に、この状態で回転操作（主選局操作）す
ることにより可変周波数発振器８の第１の発振周
波数可変素子を可変し得るようになされ、この選
局摘子を押し下げて下降位置にしたとき、スイツ
チ９２が機械的にオフされると共に、この状態で
回転操作（微調整選局操作）することにより微調
整用発振器２５を調整して、これに関連して可変
周波数発振器８の第２発振周波数可変素子を可変
させて微調整し得るようになつている。

次に選局操作の動作について説明しよう。

先づ、選局摘子が上昇位置の状態でスイツチ９
２がオンされ、これによりタイミングデコーダ３
６の制御端子３６ａへ電源＋Ｂが供給され、ここ
から制御信号がスイツチ９４，９５に供給され、
スイツチ９４がオフとされ、スイツチ９５がオン
とされPLL周波数シンセサイザ２０は切断される
と共に、これにより、抵抗器９６，９７で分割さ
れた一定の電圧（固定電圧）がスイツチ９５を介
して可変周波数発振器８の第２の発振周波数可変
素子に与えられ、第２の発振周波数可変素子によ
る発振周波数は固定された状態となる。この状態
で選局摘子を回転させると、可変周波数発振器８
の第１の発振周波数可変素子の容量が可変され発
振周波数が変化する。この発振周波数はカウンタ
４０，４１，４２，４４，４５，４６に入力さ
れ、その内、上位３桁即ちカウンタ４４，４５，
４６の出力がラツチ回路５０，５１，５２を介し
てプログラマブル分周器１０に与えられ、その分
周比を決定する。しかる後、選局摘子を押し下げ
て下降位置にするスイツチ９２がオフし、これに
よりスイツチ９４がオンし、スイツチ９５はオフ
してPLL周波数シンセサイザ２０が動作状態とな
る。PLL周波数シンセサイザ２０の動作状態では
このループ内の混合器１６の出力周波数がプログ
ラマブル分周器１０で設定された分周比に応じた
一定値となるごとく動作する。即ち混合器１６の
出力周波数をｆ_N、可変周波数発振器８の出力周
波数をf₁、可変周波数発振器１７の出力周波数を
ｆ_Hとすると、f₁−ｆ_H＝ｆ_N（PLL周波数シンセ
サイザロツク状態で一定）の関係から、ｆ_Hを可
変することにより、f₁を変化させ得る。そこで
PLL周波数シンセサイザ２０が動作状態のまま下
降状態の選局摘子を回転操作して可変周波数発振
器２５の発振周波数を可変すると、これに追随し
て可変周波数発振器１７の発振周波数ｆ_Hが変化
し、第２の発振周波数可変素子すなわち可変周波
数発振器８の周波数f₁が変化する。但し、発振周
波数f₁の上位３桁はプログラマブル分周器１０の
分周比Ｎの設定で決定されており、下位の３桁の
周波数が可変周波数発振器２５により設定される
ごとくその可変範囲が定められている。このよう
に第１の選局操作により受信周波数の粗調整を行
い、しかる後第２の選局操作により微調整をなし
得る。

次に、第３図を参照してプログラマブル分周器
１０の分周比の設定のためのカウント動作及び受
信周波数表示のためのカウント動作を行なうこと
について説明しよう。第３図はタイミングデコー
ダ３６から入力コントロール回路２１へ供給され
る時分割制御信号を示したものであり、第３図Ａ
は帯域通過濾波器２７の出力、即ち可変周波数発
振器２５の発振出力に関連した2.255〜2.156MHz
の周波数をカウントする40ｍsecの期間（以下
VFOカウント期間と称する）であり、第３図Ｂ
は10ｍsecのそのデータ処理期間である。第３図
Ｃはプリスケーラ９の出力、即ち可変周波数発振
器８の発振出力に関連した0.19〜3.17MHzの周波
数をカウントする40ｍsecの期間（以下VCOカウ
ント期間と称する）であり、第３図Ｄは10ｍsec
のそのデータ処理期間を示している。以下第３図
Ａ〜Ｄの期間に対応する周波数カウンタ４０，４
１，４２，４４，４５，４６の動作を説明する。
先ず、第３図Ｄのデータ処理期間に於いて周波数
カウンタ４０，４１，４２，４４，４５，４６の
内容はクリヤされ022550という所定数値がプリセ
ツトされる。第３図Ａの期間になると帯域通過濾
波器２７の出力が入力コントロール回路２１を介
して周波数カウンタ４０，４１，４２，４４，４
５，４６に供給される。入力コントロール回路２
１の内部には1/4のカウンタが設けられているた
め周波数カウンタ４０，４１，４２，４４，４
５，４６に供給される信号のゲート期間、即ちカ
ウントゲート時間は40ｍsecであるが等価的に1/4
の10ｍsecとなる。この期間では周波数カウンタ
４０，４１，４２，４４，４５，４６はダウンカ
ウンタとして動作し、帯域通過濾波器２７の出力
の周波数ｆ_Lとすると、周波数カウンタ４０，４
１，４２，４４，４５，４６では022550−ｆ_Lと
いう処理が行なわれる。ここでｆ_L＝2.210MHz
に設定されているとすると周波数カウンタ４０，
４１，４２，４４，４５，４６の出力は000450
（即ち4.5KHz）となる。可変周波数発振器８の第
１の可変容量手段としての可変容量ダイオードに
固定直流電圧が与えられている状態いわゆるフリ
ーランの状態では第３図Ｂのデータ処理期間では
データのラツチは行なわれない。次に、第３図Ｃ
の期間において周波数カウンタ４０，４１，４
２，４４，４５，４６では次のようなカウント動
作が行なわれる。この受信機では上側へテロダイ
ン方式を採用しており、中間周波数は
55.845MHzであるので、受信周波数が
10.000MHzであるとき可変周波数発振器８の発
振出力f₁は65.845MHzとなる。又、可変周波数発
振器１７の発振周波数ｆ_Hは54.090MHzとなる。
尚、可変周波数発振器１７、帯域通過濾波器２
８、混合回路２９、帯域通過濾波器３２、比較回
路３３、低域通過濾波器３４はPLL１０５を構成
しており、可変周波数発振器１７の発振周波数ｆ
_Hは帯域通過濾波器２７の出力の周波数ｆ_Lと反対
方向に増減するように成されている。又、プリス
ケーラ９の出力の周波数ｆ_Nはｆ_１−ｆ_Ｈ／１０であつ
て、この場合1.1755MHzである。第３図Ａの期間で
はこの周波数ｆ_Nの信号が入力コントロール回路
２１を経て周波数カウンタ４０，４１，４２，４
４，４５，４６に供給される。尚、この期間にお
いてはカウンタ４０，４１，４２，４４，４５，
４６はアツプカウンタとして動作する。また、上
述したように入力コントロール回路２１の内部に
は1/4カウンタが構成されているので、ゲート時
間は等価的に10ｍsecとなる。そして、カウンタ
４０，４１，４２，４４，４５，４６の内容は第
３図ＡのVFOカウント期間のカウントの結果450
と周波数ｆ_Nのカウントの結果117550が加算され
118000となる。又、第３図Ｂのデータ処理期間に
おいて118000の上位３桁である118から18を引く
操作が行なわれ、カウント結果は100000となつて
ラツチ回路７０，７１，………７５に供給され
る。ラツチ回路７０，７１，………７５の出力は
受信周波数表示用デコーダリードオンリメモリ６
４に供給され、メモリ６４の出力が表示器５５に
供給されることにより、表示器５５では受信周波
数10.0000MHzが表示される。更に、ラツチ回路
７０，７１，………７５の出力はバンド切換表示
用デコーダリードオンリメモリ５４に供給され、
メモリ５４の出力が表示器５５に供給されること
により、表示器５５ではその切換により受信周波
数10.0000MHzに対応するSW₄のバンド表示
16.0000MHzが表示される。

更に、中間周波数プリセツトリードオンリメモ
リ６０からは０〜30MHzの周波数帯のうちのLW
帯〜SW₅帯の何れかの受信状態に対応して制御信
号が切換回路６６に供給され1/2カウンタ４７の
出力又はバンド切換表示用デコーダリードオンリ
メモリ５４の出力の何れかが端子６７に供給され
るように成されている。又、SW帯を受信する際
帯域通過濾波器２７の出力が100KHzの範囲で可
変することになるが、その範囲内の最低周波数以
下になつた場合バンド切換表示用デコーダ５４か
ら制御信号が切換回路６６、端子６７を介してミ
ユーテイング回路（図示せず）に供給され、この
ときに低周波信号を出力しないように成されてい
る。

斯くして、本発明シンセサイザ受信機によれ
ば、局部発振器としてのPLL周波数シンセサイザ
の可変周波数発振器の発振出力を周波数カウンタ
に供給して受信周波数を計数し、周波数カウンタ
の出力により表示器を駆動して受信周波数を表示
すると共に、この周波数カウンタによつてPLL周
波数シンセサイザのプログラマブル分周器の分周
比を設定できるので、回路簡単にしてPLL周波数
シンセサイザのプログラマブル分周器の分周比を
容易にして設定して選局することができる。

更に、上述した実施例によれば従来のように
PLL周波数シンセサイザが1MHz間隔又は
100KHz間隔でロツクされていてこの周波数の間
隔内に存在している局を受信する際別に中間の周
波数を発振する発振器を用いることなく、PLL周
波数シンセサイザをフリーランの状態に切換えた
時に可変周波数発振器を連続的に可変させること
で周波数帯内の全体に亘つて大まかに局を探し、
PLL周波数シンセサイザのロツクする周波数の間
隔内に存在している局を容易に探すことができ
る。

【図面の簡単な説明】

第１図は従来のシンセサイザ受信機の一例の系
統図、第２図は本発明シンセサイザ受信機の一実
施例の系統図、第３図は第２図の動作説明に供す
るタイムチヤートである。３は第１の周波数変換用混合器、８は局部発振
器としての可変周波数発振器、１０はプログラマ
ブル分周器、２２は基準周波数信号発生手段とし
ての分周器、１３は位相比較器、２０はPLL周波
数シンセサイザ、２５は微調用発振器としての可
変周波数発振器、４０，４１，４２，４４，４
５，４６は周波数カウンタ、５５は表示器、９４
は帰還手段としてのスイツチである。

Claims

【特許請求の範囲】

１第１の周波数変換用混合器に受信周波数に応
じた周波数の信号を供給する局部発振器を有し、
該局部発振器は主選局操作により発振周波数を可
変せしめ得る第１の発振周波数可変素子と、PLL
（フエイズロツクドループ）により制御せしめら
れる第２の発振周波数可変素子とを備え、更に前
記局部発振器には、その出力信号と微調整選局操
作により発振周波数を可変し得る微調用発振器の
出力信号とを混合する第２の周波数変換用混合器
が接続され、前記PLLは少くとも基準周波数信号
発生手段と、前記第２の周波数変換用混合器の出
力信号を受け、それを所定の周波数に分周するプ
ログラマブル分周器と、上記基準周波数信号発生
手段及びプログラマブル分周器の両出力信号の位
相を比較する位相比較器と、該位相比較器の出力
を前記局部発振器の第２の発振周波数可変素子に
帰還する手段とを備え、前記PLLの出力の帰還路
を切断すると共に前記第２の発振周波数可変素子
に一定電圧を供給する手段と、前記第２の周波数
変換用混合器の信号と前記微調用発振器の信号に
関連する出力とを選択的に受ける周波数カウンタ
と、主選局操作時に前記第２の周波数変換用混合
器の出力信号を前記周波数カウンタの上位部に供
給して受信周波数の上位桁により前記プログラマ
ブル分周器の分周比を決定すると共に、前記周波
数カウンタの上位部出力を表示手段に供給して、
上記受信周波数の上位桁を表示せしめ、前記PLL
が動作した状態で微調整選局操作を行つた際に前
記微調用発振器よりの出力信号を前記周波数カウ
ンタに供給することにより上記受信周波数の下位
の桁を前記周波数カウンタの下位部に供給し、該
周波数カウンタの下位部の出力を表示手段に供給
して上記受信周波数の下位部を表示せしめること
を特徴とするシンセサイザ受信機。