JPS61236591A - 表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈発明の技術分野〉 本発明は表示装置に関する。

〈従来技術とその問題点〉 いわゆるグラフィック表示装置のほとんどは画素指向型
のイメージメモリ、すなわちディスプレイ画面上の各画
素（ピクセル）ごとに１ビツトを対応させたイメージメ
モリを持っている。したがって例えば１０２４画素Ｘ１
０２４画素の分解能を持つ表示装置では１０２４ｘ１０
２４ドツトでイメージメモリを構成する。複数のカラー
表示可能な表示装置の場合には、基本色ごとに１０２４
Ｘ１０２４ビツトのイメージメモリが複数個用いられる
。異なる基本色のイメージを規定するこれらのイメージ
メモリは一般にビットプレーンと呼ばれている。各基本
色のビットプレーンを集めたものが全体のイメージメモ
リを構成することになる０ イメージメモリ内の情報を画面上に表示する場合にはそ
の内容を電子ビームの走査速度で順次読み出していく。

この場合、イメージメモリ内の＠１＃は対応する画素を
点灯することになり、″０”は画面上において消滅した
画素となる。したがって、イメージメモリの内容が全て
“１”のときは全て点灯したイメージとなシ、全て＠０
＃のときは全て消滅したイメージとなる。

上述したように複数のビットプレーン構成のイメージメ
モリを備えるカラー表示の表示装置の場合には、全ての
ビットプレーン（イメージプレーン）における対応する
ピッ）Ｕ置同士が組み合わされる。例えば、ある画素に
属する全てのイメージプレーンのビット位置が“０＃を
記憶しているときは消滅した画素となって表示され、一
枚のビットプレーンだけがその位置に′１＃を持ってい
るときには対応する基本色の画素が表示され、複数のビ
ットプレーンがその画素位置に“１”を持っているとき
にはそれらの基本色を組み合わせた色で画素が表示され
ることになる。以下、説明の便宜上、特にことわらない
限り、一枚のビットプレーンのイメージメモリを考える
こととし、したがって表示装置は単色で画素を表示する
ものとする０ 上述したような表示装置にあっては、イメージメモリ上
のビット間には何ら相互関係はなく、イメージメモリの
各ビットは他のビットと完全に独立している。例えば＆
のようなシンボルのビットパターンをイメージメモリに
書き込んだとすると、その後、そのドツトパターンをデ
ィスプレイ画面に何時間でも表示することができる。し
かし、どれとどれのビットが同一のパターンに属するか
といった情報は、そのビットパターンをイメージメモリ
に書き込んだ時点で失なわれてしまう。このため、イメ
ージメモリにいったん書き込んだ情報を再度解読するこ
とは決して容易には行なえない。

単に情報を提供し、コピイをとるというだけならこの種
の表示装置でもまにあう。しかし、シンボルの変換や情
報の内容（シンボルコード）ノ読出しやシンボルの削除
等を行うため、ユーザーがカーソルやライトペンで指し
ているシンボルを識別する機能をコンピュータに持たせ
る、といったユーザーとの会話形式で表示装置を使用す
るような場合には、この種の表示装置は適用できない。

このような間粗を解決するため従来技術が採用している
方式は、イメージメモリを上述したカラ一画面の場合と
同様に複数のビットプレーンに拡張して構成するという
ものである。すなわち、一枚のビットプレーンを実際の
イメージ記憶用とし、他のビットプレーンには、異なる
画素が属するシンホルニ対スるシンボルコードを記憶さ
せる。これは、着目している画素の位置に対応するビッ
トプレーン上のビット位置にシンボルコードを記憶させ
るというもので、その原理は上述したカラーの符号化の
場合と基本的に同じである。この構成によって、画面上
の各画素に対し、その属するシンボルのシンボルコード
が特定できることになる。

この方式の欠点は記憶容量が極端に犠牲になるというこ
とである。具体例をあげるため、表示装置の分解能を１
０２４Ｘ１０２４画素とすると、これにより１０２４ｘ
１０２４ドツトつまり１メガビツトのイメージメモリが
必要となる。また、１０２４個の異なるシンボル、した
がって１コード当り１０ビツト構成の１０２４種のシン
ボルコードを使用するとする。各シンボルはいわゆる画
素分解能の単位で画面上の任意の位置に設定できるよう
にすべきである。このためには各画素にシンボルコード
１０ビツトを対応づけなければならない。したがってイ
メージメモリに１０枚ものビットプレーンを追加、拡張
しなければならず、トータルで１１メガビツトのイメー
ジメモリとなる。

しかしながら、通常、全イメージのごく一部だけがシン
ボルで占められておシ、画面上の１０２４ｘ１０２４の
位置のほとんどは空か、あるいは完全にグラフィックな
非シンボル情報になっている。

これは記憶の大変な浪費である。

〈発明の概要〉 本発明による表示装置は上記の記憶容量の８０〜９０％
程度を不要にすることができる。

本発明の特徴は特許請求の範囲第１項から明白である。

本発明による表示装置により得られるもうひとつの利点
は応答性のよさであシ、これは本発明の場合、各シンボ
ルを構成する画素のうちひとつの画素のみをシンボルコ
ードでマークすれば足りるからである。

〈発明の構成〉 次に本発明の構成を第１図を参照して説明する。

第１図は本発明による表示装置の原理を示したもので、
コンピュータＤは書込、読出の指示をプロセッサ１（第
２図）に与える。このプロセッサはイメージメモリ２と
補助メモリ６へのシンボルの書込み、補助メモリからの
シンボルの読出しを行う。

イメージメモリ２は所望の色の２進表現に必要なだけの
枚数のビットプレーンより成る画素指向型のイメージメ
モリで構成される。説明の便宜上、表示装置を単色の表
示装置とし、したがってイメージメモリには一枚のビッ
トプレーンしかないとする。もちろん本発明はこれに限
定されるものではなく、以下説明する原理は任意の数の
カラー表示に適用できるものである。

補助メモリ６はイメージメモリ２のビットプレーンと同
様に構成されるもので、プロセッサ１がシンボルをイメ
ージメモリ２に書き込むごとに、イメージ上のシンボル
位置を定義する位置に１１″が書き込まれる。この位置
は必ずというわけではないが通常、シンボルを構成する
画素のひとつ、例えばシンボルの左下の画素に対応して
いる。ただし、例えば指数のような場合には、シンボル
の位置を外側にある画素、指数の例ではシンボルの下方
に位置する画素によって決めた方がよい。このように選
定すれば、シンボルが通常の文字であるのか指数である
のかによって左右されることなく、補助メモリ内のシン
ボル位置を同じ行に並べることができるため、テキスト
情報の読出しが容易になる。イメージ上におけるシンボ
ルの位置はシンボルの色とは独立したものであるから、
わずかに一枚のビットプレーンがあれば補助メモリ（シ
ャドウメモリ）３を構成するのに十分であり、このこと
はカラーイメージ表示のためイメージメモリを複数のビ
ットプレーンで構成した場合にも変わりなく成立する。

説明の便宜上、第１図に示すイメージメモリ２は１３×
１３ビツトという非常に限られた構成にしである。この
場合、上述したところから明らかなように、補助メモリ
３も１３×１３ビツト構成になる。

上記補助メモリ３はラインないし行メモリ４に関連づけ
られている。すなわち、行メモリ４の各メモリセルは補
助メモリ乙の画素行と対応しておシ、シたがって第１図
の場合、行メモリ４は１３個のメモリセルで構成される
。補助メモリのある行が少なくともひとつの″１”を含
むということはイメージ上の対応する画素行に少なくと
もひとつのシンボルが置かれていることにほかならず、
このような補助メモリ乙の各行と対応している行メモリ
４の各メモリセルの方にはコードメモリ５内の特定のメ
モリセルに対するポインタないしアドレスが記憶される
。コードメモリ５はイメージ上に含まれるシンボルに対
応するシンボルコードを記憶する（なお、シンボルのイ
メージ上における位置は補助メモリ６上の″１＃によっ
て示される）。このコードメモリは以下述べるようにし
て分割される。補助メモリ３の画素行上にある最初のシ
ンボルに対するシンボルコードは、その画素行に対応す
る行メモリ４内のメモリセルによって指し示めされるコ
ードメモリ５内の所定のメモリセルに常に記憶、される
。この画素行上にさらに別のシンボルがあることが補助
メモリ乙によって示されているときは、これらのシンボ
ルコードはコードメモリ５における上記のメモリセルに
連続するメモリセルに順次記憶される。着目している画
素行にそれ以上シンボルが存在しなくなったときにはこ
のことを示すため、コードメモリ５内の次のメモリセル
に例えばコードＯのような特別のコードを書き込むこと
ができる。

第１図に図示する例では、補助メモリ６は画素行０と１
についてはシンボルに対するマークラ含んでいない。し
たがって行メモリ４もコードメモリ５へのポインタを持
っていない。このことを示すため、行メモリ４の対応す
るメモリセル０と１にはオールゼロが書き込まれている
。一方、補助メモリ３の行２にはそのＸ座標１，５，１
２のところに６つのシンボルの位置マークである“１＃
が夫々記憶されている。これに対応して、行メモリ４は
コードメモリ５の（アドレス１）のメモリある最初のシ
ンボル（Ｘ座標１にあるシンボル）に対するシンボルコ
ードを保有している。コードメモリ５０次のメモリセル
はこの行２上にある次のシンボル（Ｘ座標５にあるシン
ボル）に対スるシンボルコードを持っている。さらに、
次のメモリセルには補助メモリ３の行２）Ｘ座標１２に
位置するシンボルに対するシンボルコードが記憶される
。

シンボルのマークは補助メモリ乙の画素行５゜８．１０
，１１と１３に付いているから、行メモリ４のメモリセ
ル５，８．１［１，１１と１３も、上述したのと同様に
して、夫々、コードメモリ５のアドレス２．アドレス４
．アドレス３．アドレス５．アドレス乙のメモリセルを
指し示めしている。これらのメモリセル５，８，１０，
１１゜１３の内存であるアドレス情報は、シンボルを含
む画素行に対応するメモリセグメントの先頭位置（先頭
アドレス）を規定するものであり、この先頭位置には対
応する画素行上にある最初のシンボルに対するシンボル
コードが記憶される。同一の画素行上に存在し得る２番
目以降のシンボルに対スルシンボルコードは最初のシン
ボルコードの後に続けて記憶される。ただし、これらの
メモリセグメントの順番は画素行と同様の順番である必
要はない。このことを示すため、第１図では、画素行８
に対応する行メモリのポインタはコードメモリ５のアド
レス４を指し示めしており、このアドレスは画表行１０
に対応するアドレス乙のメモリセグメントのアドレスよ
り大きい。このように、コードメモリ５におけるメモリ
セグメントの物理的な位置は重要ではない。さらに、夫
々のメモリセグメントの長さも、対応する画素行に含ま
れるシンボルの数に合わせて変えることができる。ある
画素行にそれ以上、シンボルが存在しないことを示すた
め、コードメモリ５における対応するメモリセグメント
を例えばコード０のような終了コードで終わらせること
ができる。さらに、メモリセグメントを例えばプログラ
ミング言語ＬＩＳＰにおけるリストで定義することも可
能である。シンボルコードな保有する各メモリセルに対
し、着目している画素行の次のシンボルコードのメモリ
セルへ進めるポインタを設け、最後のシンボルコードの
メモリセルにはその行にはそれ以上シンボルが存在しな
いことを示すため、全てのメモリセグメントによって共
有される特別の終了セルへのポインタを接続する。コー
ドメモリ５に関するこのような構成法は動的記憶域割振
Ｖ）　（ｄｙｎａｍｉｃｍｅｍｏｒｙ　ａｌｌｏｃａｔ
ｉｏｎ　）　　と呼ばれている０本発明の特に簡単な構
成例によれば、コードメモリ５は連続したメモリセグメ
ントにより編成され、その長さは１行当りで通常予想さ
れるシンボルの最大使用数と対応する。この場合、それ
以上の数のシンボルが画素行上に入ってくるときにはコ
ードメモリ５の対応するメモリセグメントにおける最後
尾のメモリセルに、通常のコードメモリの領域外のアド
レスへのポインタを書き込み、そのアドレスよシ始まる
新しいメモリセグメントな追加して、普通なら通常のコ
ードメモリ内に収まったはずの最後のシンボルコード、
あるいは収まシきれなかった残シのシンボルコードを記
憶、確保することができる。以下説明する第２図に示す
単純な構成例において４家、説明の便宜上、各行は最大
４個までのシンボルを含み得るとする。したがってコー
ドメモリ５の各メモリセグメント当り、４つのメモリセ
ルが確保される。打上にあるシンボルの総数が４つより
少ないときは、コードメモリの対応するメモリセグメン
トは、その行の最後のシンボルのコードの後に付く例え
ばゼロの終了コードで終了し、同セグメントの残りのメ
モリセルは未使用となる。

〈実施例〉 以下、本発明の実施例を第２図から第３図を参照して説
明する。

第２図は、実施例のブロック図を示す。その構造と機能
については、夫々、書込みと読出しの処理を示す第３図
と第４図のフローチャートを参照して説明する。

プロセッサ１はコンピュータよりデータとともに書込と
読出しの指示を受は取る。アドレス・制御バスおよびデ
ータバスを介してプロセッサ１はイメージメモリ２に対
するデータの流れを制御する。表示されるイメージはイ
メージプロセッサ乙によりイメージメモリから読み出さ
れ、ラインバッファ７を介してディスプレイ８上に表示
される。

書込（第２図、第３図） 最初に、第２図と第３図を参照してシンボルの書込処理
について説明する。

まず、プロセッサ１は最初のシンボルの座標をレジスタ
９の各フィールドｙ　、ｘ　、ｘ’Ｋｏ−）”する。さ
らにプロセッサ１はシンボルコードなデータレジスタに
ロードする（ステップＡ１参照）。

続いて、補助メモリプロセッサ（シャドウメモリプロセ
ッサ）１５はコードポインタ１０の内容を読み出す（Ａ
２）。このコードポインタ１０にはコードメモリ５にお
いて次に使用するメモリセグメントの先頭のメモリセル
に対するポインタが格納されている。補助メモリプロセ
ッサ１５はレジスタフィールドＹの内容に対応する行メ
モリのセルに、コードメモリポインタ１０の内容を書き
込み、行メモリ４のこのセルがコードメモリ５の次に使
用するメモリセグメントにおける先頭のメモリセルを指
し示すようにする（Ａ３）。さらに、補助メモリプロセ
ッサ１５はコードメモリポインタ１０の内容をアドレス
レジスタ１１に書き込む（Ａ４）。このアドレスレジス
タ１１は現在の行メモリセグメントにおける現在のメモ
リセルな常に指し示すためのものである。ついでコード
メモリポインタ１０がコードメモリにおいて次に使用す
るメモリセグメントを指し示すようにその内容が更新さ
れる（Ａ５）。本例においては、各行の含み得るシンボ
ルの最大個数を４個としであるため、コードメモリポイ
ンタには常に４が加えられる０ ここにおいて、プロセッサ１は現在のシンボルのビット
パターンをイメージメモリ（リフレッシュメモリ）２に
書き込むことになる（Ａ６）。このシンボルのコードは
データレジスタ１２に入つている。このシンボルコード
に対応するビットパターンをイメージメモリ（リフレッ
シュメモリ）２に転送可能にするため、表示装置はシン
ボルコードに対応するビットパターン情報を記憶するシ
ンボルメモリ１５を持っている。このビットパターン情
報の適切な構造並びに着目しているシンボルに対応する
ビットパターンの書込法については米国特許第４，１３
１，８８３号に記載されており、したがってこの方法自
体は本発明の特徴部分を構成しない。この方法の利点は
任意の大きさ、形状のシンボルをイメージ上の任意の位
置に、つまり画素分解能のレベルで位置ぎめできること
である。

この方法はアドレス変換を利用したものであり、シンボ
ルコードによってアクセスされるアドレス変換メモリ１
４（第１図）にて、そのコードをシンボルメモリ１３に
対するアドレスに変換し、このシンボルメモリ１３でそ
のシンボルを具体的に生成させる。このようにして、シ
ンボルメモリ１３上の異なる大きさのメモリエリアを異
なるシンボルの規定エリアとして確保することができる
。

シンボルのビットパターンをイメージメモリ（リフレッ
シュメモリ）２に書き込んだ後は、そのシンボルをディ
スプレイ８上に表示することが可能となる。シンボルの
存在と位置に関する情報が失なわれないようにするため
、補助メモリプロセッサ（シャドウメモリプロセッサ）
１５はそのシンボルのコードを、アドレスレジスタ１１
によって指し示されるところのコードメモリ５上のメモ
リセルに書き込む（Ａ７）。さらにそのシンボルの位置
をイメージ上における“１”として、補助メモリ（シャ
ドウメモリ）６上におけるレジスタ９の示すビット位置
に書き込む（Ａ８）。

次に、補助メモリプロセッサ１５はシンボルの書込完了
をプロセッサ１に知らせるとともにまだ書き込むべきシ
ンボルが残っているか否かを問い合わせる（Ａ９）。残
っていないときは書込シーケンスは終了する。残ってい
るときは処理続行のため第３図のフローチャートのステ
ップＡＩＯへ進み、こ、こでプロセッサ１は次のシンボ
ルの座標をレシス゛り９へ書き込み、そのシンボルコー
ドをデータレジスタ１２に書き込む。そして、プロセッ
サ１は処理すべき次のシンボルのあることを補助メモリ
プロセッサ１５に知らせる。

次のステップＡ１１でプロセッサ１５は次のシンボルが
同一の画素行に属しているか否か、すなわち、前のシン
ボルと同じＹ座標上にあるか否かを判定する。そうであ
る場合はアドレスレジスタ１１の内容を＋１し、このレ
ジスタがコードメモリ５上の着目しているメモリセグメ
ントにおける次のメモリセルな指し示すようにする（Ａ
１１　）。

続いて、この次のシンボルについて、イメージメモリ２
へのビットパターンの書込、コードメモリ５へのコード
の書込、補助メモリ６へのシンボル位置の書込の処理ス
テップＡ６〜Ａ８を繰り返・九以上の処理は着目してい
る行のすべてのシンボルの処理が完了するまで繰り返し
実行される。

次のシンボルが前のシンボルと同じＹ座標を持っていな
い場合は以下のステップが代りに実行される。すなわち
、コードメそりポインタ１０の内容の読出し、そのアド
レスの行メモリ４への書込み、そのアドレスのアドレス
レジスタ１１への書込み、そのビットパターンのイメー
ジメモリ２への書込、そのシンボルコードのコードメモ
リ５への書込、そのシンボル位置の補助メモリ３への書
込が実行される（Ａ２〜Ａ８）。

最後の画素行の全てのシンボルの処理完了により書込の
フローから抜ける。

読出（第２図、第４図） 次に第２図と第４図を参照してメモリからのシンボルの
遂次読出処理について説明する。

その説明に先立ち、レジスタ９を６つのフィールドＹと
ＸとＸ′に分けている理由を述べる。表示装置が１３×
１３画素構成の本例においては、レジスタ９の全長は８
ビツト（１バイト）で構成さきる。Ｙフィールド（Ｙレ
ジスタ）がこの８ビツトのうち４ビツトを占め、Ｘフィ
ールド（Ｘレジスタ）が１ビツトを占め、Ｘ′フィール
ドが６ビツトヲ占める。レジスタ９を３つのフィールド
に分割している理由は次の通りである。

Ｙ　　　：これにより行メモリ４のアドレスが決まる ｙ十ｘ　：これは補助メモリ（シャドウメモリ）乙のア
ドレスとして必要 Ｙ−１−Ｘ−１−Ｘ’：　（レジスタ９の全体）により
シンボルの座標情報が完全に決まる まず、一番目の画素行より読出しを開始させるため、補
助メモリプロセッサ１５はレジスタ９のフィールドＸと
Ｙをクリアする（Ｂ１）。次にレジスタ９のフィールド
Ｘ、Ｙの内容を用いて補助メモリ乙の先頭のメモリセル
（例えば１バイトすなわち８ビツト長）をアクセスして
読出す（Ｂ２）。

そして、この先頭のメモリセルの内容をＸ“レジスタ１
４に格納する（Ｂ３）。次に、優先順位デコーダ１３に
おいて、このレジスタ１４のどこかの位置にひとつでも
“１”が立っているか否か、すなわちアクセスした先頭
のメモリセルがシンボルマークを含むか否かを判定する
（Ｂ４）。そうであれば、行メモリ４の先頭のメモリセ
ルの内容を読み出す（Ｂ５）。このメモリセルはこの第
１番目の画素行に対するコードメモリ５内における最初
のシンボルコードのアドレスを記憶している。

このアドレスをアドレスレジスタ１１に格納する（Ｂ６
）。続いて、アドレスレジスタ１１を用いてこのアドレ
スにあるシンボルコードな読み出す（Ｂ７）。そして読
み出したシンボルコードをデータレジスタ１２に格納す
る（Ｂ８）。この時点でプロセッサ１は着目しているシ
ンボルに関して必要な全ての情報を持ったことになる。

すなわち、シンボルの座標についてはレジスタ９のＸと
ＹとＸ′フィールドに、シンボルコードについてはデー
タレジスタ１２にセーブしである。そこで、補助メモリ
プロセッサ１５はプロセッサ１がこの情報の読出しを完
了するのを待機する（Ｂ９）。

次に、ｘｌルジスタ１４の最上位ビット、すなわち、行
の最初の画素位置に対応するビットがクリアされる（Ｂ
９）。こうする理由は、もしこの位置にシンボルがある
とすれば、すでにそのシンボルは先行するステップで処
理ずみになっているからである。続いて、補助メモリの
先頭のメモリセルにまだシンボルが残っているか否か、
すなわち、Ｘ“レジスタが”１″を含むか否かを判定す
る（Ｂ１１）。なおも残っているならば、アドレスレジ
スタに１を加え（Ｂ１２）、次のシンボルをコードメモ
リ５から読み出す処理を繰り返す。

最終的に、ｘ　Ｉｖレジスタ“１″をまったく含まない
状態となり、もはや補助メモリ３のこのメモリセルには
シンボルが残っていないことが確認される。そこで、′
１＃をレジスタ９のフィールドＸ、Ｙに加えて更新を行
い、補助メモリ乙の次のメモリセルをアクセスできるよ
うにする（　Ｂ１３）。

以上の処理はレジスタ９のＸ、Ｙフィールドの内容がす
べて“１１になるまで繰シ返される（Ｂ１４参照）。こ
のオール″′１”の段階で補助メモリ乙の最後のメモリ
セルに達している。この最後のメモリセルについての処
理完了後、遂次読出しの処理はすべて終了する。

次に、第５図と第３図を参照してシンボルの削除につい
て説明する。

削除処理は２段階゛に分けて行なわれる。第１段階では
削除しようとするシンボルが指し示めされ、その識別が
行なわれ、第２段階でこの識別したシンボルの削除が行
なわれる。まず、第５ａ図と第５ｂ図を参照してこのシ
ンボルの識別処理を説明する。

第５ａ図と第５ｂ図は補助メモリ６を示したもので、第
１図の場合と同一のビットパターンを持っている。オペ
レータはディスプレイ画面とのやりとりの道具としてカ
ーソルを持っており、キー、マウス、トラックボール、
ライトベン等によりカーソルを移動させることができる
。いまオペレータがカーソルを第５ａ図の座標９．１１
（ＸＩＹ）に移動させたとする（第３図のステップＣ１
参照）。

この位置でオペレータはあるシンボルのビットパターン
を「当てて」いる。説明の便宜上、オペレータの当てた
ビットパターン（カーソルの到達したピットパターン）
は、位置１ｉ　、　ｉ　ｏ　（ｘ、ｙ）で示されるシン
ボルに属しているとする。ここでオペレータは、例えば
消去キーを押下することにより、そのシンボルを削除す
るよう指示を出す（Ｃ２）。

イメージ上のカーソルの位置がそのシンボルについて補
助メモリ３上で示されているシンボル位置と一致するか
どうかは不明であるため（本例の場合一致しない）、コ
ンピュータはまずオペレータがどのシンボルを指定して
いるのかを検査しなければならない。最初に、補助メモ
リ３上のビットマークがカーソルと同じ座標にあるか否
かが判定される（Ｃ４）。本例の場合は不一致である。

この場合、続いてカーソル位置のまわりの座標に対して
一致／不一致が調べられる。これらの検査の順序を第５
ｂ図に示しである。同図から明らかなように、検索はカ
ーソルのまわりをらせん状に進められる。本例のらせん
検索は反時計まわシであるが、時計まわりで行ってもよ
い。さらに、検索はカーソル位置のまわシをらせん式に
実行しなければならないというものではなく、座標をも
れなく調べていくものであれば任意のアルゴリズムを使
用することができる。

上記の例では、Ｃ４のチェック条件が始めて満足される
のは座標７　、１１のところであり、これは第５ｂ図に
示すように検査番号１０に対応する。

そこでこの位置にあるシンボルコードをコードメモリよ
り読み出す（Ｃ５）。そしてシンボルメモリ１３を検索
してそのシンボルのビットパターン内にカーソルが位置
するか否かを調べる（Ｃ６゜Ｃ７）。このシンボルのビ
ットパターン検査は例えば米国特許第４，１３１，８８
３号に記載する方法で実行できる。図示の例ではカーソ
ルはこのシンボル内には位置していないから、検索（Ｃ
８゜Ｃ９、Ｃ４のループ）を続行する。この検索は第５
ｂ図の検査番号１９で示す位置１１．１０に達するまで
繰り返えされ、位置１１．１０のところで２回目のシン
ボルマークが検出される（Ｃ４）。

そして、この場合、カーソルがそのシンボルのビットパ
ターン内にあることが確認される（Ｃ８のＹＥＳ　）。

いまや、消去しようとするシンボルがどれであるか識別
できたわけであるから、以下、消去の実行処理として、
オールゼロを識別したシンボルに対応するイメージメモ
リ、補助メモリ及びコードメモリに書き込む（０１１〜
Ｃ１３）。イメージメモリの消去は例えば米国特許第４
．１３１，８８３号に記載する方法で実行することがで
きる。

以上説明した削除シンボルの検索／削除の実行処理につ
いては第３図の７０−チャートに詳しく記載しである。

第３図から明らかなように、削除指定のシンボルの識別
後、カーソルを補助メモリ乙の示すシンボルマークの位
置に移動させることができる（ＣＩＱ）。ただし、この
ステップは必須のものではなく所望なら、省略してもよ
い。なお、削除指定のシンボルが識別されることなく全
ての座標の検索が終了した場合はオペレータの指定した
位置（カーソル位置）にシンボルがないことを知らせる
（Ｃ８、ＣＩＯ）。

シンボルを削除するのではなく別のシンボルと又換する
場合には、この別のシンボルをイメージメモリの削除さ
れるシンボルの位置に書き込めばよい。この書込みは第
３図のフローチャートと同様に行なわれる。

従来技術との比較 本発明の説明のため言及した実施例のものは非常に低い
分解能しか持っていない。このような貧弱な分解能（１
３×１３画素）は、もちろん現実に実用される程度では
ない。そこで、より現実的な分解能として１０２４Ｘ１
０２４画素を考え、シンボルセット（使用シンボル数）
を４０９６種類のシンボルとし、イメージは約１２８行
で、１行当り最大１３０個のシンボルを含み得るとする
。

このような実用的条件下においてこそ以下行う従来技術
と本発明との比較に意味がある。

従来技術では、イメージ上のシンボル位置トコードの記
憶のため、 １０２４ｘ１０２４ｘ１２ビツト＝１５７２８６４バイ
トを必要とする。さらに、ディスプレイのためのシンボ
ルのビットパターンを記憶するのに、少なくとも１枚の
ビットプレーンを必要とする。

これに対し、本発明の場合には、同一の条件下（各メモ
リセルが２バイトっまり１ワードを記憶する）において
、記憶必要量は次の通りである。

補助メモリ　：　１０２４Ｘ１０２４ビツト＝１３１０
７２バイト行メモリ　　：　　　　　　１３０ワード＝
　　　３２０バイトコードメモリ：　　１２８Ｘ　　１
３０ワード＝　　４０９６０バイト合　計　　：　　　
　　　　　　　　　　１７２３５２バイトすなわち、従
来のわずか１１％にすぎない。この例では、シンボルの
ビットパターンを記憶するのに必要な記憶容量は比較か
ら外してあ名。この記憶容量は従来技術、本発明、とも
に同じである。

上記の比較から明らかなように、本発明は記憶容量につ
いて大巾な節減をもたらすものである。

より高い分解能、より大きいシンボルセットの場合には
さらに大きな節減効果が期待できる。さらに、本発明は
従来技術に比べ、表示装置の処理をかなりスピードアッ
プして行うことができる。

ハードウェアについて述べると、プロセッサ１と補助メ
モリプロセッサ１５は、例えばＺ８０か６８０９で構成
できる。さらに高い画素分解能に対しては、例えば６８
０００．あるいは８０２８６の方が好ましい。しかしな
がら、両プロセッサ１，１５を同一のプロセッサで構成
しなければならないということはなく、また上記のプロ
セッサを組み合わせたものであってもよい。

説明の便宜上、図面に示す簡単な実施例を通じて本発明
を説明したが、本発明はこれに限られるものではなく、
発明の範囲内で種々の変形、変更が可能である。例えば
行メモリ４の代りにコードメモリへのポインタを記憶す
る列メモリを使用し、補助メモリ６の各列にシンボルマ
ークな記憶させることができる。

【図面の簡単な説明】

第１図は本発明による表示装置の原理を示す図、第２図
は本発明の実施例のブロック図、第３図はシンボルの書
込のフローチャート、第４図はイメージメモリよりシン
ボルを読み出すフローチャート、 第５図はオペレータの指定したシンボルの識別の原理を
示す図、 第３図はシンボルの削除のフローチャート、である。 １：プロセッサ　２：イメージメモリ ８：ディスプレイ　１３：シンボルメモリ３：補助メモ
リ（シャドウメモリ） ４：行メモリ　５：コードメモリ １５：補助メモリプロセッサ（シャドウメモリプロセッ
サ）　９：座標レジスタ １２：データレジスタ　１１ニアドレスレジスタ１０：
コードメモリポインタ ０血カーソｌし ＦＩＣｉ　５ａ ０１２　１４　５　６　７　８９　１０１１１２１耳１
４１５０＝カーソル ＩＧ　５ｂ

Claims (4)

【特許請求の範囲】
1. （１）ラスター走査型のディスプレイ（８）上に、各シ
   ンボルコードに対応づけられた任意の大きさ、形状のシ
   ンボルを表現するドットパターンの形式、および非シン
   ボル情報の形式でグラフィック情報を表示し、 使用するシンボルのドットパターン情報を記憶するシン
   ボルメモリ（１３）と、 ディスプレイ上に表示する全てのグラフィック情報を記
   憶する画素指向型イメージメモリ（２）と、 シンボルメモリに記憶される情報を処理することにより
   シンボルをイメージメモリに書き込むプロセッサ（１）
   と、 を備える表示装置において、 イメージメモリと同様に画素分割されていて、イメージ
   メモリ（２）の各シンボルに対し、そのシンボルのイメ
   ージ上における位置を規定する画素を対応づけてある画
   素指向型補助メモリ（３）と、 そのメモリセルの各々を補助メモリ（３）内の各画素行
   （画素列）に割り振ることにより補助メモリに関連づけ
   られる行メモリ（列メモリ）（４）と、 行メモリ（列メモリ）に関連づけられていて、イメージ
   上に現われるシンボルに対するシンボルコードを記憶す
   るものにして、行メモリ（列メモリ）の各メモリセルが
   記憶するポインタ（アドレス１、アドレス２・・・・・
   ・）により指し示され、補助メモリ（３）内の対応する
   画素行（画素列）にある最初のシンボルに対するシンボ
   ルコードを記憶するメモリセルを含み、同一画素行（画
   素列）上にある残りのシンボルに対するシンボルコード
   を連続するメモリセルに割り振つて記憶するコードメモ
   リ（５）と、 を設けたことを特徴とする表示装置。
2. （２）特許請求の範囲第１項記載の表示装置において、
   補助メモリ（３）、行メモリ（列メモリ）（４）、およ
   びコードメモリ（５）に対し、情報の書込み、読出しを
   行う補助メモリプロセッサ（１５）を設けたことを特徴
   とする表示装置。
3. （３）特許請求の範囲第２項記載の表示装置において、
   補助プロセッサ（１５）に接続され、補助メモリ（３）
   に対するシンボル座標とシンボルコードを夫々記憶する
   座標レジスタ（９）とデータレジスタ（１２）を設けた
   ことを特徴とする表示装置。
4. （４）特許請求の範囲第２項又は第３項に記載の表示装
   置において、補助プロセッサ（１５）及びコードメモリ
   ポインタ（１０）に接続され、行メモリ（列メモリ）（
   ４）及びコードメモリ（５）に対するアドレスを記憶す
   るアドレスレジスタ（１１）を設けたことを特徴とする
   表示装置。