JPS61234420A - 座標読取装置の平面抵抗板の駆動方式 - Google Patents
座標読取装置の平面抵抗板の駆動方式Info
- Publication number
- JPS61234420A JPS61234420A JP60077350A JP7735085A JPS61234420A JP S61234420 A JPS61234420 A JP S61234420A JP 60077350 A JP60077350 A JP 60077350A JP 7735085 A JP7735085 A JP 7735085A JP S61234420 A JPS61234420 A JP S61234420A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- coordinate
- resistance board
- flat resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
座標読取装置の平面抵抗板の駆動方式であって、平面抵
抗板の各辺をそれぞれ分割して設けられた電極の左、右
の各辺の電極群をそれぞれ、例えば0度の位相信号と9
0度の位相信号で一括して駆動し、上、下の2辺の対向
する電極のそれぞれには、各対向電極位置に対応した位
相信号で駆動し、上下辺に設けられた対向電極ごとに、
上下方向に等位相線の電位分布を形成する。
抗板の各辺をそれぞれ分割して設けられた電極の左、右
の各辺の電極群をそれぞれ、例えば0度の位相信号と9
0度の位相信号で一括して駆動し、上、下の2辺の対向
する電極のそれぞれには、各対向電極位置に対応した位
相信号で駆動し、上下辺に設けられた対向電極ごとに、
上下方向に等位相線の電位分布を形成する。
この上下方向の等位相線の電位分布によって抵抗板の抵
抗率の不均一性に基づく電界の歪を補正してX座標の検
出精度の向上を可能にしている。
抗率の不均一性に基づく電界の歪を補正してX座標の検
出精度の向上を可能にしている。
また、y座標を検出する場合は左、右辺と上。
下辺への駆動信号を切換え、X座標の場合と同一要領に
より、y座標の検出を行なう。
より、y座標の検出を行なう。
本発明は座標読取装置の平面抵抗板の駆動方式に関し、
特に、高精度の位置検出が行なえる座標読取装置の平面
抵抗板の駆動方式に関するものである。
特に、高精度の位置検出が行なえる座標読取装置の平面
抵抗板の駆動方式に関するものである。
座標読取装置は第4図のブロック図に示されているよう
に、1は一様な抵抗率を持った矩形平面抵抗体で、周囲
4辺には、それぞれ分割された電極群2.3,4.5が
設けられている。6は0度。
に、1は一様な抵抗率を持った矩形平面抵抗体で、周囲
4辺には、それぞれ分割された電極群2.3,4.5が
設けられている。6は0度。
90度の2相の交流信号(φ1.φ2)を発生する発振
回路であり、0MO3のスリーステートドライバフ、8
,9.10を経て、電極群2〜5に供給されている。
回路であり、0MO3のスリーステートドライバフ、8
,9.10を経て、電極群2〜5に供給されている。
入力ペン位置のX座標を求める場合にはCMOSドライ
バ7〜10のうち、7.8を能動状態とする一方、9.
10をスリーステート状態として電極から電気的に切り
離す。
バ7〜10のうち、7.8を能動状態とする一方、9.
10をスリーステート状態として電極から電気的に切り
離す。
一方y座標を求める場合にはCMOSドライバのうち、
9.10を能動状態とし、7,8をスリーステート状態
とする。
9.10を能動状態とし、7,8をスリーステート状態
とする。
この動作を交互に繰り返すことにより、抵抗板の左右、
上下からそれぞれ加えられた2つの信号(φ1.φ2)
は平面抵抗体の上で混合され、位置に応じて位相が変化
する電界を抵抗板上に形成する。この抵抗板上の電界を
入力ペン11により検知し、入力ペン位置の座標(x、
y)を検出する。
上下からそれぞれ加えられた2つの信号(φ1.φ2)
は平面抵抗体の上で混合され、位置に応じて位相が変化
する電界を抵抗板上に形成する。この抵抗板上の電界を
入力ペン11により検知し、入力ペン位置の座標(x、
y)を検出する。
このような平面抵抗板に抵抗ムラがあると、それが、抵
抗板上に形成される電界の歪を生じ位相検出誤差の原因
となる。そこで抵抗ムラによって発生する電界の歪に影
響されることなく高精度の位置検出が行なえる抵抗板駆
動方式の出現が要望されていた。
抗板上に形成される電界の歪を生じ位相検出誤差の原因
となる。そこで抵抗ムラによって発生する電界の歪に影
響されることなく高精度の位置検出が行なえる抵抗板駆
動方式の出現が要望されていた。
第4図の従来の座標読取り方式のブロック図であり、発
振回路6より0度、 90度の2相の交流信号(φ1.
φ2)がCMO3のスリーステートドライバ?、8.9
.10を経て、一様な抵抗率を持つ平面抵抗体1の電極
群2〜5に供給される。
振回路6より0度、 90度の2相の交流信号(φ1.
φ2)がCMO3のスリーステートドライバ?、8.9
.10を経て、一様な抵抗率を持つ平面抵抗体1の電極
群2〜5に供給される。
入力ペン位置のX座標を求める場合にはCMOSドライ
バのうち、7,8を能動状態とし、9゜10をスリース
テート状態として電極がら電気的に切り離す。
バのうち、7,8を能動状態とし、9゜10をスリース
テート状態として電極がら電気的に切り離す。
抵抗板の左右に加えられた2つの信号(φ1゜φ2)は
平面抵抗体1の上で混合され、位置に応じて変化する電
界を抵抗板上に形成される。加えた交流信号の基本波成
分にのみ注目すれば、位置X(0<x<1に規格化)に
おける抵抗板上の信号Vは θ=arctan (x / 1− x ) (
1)となる。
平面抵抗体1の上で混合され、位置に応じて変化する電
界を抵抗板上に形成される。加えた交流信号の基本波成
分にのみ注目すれば、位置X(0<x<1に規格化)に
おける抵抗板上の信号Vは θ=arctan (x / 1− x ) (
1)となる。
入力ペン11を抵抗板に接近させると、ペン先と抵抗板
の間の静電結合によって、入力ペン11にはその直下の
信号が誘起される。誘起された信号を、アンプ12で増
幅し、フィルタ13で高周波成分を除去して基本成分を
取出す。これを位相比較器14に入力して入力ペンと駆
動信号との位相差θを求める。得られた位相差θを式(
1)を逆に解いた式(2)x −tan θ/(1+t
an θ)(2)で、位相座標検出器15により、位置
Xに変換すれば、入力ペン位置のXが求められる。
の間の静電結合によって、入力ペン11にはその直下の
信号が誘起される。誘起された信号を、アンプ12で増
幅し、フィルタ13で高周波成分を除去して基本成分を
取出す。これを位相比較器14に入力して入力ペンと駆
動信号との位相差θを求める。得られた位相差θを式(
1)を逆に解いた式(2)x −tan θ/(1+t
an θ)(2)で、位相座標検出器15により、位置
Xに変換すれば、入力ペン位置のXが求められる。
次に、入力ペン位置のX座標を求める場合には、CMO
Sドライバのうち、9,10を能動状態とし、7.8を
スリーステート状態とする。この動作を交互に繰り返し
て入力ペン位置の座標(x、 y)を検出する。(特
開昭58−94068号公報参照)〔発明が解決しよう
とする問題点〕 このような座標検出装置においては、平面抵抗板の抵抗
率にムラがあると、それが、抵抗板上に形成される電界
の歪を生じ、上記の位置算出式(2)による算出結果に
誤差が発生し、位置検出誤差の原因となるといった問題
がある。
Sドライバのうち、9,10を能動状態とし、7.8を
スリーステート状態とする。この動作を交互に繰り返し
て入力ペン位置の座標(x、 y)を検出する。(特
開昭58−94068号公報参照)〔発明が解決しよう
とする問題点〕 このような座標検出装置においては、平面抵抗板の抵抗
率にムラがあると、それが、抵抗板上に形成される電界
の歪を生じ、上記の位置算出式(2)による算出結果に
誤差が発生し、位置検出誤差の原因となるといった問題
がある。
本発明は平面抵抗板の抵抗率の不均一性に基づく電界の
歪をへらし、より高い精度の位置検出が行なえる抵抗板
駆動方式を提供することを目的としている。
歪をへらし、より高い精度の位置検出が行なえる抵抗板
駆動方式を提供することを目的としている。
第1図は本発明の実施例の抵抗板駆動方式のブロック図
を示す。
を示す。
第1図において、実施例の抵抗板駆動方式は、平面抵抗
板1と、平面抵抗板1の各辺を分割して設けられた電極
2−1〜2−nと、各電極2−1〜2−nに接続された
CMOSバッファ3−1〜3−nと、各CMOSバッフ
y3−1〜3−nのそれぞれに駆動信号を切換えて供給
するマルチプレクサ4−1〜4−nと、駆動信号を発振
する発振器16と、発振器16の出力信号をシフトして
11.25度づつ位相のずれた31相の矩形波信号を前
記マルチプレクサ4−1〜4−nのそれぞれに出力する
16段シフトレジスタ17とより構成している。
板1と、平面抵抗板1の各辺を分割して設けられた電極
2−1〜2−nと、各電極2−1〜2−nに接続された
CMOSバッファ3−1〜3−nと、各CMOSバッフ
y3−1〜3−nのそれぞれに駆動信号を切換えて供給
するマルチプレクサ4−1〜4−nと、駆動信号を発振
する発振器16と、発振器16の出力信号をシフトして
11.25度づつ位相のずれた31相の矩形波信号を前
記マルチプレクサ4−1〜4−nのそれぞれに出力する
16段シフトレジスタ17とより構成している。
平面抵抗板の対向する2辺上の電極をそれぞれ位相のφ
異なる2つの交流信号で駆動し、更に、残り2つの辺上
にある電極をそれぞれの位置に応じて、本来抵抗板の抵
抗分布が完全に均一である時に、当該電極に生じるであ
ろう信号位相で、逆に駆動することにより、抵抗板の抵
抗分布の不均一に基づく電界の歪を補正して小さくし、
読取り精度の向上を図っている。
異なる2つの交流信号で駆動し、更に、残り2つの辺上
にある電極をそれぞれの位置に応じて、本来抵抗板の抵
抗分布が完全に均一である時に、当該電極に生じるであ
ろう信号位相で、逆に駆動することにより、抵抗板の抵
抗分布の不均一に基づく電界の歪を補正して小さくし、
読取り精度の向上を図っている。
第1図において、本実施例の動作を説明する。
発振器16の出力は16段シフトレジスタ17に入力さ
れる。16段シフトレジスタ17の最終段のインバート
出力は、同シフトレジスタの初段に入力されており、こ
れにより、16段シフトレジスタ17は、11.25度
づつ位相のずれた31相の矩形波信号を出力する。この
うち、0度、 11.25度・・・90度の11.25
度づつ位相のずれた9種類の矩形波信号がマルチプレク
サ4−1〜4−nのそれぞれに入力されている。
れる。16段シフトレジスタ17の最終段のインバート
出力は、同シフトレジスタの初段に入力されており、こ
れにより、16段シフトレジスタ17は、11.25度
づつ位相のずれた31相の矩形波信号を出力する。この
うち、0度、 11.25度・・・90度の11.25
度づつ位相のずれた9種類の矩形波信号がマルチプレク
サ4−1〜4−nのそれぞれに入力されている。
入力ペンのX座標を求めるとき、マルチプレクサ4−1
〜4−nは、図示しないコントローラの制御により、第
1図に示すX側の駆動信号を選択出力する。これにより
、平面抵抗板1の左辺上電極にはO変位相、右辺上電極
には90度変位相矩形波信号が印加される。
〜4−nは、図示しないコントローラの制御により、第
1図に示すX側の駆動信号を選択出力する。これにより
、平面抵抗板1の左辺上電極にはO変位相、右辺上電極
には90度変位相矩形波信号が印加される。
また、上辺、下辺の電極には、それぞれの位置に応じて
、11.25度〜78.25度の位相をもつ矩形波信号
が印加される。
、11.25度〜78.25度の位相をもつ矩形波信号
が印加される。
これら、電極に印加された信号により、平面抵抗板1上
には、第2図に示すような、上下方向に向かって等位相
線の電位分布が形成される。従って入力ペンで、静電的
にペン直下の信号を検出すれば、その位相から、従来例
で詳述した方法で、入力ペンのX座標を求めることがで
きる。
には、第2図に示すような、上下方向に向かって等位相
線の電位分布が形成される。従って入力ペンで、静電的
にペン直下の信号を検出すれば、その位相から、従来例
で詳述した方法で、入力ペンのX座標を求めることがで
きる。
また、X座標測定時には、同じく図示しないコントロー
ラの作用によりマルチプレクサ4−1〜4−nは、y側
の入力信号を選択出力する。これにより、平面抵抗板1
上には、第3図に示すような左右方向に向かって等位相
線が形成され、同様の方法で入力ペンのX座標を求める
ことができる。
ラの作用によりマルチプレクサ4−1〜4−nは、y側
の入力信号を選択出力する。これにより、平面抵抗板1
上には、第3図に示すような左右方向に向かって等位相
線が形成され、同様の方法で入力ペンのX座標を求める
ことができる。
本来、平面抵抗板lの表面抵抗率が完全に均一であるな
れば、例えば、一辺を9等分した上辺。
れば、例えば、一辺を9等分した上辺。
下辺の電極位置の信号位相はそれぞれ11.25度〜7
8.25度になる。しかし実際には、表面抵抗率の不均
一(抵抗ムラ)のため、電極位置の位相は、ずれ、この
ため入力ペンの位置検出には誤差が生じる。
8.25度になる。しかし実際には、表面抵抗率の不均
一(抵抗ムラ)のため、電極位置の位相は、ずれ、この
ため入力ペンの位置検出には誤差が生じる。
本発明によれば、上辺、下辺上の電極を本来、平面抵抗
板1の抵抗分布が均一である場合に生じるであろう信号
位相、例えば対向する電極のそれぞれを11.25度〜
78.25度で逆に積極的に駆動するため、平面抵抗板
の抵抗ムラの影響が減殺され、位置検出誤差を少なくす
る。
板1の抵抗分布が均一である場合に生じるであろう信号
位相、例えば対向する電極のそれぞれを11.25度〜
78.25度で逆に積極的に駆動するため、平面抵抗板
の抵抗ムラの影響が減殺され、位置検出誤差を少なくす
る。
以上説明したように本発明によれば、平面抵抗板の抵抗
ムラが位置検出誤差に与える影響を少なくするので、よ
り高精度の位置検出が可能となる。
ムラが位置検出誤差に与える影響を少なくするので、よ
り高精度の位置検出が可能となる。
第1図は本発明の抵抗板駆動方式のブロック図、第2図
はX座標側定時比抵抗板上に形成される等位相線図、 第3図iよX座標測定時に抵抗板上に形成される等位相
線図、 第4図は従来の座標読取り方式のブロック図、図におい
て、1は平面抵抗板、2〜5は電極群、6.16は発振
回路、7〜10はスリーステートドライバ、11は入力
ペン、12はアンプ、13はフィルタ、14は位相比較
器、15は位相座標検出器、17はシフトレジスタ、2
−1〜2−nは電極、3−1〜3−nはCMOSバンフ
ァ、4−1〜4−nはマルチプレクサをそれぞれ示して
いる。
はX座標側定時比抵抗板上に形成される等位相線図、 第3図iよX座標測定時に抵抗板上に形成される等位相
線図、 第4図は従来の座標読取り方式のブロック図、図におい
て、1は平面抵抗板、2〜5は電極群、6.16は発振
回路、7〜10はスリーステートドライバ、11は入力
ペン、12はアンプ、13はフィルタ、14は位相比較
器、15は位相座標検出器、17はシフトレジスタ、2
−1〜2−nは電極、3−1〜3−nはCMOSバンフ
ァ、4−1〜4−nはマルチプレクサをそれぞれ示して
いる。
Claims (1)
- 平面抵抗板(1)の各辺に複数個の点状電極(2−1〜
2−n)を所定の間隔で設け、一辺上の電極群を基準位
相の信号で駆動し、前記一辺の対向辺の電極群を前記基
準位相信号と所定の位相差を有する信号で駆動し、残り
の2辺上のそれぞれの電極に、該電極位置に応じた位相
の信号で駆動するようにしたことを特徴とする座標読取
装置の平面抵抗板の駆動方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60077350A JPS61234420A (ja) | 1985-04-10 | 1985-04-10 | 座標読取装置の平面抵抗板の駆動方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60077350A JPS61234420A (ja) | 1985-04-10 | 1985-04-10 | 座標読取装置の平面抵抗板の駆動方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61234420A true JPS61234420A (ja) | 1986-10-18 |
Family
ID=13631463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60077350A Pending JPS61234420A (ja) | 1985-04-10 | 1985-04-10 | 座標読取装置の平面抵抗板の駆動方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61234420A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6424452U (ja) * | 1987-07-30 | 1989-02-09 |
-
1985
- 1985-04-10 JP JP60077350A patent/JPS61234420A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6424452U (ja) * | 1987-07-30 | 1989-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4054746A (en) | Electronic coordinate position digitizing system | |
TWI430156B (zh) | Coordinate input device | |
KR101446371B1 (ko) | 지시체 검출 장치 및 지시체 검출 방법 | |
EP1660983A2 (en) | Touch-input active matrix display device | |
JPH05340709A (ja) | 3次元形状測定装置 | |
US11586323B2 (en) | Touch circuit and touch sensing method | |
JP5053436B2 (ja) | 抵抗膜式タッチパネル装置、プログラム、抵抗膜式タッチパネル装置の接触検出方法 | |
WO2014080864A1 (ja) | タッチパネル付表示装置 | |
JPS61234420A (ja) | 座標読取装置の平面抵抗板の駆動方式 | |
JPH06175771A (ja) | 位置検出装置及び位置検出・表示装置 | |
JP2614502B2 (ja) | 静電容量結合方式透明座標入力装置 | |
TWM529884U (zh) | 增強型3d偵測模組 | |
JPH06139004A (ja) | 抵抗膜方式タブレット | |
US11379087B2 (en) | Touch panel input device | |
JP2688292B2 (ja) | 座標検出装置 | |
JPH07334291A (ja) | デジタイザ | |
JPH03263216A (ja) | 位置座標の検出装置 | |
JPS63146119A (ja) | 座標検出方式 | |
CN106886332B (zh) | 触摸显示屏的驱动方法、驱动装置和触摸显示装置 | |
JPS63219022A (ja) | 座標検出装置 | |
JPS61233823A (ja) | 座標検出装置に用いる平面抵抗板 | |
JPS62130420A (ja) | 座標検出装置 | |
JPH09230989A (ja) | デジタイザ | |
JPS62295132A (ja) | 座標入力装置 | |
JP2641205B2 (ja) | 表示装置 |