JPS61234045A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPS61234045A JPS61234045A JP7449185A JP7449185A JPS61234045A JP S61234045 A JPS61234045 A JP S61234045A JP 7449185 A JP7449185 A JP 7449185A JP 7449185 A JP7449185 A JP 7449185A JP S61234045 A JPS61234045 A JP S61234045A
- Authority
- JP
- Japan
- Prior art keywords
- film
- nitride film
- oxide film
- silicon substrate
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は半導体素子の製造方法に係シ、特に素子分離
領域の形成方法に関するものである。
領域の形成方法に関するものである。
(従来の技術)
従来、半導体基体に多数の素子を形成して集積回路を形
成する場合、各素子を絶縁分離する手段の一つとして、
例えば電子通信学会技術研究報告5SD77−23
Pi〜8に示されるような選択酸化法が広く用いられて
いる。第2図−) 、 (b)は、その選択酸化法を示
すための工程断面図である。
成する場合、各素子を絶縁分離する手段の一つとして、
例えば電子通信学会技術研究報告5SD77−23
Pi〜8に示されるような選択酸化法が広く用いられて
いる。第2図−) 、 (b)は、その選択酸化法を示
すための工程断面図である。
まず、第2図−)に示すように、シリコン基体1上にノ
ぐラド酸化膜2を50OA、窒化膜3を200OA順次
成長させ、これらの膜3,2に通常の選択エツチング法
を用いて開口部4を設ける。
ぐラド酸化膜2を50OA、窒化膜3を200OA順次
成長させ、これらの膜3,2に通常の選択エツチング法
を用いて開口部4を設ける。
次に、高温酸化雰囲気中で窒化膜3をマスクとしてシリ
コン基体1の酸化(フィールド酸化)を行うことにより
、第2図山)に示すように、開口部4部分のシリコン基
体1表面部にフィールド酸化膜5を600OA成長させ
る。このフィールド酸化膜5形成部が素子分離領域であ
る。
コン基体1の酸化(フィールド酸化)を行うことにより
、第2図山)に示すように、開口部4部分のシリコン基
体1表面部にフィールド酸化膜5を600OA成長させ
る。このフィールド酸化膜5形成部が素子分離領域であ
る。
(発明が解決しようとする問題点)
しかしながら、上記のような方法では、フィールド酸化
時に、素子領域となる窒化膜3の下まで酸化膜5aが成
長し、いわゆるバーズビークが発生する。このバーズビ
ークは、素子領域と素子分離領域の中間の遷移領域にあ
たるため、集積回路の高密度化を妨げる。また、このバ
ーズビークを減少させるためにはパッド酸化膜2を薄く
する一方、窒化膜3を厚くすればよいが、これを行うと
、窒化膜3端部付近におけるシリコン基体1の結晶欠陥
の発生を増加せしめ、素子特性を劣化させるという欠点
がある。
時に、素子領域となる窒化膜3の下まで酸化膜5aが成
長し、いわゆるバーズビークが発生する。このバーズビ
ークは、素子領域と素子分離領域の中間の遷移領域にあ
たるため、集積回路の高密度化を妨げる。また、このバ
ーズビークを減少させるためにはパッド酸化膜2を薄く
する一方、窒化膜3を厚くすればよいが、これを行うと
、窒化膜3端部付近におけるシリコン基体1の結晶欠陥
の発生を増加せしめ、素子特性を劣化させるという欠点
がある。
(問題点を解決するための手段)
そこで、この発明では、耐酸化マスクとしての窒化膜の
下のパッド酸化膜端部およびその端部近傍のシリコン基
体表面を窒化処理により耐酸化性に改質した上で、フィ
ールド酸化を行う。
下のパッド酸化膜端部およびその端部近傍のシリコン基
体表面を窒化処理により耐酸化性に改質した上で、フィ
ールド酸化を行う。
(作 用)
このようにすると、フィールド酸化時、前記耐酸化性を
改質した部分により、パッド酸化膜中への、またパッド
酸化膜端部近傍のシリコン基体中への酸化剤の拡散が、
通常の拡散に比して著しく阻害される。したがって、窒
化膜下の素子領域に酸化膜(バーズビーク)が成長して
いくのが妨げられる。
改質した部分により、パッド酸化膜中への、またパッド
酸化膜端部近傍のシリコン基体中への酸化剤の拡散が、
通常の拡散に比して著しく阻害される。したがって、窒
化膜下の素子領域に酸化膜(バーズビーク)が成長して
いくのが妨げられる。
(実施例)
第1図(JL)ないしくe)は、この発明の一実施例の
各製造工程における断面図である。この図を用いて、以
下この発明の一実施例を説明する。
各製造工程における断面図である。この図を用いて、以
下この発明の一実施例を説明する。
まず、第1図(a)に示すように、P型シリコン基体1
1上に1000℃酸素雰囲気中の高温酸化によジパッド
酸化膜(810,) 12を約500A成長させる。次
に、そのパッド酸化膜12上にCVD法に↓シ窒化膜(
St、N、 ) 13を1500A程度成長させる。
1上に1000℃酸素雰囲気中の高温酸化によジパッド
酸化膜(810,) 12を約500A成長させる。次
に、そのパッド酸化膜12上にCVD法に↓シ窒化膜(
St、N、 ) 13を1500A程度成長させる。
次に、窒化膜13上にN S C(Nondoped
5ilicate Glass )膜14を500A程
度CVD法により成長させる。その後、NSCSC膜上
4上トリソ工程によりレノストパターン15を形成し、
そのレジストパターン15をマスクとして上記NSG膜
14.窒化膜13およびノ々ツド酸化膜12金エツチン
グすることにより、これらの膜14.13.12に開口
部16を形成する。ここで、開口部16は、シリコン基
体11(2)素子分離領域上にて開けられる。一方、上
記複合膜が残存するシリコン基体領域が素子領域である
。
5ilicate Glass )膜14を500A程
度CVD法により成長させる。その後、NSCSC膜上
4上トリソ工程によりレノストパターン15を形成し、
そのレジストパターン15をマスクとして上記NSG膜
14.窒化膜13およびノ々ツド酸化膜12金エツチン
グすることにより、これらの膜14.13.12に開口
部16を形成する。ここで、開口部16は、シリコン基
体11(2)素子分離領域上にて開けられる。一方、上
記複合膜が残存するシリコン基体領域が素子領域である
。
次に、開口部16により露出したシリコン基体11の表
面部に対して、第1図山)にX印で示すようにチャネル
ストラグイオン注入(B” 30 KeV2X101s
iGμ−)を行い、その後、レジストパターン15を除
去する。
面部に対して、第1図山)にX印で示すようにチャネル
ストラグイオン注入(B” 30 KeV2X101s
iGμ−)を行い、その後、レジストパターン15を除
去する。
次に、高温アンモニアガス雰囲気中でプラズマ窒化を行
う。すると、NSG膜140表面および、開口部16に
より露出したシリコン基体11の表面、NSG膜14の
端部ならびにパッド酸化膜12の端部がガスに接して窒
化され、これらの部分に第1図(c)に示すように窒化
1117が形成される。
う。すると、NSG膜140表面および、開口部16に
より露出したシリコン基体11の表面、NSG膜14の
端部ならびにパッド酸化膜12の端部がガスに接して窒
化され、これらの部分に第1図(c)に示すように窒化
1117が形成される。
なお、この窒化反応には単に熱窒化、あるいはグジズマ
陽極窒化などを用いることも可能である。
陽極窒化などを用いることも可能である。
続いて、同第1図(C)に示すように、シリコン基体1
1上の全面にNSG膜1膜上8VD法に工9500A成
長させる。
1上の全面にNSG膜1膜上8VD法に工9500A成
長させる。
次に、前記窒化によりシリコン基体11の表面に生じた
100A程度の薄い窒化膜17がエツチング除去される
まで、NSG膜1Bおよび窒化膜17をRI E (R
eactive Ion Etching )法により
エツチング除去する。すると、第1図(d)に示すよう
に、NSG膜1膜上8パッド酸化膜12.窒化膜13お
よびNSG膜14の前記開口部16における端部にのみ
サイドウオール18aとして残シ、このサイドウオール
181で覆われた部分のみ窒化j[17が残る。ここで
、窒化膜17が残った部分を具体的に述べると、それは
、NSG膜14および)4ツド酸化膜12の前記端部お
よびこの端部近傍のシリコン基体11表面である。
100A程度の薄い窒化膜17がエツチング除去される
まで、NSG膜1Bおよび窒化膜17をRI E (R
eactive Ion Etching )法により
エツチング除去する。すると、第1図(d)に示すよう
に、NSG膜1膜上8パッド酸化膜12.窒化膜13お
よびNSG膜14の前記開口部16における端部にのみ
サイドウオール18aとして残シ、このサイドウオール
181で覆われた部分のみ窒化j[17が残る。ここで
、窒化膜17が残った部分を具体的に述べると、それは
、NSG膜14および)4ツド酸化膜12の前記端部お
よびこの端部近傍のシリコン基体11表面である。
しかる後、高温酸化雰囲気で3時間程度酸化(フィール
ド酸化)を行うことにより、前記RIEにより露出した
シリコン基体110所定部分に第1図(e)に示すフィ
ールド酸化膜19を600 OA厚に形成する。
ド酸化)を行うことにより、前記RIEにより露出した
シリコン基体110所定部分に第1図(e)に示すフィ
ールド酸化膜19を600 OA厚に形成する。
その後、NSG膜14およびNSGのサイドウオール1
8 a 1c 7ツ酸系エツチング液により除去し、続
いて熱リン酸溶液により耐酸化マスクであった窒化膜1
3と、前記サイドウオール18aで覆われていた窒化膜
17を除去し、再び7ツ酸系エツチング液によりパツド
酸化膜12を除去することにニジ、第1図(e)のよう
な構造を得る。
8 a 1c 7ツ酸系エツチング液により除去し、続
いて熱リン酸溶液により耐酸化マスクであった窒化膜1
3と、前記サイドウオール18aで覆われていた窒化膜
17を除去し、再び7ツ酸系エツチング液によりパツド
酸化膜12を除去することにニジ、第1図(e)のよう
な構造を得る。
この後の工程は、通常のMOSグロセスと同じである。
ナオ、 以上の一実施例では、レソストノ!ターン15
をマスクにチャネルストップイオン注入工程まで行って
いるが、パターニングされた(開口部を形成した)NS
CSC膜上4スクに窒化膜13およびノぐラド酸化膜1
2をエツチングすることも可能である。ただし、その場
合、エツチングマスクとなるNSCSC膜上4る程度エ
ツチングされるので、またその後のサイドウオール形成
時0NSG膜18のRIEO際のオーバーエツチングに
よってもNSG膜14がエツチングされるので、NSG
膜14は、その下地の窒化膜13がエツチングされない
ように膜厚を設定する必要がある。
をマスクにチャネルストップイオン注入工程まで行って
いるが、パターニングされた(開口部を形成した)NS
CSC膜上4スクに窒化膜13およびノぐラド酸化膜1
2をエツチングすることも可能である。ただし、その場
合、エツチングマスクとなるNSCSC膜上4る程度エ
ツチングされるので、またその後のサイドウオール形成
時0NSG膜18のRIEO際のオーバーエツチングに
よってもNSG膜14がエツチングされるので、NSG
膜14は、その下地の窒化膜13がエツチングされない
ように膜厚を設定する必要がある。
また、同時に、チャネルストップイオン注入に対しても
、イオン注入前の基体素子領域上の積層膜の膜厚が、チ
ャネルストップイオン注入の際、充分にストッパとなる
ことを考慮しなければならない0 また、NSCSC膜上4成する工程を行わずに、上記エ
ツチング、オーバーエツチングおよびチャネルストップ
イオン注入を考慮して窒化膜13の生成膜厚を厚く設定
して行うことも可能である。
、イオン注入前の基体素子領域上の積層膜の膜厚が、チ
ャネルストップイオン注入の際、充分にストッパとなる
ことを考慮しなければならない0 また、NSCSC膜上4成する工程を行わずに、上記エ
ツチング、オーバーエツチングおよびチャネルストップ
イオン注入を考慮して窒化膜13の生成膜厚を厚く設定
して行うことも可能である。
また、サイドウオールの材料と、サイドウオール形成の
際のオーバーエッチで窒化膜13がエツチングされない
ようにするバッファに、それぞれNSC膜18と14を
用いているが、サイドウオールやバッファの効果があれ
ばよいのであるから、PSG−?BPSGなどの膜を使
ってもよい。
際のオーバーエッチで窒化膜13がエツチングされない
ようにするバッファに、それぞれNSC膜18と14を
用いているが、サイドウオールやバッファの効果があれ
ばよいのであるから、PSG−?BPSGなどの膜を使
ってもよい。
(発明の効果)
以上詳述したように、この発明の方法では、耐酸化マス
クとしての窒化膜の下のノ臂ツド酸化膜端部およびその
端部近傍のシリコン基体表面を窒化処理により耐酸化性
に改質した上で、フィールド酸化を行う。したがって、
フィールド酸化時、前 ゛2酎酸化性に改質した部
分により、パッド酸化膜中への、またパッド酸化膜端部
近傍のシリコン基体中への酸化剤の拡散が、通常の拡散
に比して著しく阻害されるものであり、その結果として
、窒化膜下の素子領域に酸化膜(バーズビーク)が成長
じていくのを妨げることができる。すなわち、/4’タ
ーニングと仕上りとの間の寸法の差(変換差)を小さく
し、また、素子領域を拡大できるものであシ、よって、
高集積化を図ることができる。
クとしての窒化膜の下のノ臂ツド酸化膜端部およびその
端部近傍のシリコン基体表面を窒化処理により耐酸化性
に改質した上で、フィールド酸化を行う。したがって、
フィールド酸化時、前 ゛2酎酸化性に改質した部
分により、パッド酸化膜中への、またパッド酸化膜端部
近傍のシリコン基体中への酸化剤の拡散が、通常の拡散
に比して著しく阻害されるものであり、その結果として
、窒化膜下の素子領域に酸化膜(バーズビーク)が成長
じていくのを妨げることができる。すなわち、/4’タ
ーニングと仕上りとの間の寸法の差(変換差)を小さく
し、また、素子領域を拡大できるものであシ、よって、
高集積化を図ることができる。
また、バーズビークを減少できるため、耐酸化マスクの
窒化膜厚を薄くできるものであり、その結果として結晶
欠陥の発生を減少させることができ、素子特性の劣化を
抑えることができる。
窒化膜厚を薄くできるものであり、その結果として結晶
欠陥の発生を減少させることができ、素子特性の劣化を
抑えることができる。
また、窒化処理によりパツド酸化膜の端部に耐酸化性を
もたせている(窒化膜を形成している)ので、この窒化
膜i CVD法による窒化膜と異なシ再現性よく、しか
も薄く膜厚をコントロールして形成できる。このため、
フィールド酸化後の形状の再現性がよく、かつこの窒化
膜に原因する結晶欠陥も低減できる。
もたせている(窒化膜を形成している)ので、この窒化
膜i CVD法による窒化膜と異なシ再現性よく、しか
も薄く膜厚をコントロールして形成できる。このため、
フィールド酸化後の形状の再現性がよく、かつこの窒化
膜に原因する結晶欠陥も低減できる。
第1図はこの発明の半導体素子の製造方法の一実施例を
説明するための断面図、第2図は従来の選択識化法を説
明するための断面図である。 11・・・PWシリコン基体、12・・・パッド酸化膜
、13・・・窒化膜、17・・・窒化膜。 特許出願人 沖電気工業株式会社 第1図 第1図 11:P型シ11コン基体 12:パシドr躬建イ(、N 13:窒イtp目ぎ 17:窒化層
説明するための断面図、第2図は従来の選択識化法を説
明するための断面図である。 11・・・PWシリコン基体、12・・・パッド酸化膜
、13・・・窒化膜、17・・・窒化膜。 特許出願人 沖電気工業株式会社 第1図 第1図 11:P型シ11コン基体 12:パシドr躬建イ(、N 13:窒イtp目ぎ 17:窒化層
Claims (1)
- シリコン基体上にパッド酸化膜を挾んで形成された窒化
膜をマスクとして、シリコン基体のフィールド酸化を行
うことにより、シリコン基体に素子分離領域を形成する
ようにした半導体素子の製造方法において、窒化膜下の
パッド酸化膜の端部およびその端部近傍のシリコン基体
表面を窒化処理により耐酸化性に改質し、その後にフィ
ールド酸化を行うようにしたことを特徴とする半導体素
子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7449185A JPS61234045A (ja) | 1985-04-10 | 1985-04-10 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7449185A JPS61234045A (ja) | 1985-04-10 | 1985-04-10 | 半導体素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61234045A true JPS61234045A (ja) | 1986-10-18 |
Family
ID=13548817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7449185A Pending JPS61234045A (ja) | 1985-04-10 | 1985-04-10 | 半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61234045A (ja) |
-
1985
- 1985-04-10 JP JP7449185A patent/JPS61234045A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5151381A (en) | Method for local oxidation of silicon employing two oxidation steps | |
US6008106A (en) | Micro-trench oxidation by using rough oxide mask for field isolation | |
US5909629A (en) | Semiconductor processing method of forming field oxide regions on a semiconductor substrate | |
JPH08203884A (ja) | オキシナイトライド膜およびその形成方法ならびにそのオキシナイトライド膜を用いた素子分離酸化膜の形成方法 | |
US5118641A (en) | Methods for reducing encroachment of the field oxide into the active area on a silicon integrated circuit | |
JPS63288043A (ja) | 側面隔離素子の分離方法 | |
US6440819B1 (en) | Method for differential trenching in conjunction with differential fieldox growth | |
JPS61174737A (ja) | 半導体素子の製造方法 | |
US5726091A (en) | Method of reducing bird's beak of field oxide using reoxidized nitrided pad oxide layer | |
JPS61234045A (ja) | 半導体素子の製造方法 | |
US6204547B1 (en) | Modified poly-buffered isolation | |
JPH07176742A (ja) | 半導体装置の製造方法及び半導体装置 | |
US5966621A (en) | Semiconductor processing method of forming field isolation oxide relative to a semiconductor substrate | |
JPH065588A (ja) | 半導体装置の製造方法 | |
JPS6171646A (ja) | 半導体素子の製造方法 | |
JPH1154499A (ja) | 半導体装置の製造方法 | |
KR960010461B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
KR100418299B1 (ko) | 반도체소자의필드산화막형성방법 | |
JPH05243215A (ja) | 改良型ポリ−バッファ型locos構成体製造方法 | |
JPH06163531A (ja) | 半導体装置における素子分離領域の形成方法 | |
JPH0267728A (ja) | 素子分離用酸化膜の形成方法 | |
JPS62156839A (ja) | 半導体装置の製造方法 | |
JPS6257228A (ja) | 半導体装置の製造方法 | |
JPH09213692A (ja) | シリコンの区域酸化による半導体集積回路の製造方法及び半導体集積回路の構造 | |
JPH08213381A (ja) | 素子分離領域の形成方法、及び半導体装置の製造方法 |