JPS6122783B2 - - Google Patents
Info
- Publication number
- JPS6122783B2 JPS6122783B2 JP52004655A JP465577A JPS6122783B2 JP S6122783 B2 JPS6122783 B2 JP S6122783B2 JP 52004655 A JP52004655 A JP 52004655A JP 465577 A JP465577 A JP 465577A JP S6122783 B2 JPS6122783 B2 JP S6122783B2
- Authority
- JP
- Japan
- Prior art keywords
- point
- circuit
- exclusive
- signal
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000691 measurement method Methods 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 3
- 238000005070 sampling Methods 0.000 claims description 2
- 238000005259 measurement Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 2
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Description
【発明の詳細な説明】
本発明は基地局間のデータ信号の送り返しによ
る位相遅延の測定方式に関するものである。
る位相遅延の測定方式に関するものである。
第1図は従来の位相測定方式を示す具体例であ
る。車は移動局を表わす。A局が親局であり、
B1局およびB2局はそれぞれ子局である。
る。車は移動局を表わす。A局が親局であり、
B1局およびB2局はそれぞれ子局である。
A局よる同一の信号I1が遅延回路I、11を通
り変調器2、12で変調され、伝送器3、13を
通り、復調器4、14により変調される。これら
の復調信号は送信機5、15によつて車(移動
局)へ同じキヤリア周波数f1で送られる。車から
は、周波数f2で基地局へ送信する。ここでA局か
ら車へ向う信号は、変化の多い信号を連続して送
つており、車からA局へは間欠的に信号を送つて
いる。
り変調器2、12で変調され、伝送器3、13を
通り、復調器4、14により変調される。これら
の復調信号は送信機5、15によつて車(移動
局)へ同じキヤリア周波数f1で送られる。車から
は、周波数f2で基地局へ送信する。ここでA局か
ら車へ向う信号は、変化の多い信号を連続して送
つており、車からA局へは間欠的に信号を送つて
いる。
車からの信号は受信機6、16により受信さ
れ、スイツチS1,S2が2の側にあれば変調器7、
17により変調され、伝送路8、18を通り、復
調器9、19により復調される。親局からの信号
が送信機5、15によつて車へ送信される場合に
B1局およびB2局において車へ送るデータ信号の
位相面がそろつている事が必要である。
れ、スイツチS1,S2が2の側にあれば変調器7、
17により変調され、伝送路8、18を通り、復
調器9、19により復調される。親局からの信号
が送信機5、15によつて車へ送信される場合に
B1局およびB2局において車へ送るデータ信号の
位相面がそろつている事が必要である。
従来はスイツチS1、S2を1側へ倒し、親局Aか
ら子局B1、B2へ送つた信号を再び親局Aへ送り
返して変調器2の入力と復調器9の出力および変
調器12の入力と復調器19の出力で、それぞれ
位相遅延量を測定し、それぞれの結果を1/2す
ることで親局Aから子局B1、B2へ向う片道の信
号の遅延時間とし、この結果から遅延回路1、1
1によつて位相遅延調整を行なつて子局B1、B2
でのA局から送られてきた回路の位相面を合わせ
ていた。
ら子局B1、B2へ送つた信号を再び親局Aへ送り
返して変調器2の入力と復調器9の出力および変
調器12の入力と復調器19の出力で、それぞれ
位相遅延量を測定し、それぞれの結果を1/2す
ることで親局Aから子局B1、B2へ向う片道の信
号の遅延時間とし、この結果から遅延回路1、1
1によつて位相遅延調整を行なつて子局B1、B2
でのA局から送られてきた回路の位相面を合わせ
ていた。
しかしこの方法は移動局から親局Aへ向う回路
を一度止めなければならず、また、親局と離れて
いる子局で信号を折りかえすために、スイツチを
切り替える操作が必要であり、子局が数多くある
場合には、運用上非常にめんどうであつた。
を一度止めなければならず、また、親局と離れて
いる子局で信号を折りかえすために、スイツチを
切り替える操作が必要であり、子局が数多くある
場合には、運用上非常にめんどうであつた。
本発明の目的はかかる従来の欠点を除去するた
め、遅延回路、周期回路、排他的論理和を用い常
時遅延位相量の測定および監視を可能とした位相
遅延量測定方式を提供することにある。
め、遅延回路、周期回路、排他的論理和を用い常
時遅延位相量の測定および監視を可能とした位相
遅延量測定方式を提供することにある。
以下、本発明を詳細に説明する。
第2図は本発明における位相測定方式の具体例
であり、そのタイムチヤートを第3図および第4
図に示す。I1が移動局へ向う変化の多い連続した
信号である。
であり、そのタイムチヤートを第3図および第4
図に示す。I1が移動局へ向う変化の多い連続した
信号である。
I′1は復調器4の出力で第3図に示す様に変調
器2、伝送路3および復調器4での信号の遅延時
間τ1だけ信号I1が遅延したものである。
器2、伝送路3および復調器4での信号の遅延時
間τ1だけ信号I1が遅延したものである。
受信機6の出力I2は、移動局からA局へ送られ
るデータ信号である。
るデータ信号である。
回路21はメモリーであつて、信号I2を記憶す
るとともに、A局と同期のとれたクロツクパルス
CLK′1で読み出している。従つて、I〓2は
CLK′1に対して同期して応答している。また、当
然I′1はCLK′1とともに得られているため、I′1も
CLK′1に対して同期している。すなわち、このこ
とは、I′1とI〓2のそれぞれについて、変化す
る時点は、必ずCLK′1とともに同期していること
を意味する。例えば第3図において、I′1が変化
する時点、とI〓2が変化する時点はそれぞれ同
一周期T(T=1ビツトの時間幅)の整数倍の関
係がある。
るとともに、A局と同期のとれたクロツクパルス
CLK′1で読み出している。従つて、I〓2は
CLK′1に対して同期して応答している。また、当
然I′1はCLK′1とともに得られているため、I′1も
CLK′1に対して同期している。すなわち、このこ
とは、I′1とI〓2のそれぞれについて、変化す
る時点は、必ずCLK′1とともに同期していること
を意味する。例えば第3図において、I′1が変化
する時点、とI〓2が変化する時点はそれぞれ同
一周期T(T=1ビツトの時間幅)の整数倍の関
係がある。
回路22は回路21と同じメモリーである。回
路23は第2の排他的OR回路であり、出力I3
は、I3=I′1○+I〓2で与えられる。第3図に示す
ように、時間t0になるまで移動局からの信号がな
くてI2が無信号状態であると、第2の排他的OR
回路23の出力I3は、I2が無信号状態の時間だけ
I1′と同じ波形を示す。この波形I3をA局へ伝送し
た場合、復調器9の出力I3′はさらに、τ1の時
間だけ遅延している。信号I1″は信号I1を遅延回路
1だけでなく、さらに測定用遅延回路10を通し
た出力である。
路23は第2の排他的OR回路であり、出力I3
は、I3=I′1○+I〓2で与えられる。第3図に示す
ように、時間t0になるまで移動局からの信号がな
くてI2が無信号状態であると、第2の排他的OR
回路23の出力I3は、I2が無信号状態の時間だけ
I1′と同じ波形を示す。この波形I3をA局へ伝送し
た場合、復調器9の出力I3′はさらに、τ1の時
間だけ遅延している。信号I1″は信号I1を遅延回路
1だけでなく、さらに測定用遅延回路10を通し
た出力である。
遅延回路10の遅延量がもう1つの遅延量、す
なわち、復調器4、排他的OR回路23、変調器
7および復調器9を通るまでの信号の遅延量と一
致する場合には第3図I2′に示すように、第12
4の出力I2′は時間t0+τ1まで無信号状態を示
し、バーストモードになる。破線で示すように、
第3図I2′では排他的OR回路の出力であるために
I2′のジツタによりヒゲが生じることがあるが、
このヒゲはCRフイルタで容易に除去できる。第
4図は第3図の場合と同じI3′なる波形に対して
遅延回路10の遅延量が1ビツトよけいだつた場
合を示し、I1″の波形は、第3図の場合と比べ1
ビツトずれているために、出力I2′Bは無信号状態
で長く続くことはなく、バーストモードが発生し
ないことを示すものである。第5図は、A局にお
ける遅延回路の遅延量が1ビツト以内のある定ま
つた値の整数倍に固定されている場合である。こ
の場合は例えば遅延回路としては、並列出力可能
なシフトレジスタ10′を用い、例えばデータ速
度の2倍の周波数を有するクロツクパルスにより
信号を遅延させ、その出力x1,x2……、xnのうち
あるものを選択し、この結果xと、信号I3′(す
なわち、B局においてA局から送られてきた信号
I1′と、移動局からの信号I2〓とを、第2排他的
OR回路23へ入力し、この出力I3をA局へ送つ
たもの)とを、第1排他的OR回路24に入力し
ている。このタイムチヤートを第6図に示す。第
6図において、信号yは排他的OR回路24の出
力波形である。この様な波形は排他的OR回路2
4の入力xとして、遅延回路10′の出力x1、
x2、……、xnのうちいずれか適当に選ぶことに
よつて得ることができる。
なわち、復調器4、排他的OR回路23、変調器
7および復調器9を通るまでの信号の遅延量と一
致する場合には第3図I2′に示すように、第12
4の出力I2′は時間t0+τ1まで無信号状態を示
し、バーストモードになる。破線で示すように、
第3図I2′では排他的OR回路の出力であるために
I2′のジツタによりヒゲが生じることがあるが、
このヒゲはCRフイルタで容易に除去できる。第
4図は第3図の場合と同じI3′なる波形に対して
遅延回路10の遅延量が1ビツトよけいだつた場
合を示し、I1″の波形は、第3図の場合と比べ1
ビツトずれているために、出力I2′Bは無信号状態
で長く続くことはなく、バーストモードが発生し
ないことを示すものである。第5図は、A局にお
ける遅延回路の遅延量が1ビツト以内のある定ま
つた値の整数倍に固定されている場合である。こ
の場合は例えば遅延回路としては、並列出力可能
なシフトレジスタ10′を用い、例えばデータ速
度の2倍の周波数を有するクロツクパルスにより
信号を遅延させ、その出力x1,x2……、xnのうち
あるものを選択し、この結果xと、信号I3′(す
なわち、B局においてA局から送られてきた信号
I1′と、移動局からの信号I2〓とを、第2排他的
OR回路23へ入力し、この出力I3をA局へ送つ
たもの)とを、第1排他的OR回路24に入力し
ている。このタイムチヤートを第6図に示す。第
6図において、信号yは排他的OR回路24の出
力波形である。この様な波形は排他的OR回路2
4の入力xとして、遅延回路10′の出力x1、
x2、……、xnのうちいずれか適当に選ぶことに
よつて得ることができる。
波形yは、1ビツトの時間幅を周期としてサン
プリングした結果がバーストモードになる。これ
は第5図においては、フリツプ・フロツプ回路3
0を用いて、、クロツクパルスCLK3でタイミン
グ抽出することによつて得られる。すなわち、第
6図では、yの波形をクロツクパルスCLK3の立
上りでタイミング抽出した結果、区間T1は常に
0になり、区間T2はデータ信号がバースト的に
出力される。そこで、さらに波形yについては、
移動局からの信号I3が無信号状態であつても、小
パルス(パルス幅を△τとする。)が発生する。
プリングした結果がバーストモードになる。これ
は第5図においては、フリツプ・フロツプ回路3
0を用いて、、クロツクパルスCLK3でタイミン
グ抽出することによつて得られる。すなわち、第
6図では、yの波形をクロツクパルスCLK3の立
上りでタイミング抽出した結果、区間T1は常に
0になり、区間T2はデータ信号がバースト的に
出力される。そこで、さらに波形yについては、
移動局からの信号I3が無信号状態であつても、小
パルス(パルス幅を△τとする。)が発生する。
これは遅延回路10′の出力がある決まつた値
の整数倍の遅延しか出来ないためである。この場
合にはこの小パルスのパルス幅△τをパルス幅測
定回路31で測定しておき、遅延回路10′にお
ける遅延量と加え合わせれば、A局からB局へ向
い再びA局へ返つて来るまでの信号遅延時間が測
定できる。
の整数倍の遅延しか出来ないためである。この場
合にはこの小パルスのパルス幅△τをパルス幅測
定回路31で測定しておき、遅延回路10′にお
ける遅延量と加え合わせれば、A局からB局へ向
い再びA局へ返つて来るまでの信号遅延時間が測
定できる。
第7図は第5図において、I1″に無信号状態が
発生するように、x1、x2……xnよりスイツチ32
で選択する場合の最大無信号時間測定回路であ
る。
発生するように、x1、x2……xnよりスイツチ32
で選択する場合の最大無信号時間測定回路であ
る。
まず始めに、並列入出力可能なシフトレジスタ
34をSTART信号よりクリアする。回路33は
カウンタであり、ここへパルス列CLK1を通す。
CLK1としては、例えばクロツクパルスをそのま
ま用いてもよい。
34をSTART信号よりクリアする。回路33は
カウンタであり、ここへパルス列CLK1を通す。
CLK1としては、例えばクロツクパルスをそのま
ま用いてもよい。
カウンタ33のクリアへ測定すべき信号、すな
わち第5図ではI2″を入力する。このとき、カウ
ンタ33は信号I2″が低レベルでカウント状態と
し、信号I2″が高レベルではクリアされるものを
使う。カウンタ33の数値情報a=〔a1、a2、…
…an〕とシフトレジスタ34の数値情報b=
〔b1、b2、……bn〕とを、デジタルマグニチユー
ドコンパレータ35で比較しカウンタ33の数値
情報aの方がシフトレジスタ34の数値情報bよ
り大きければシフトレジスタ34へはカウンタの
数値情報aがプリセツトされる。十分時間がたつ
た後に、シフトレジスタ34の出力bを読み取
る。この結果を第5図のスイツチ32でx1、x2…
…xnのそれぞれ切り換えて比べて、x1……xnよ
り最もI2″の無信号状態が長いものを選択するこ
とができる。
わち第5図ではI2″を入力する。このとき、カウ
ンタ33は信号I2″が低レベルでカウント状態と
し、信号I2″が高レベルではクリアされるものを
使う。カウンタ33の数値情報a=〔a1、a2、…
…an〕とシフトレジスタ34の数値情報b=
〔b1、b2、……bn〕とを、デジタルマグニチユー
ドコンパレータ35で比較しカウンタ33の数値
情報aの方がシフトレジスタ34の数値情報bよ
り大きければシフトレジスタ34へはカウンタの
数値情報aがプリセツトされる。十分時間がたつ
た後に、シフトレジスタ34の出力bを読み取
る。この結果を第5図のスイツチ32でx1、x2…
…xnのそれぞれ切り換えて比べて、x1……xnよ
り最もI2″の無信号状態が長いものを選択するこ
とができる。
以上説明してきたように、本発明による位相差
測定方式は、親局から子局に致る伝送路の位相遅
延差を子局から親局への伝送路を利用して行うに
もかかわらず、測定のための折り返し接続変更等
を必要とせず、常時の遅延位相差の測定、監視を
可能にしたものである。
測定方式は、親局から子局に致る伝送路の位相遅
延差を子局から親局への伝送路を利用して行うに
もかかわらず、測定のための折り返し接続変更等
を必要とせず、常時の遅延位相差の測定、監視を
可能にしたものである。
第1図は従来の位相測定方式、第2図は本発明
における位相測定方式の具体的実施例、第3図、
第4図は本発明第2図のタイムチヤート、第5図
は本発明における位相測定方式の具体的実施例、
第6図は本発明第5図中の回路24の入出力関係
を説明するためのタイムチヤート、第7図は本発
明における無信号状態検出のための最大無信号時
間測定回路である。 1,10,11,20……遅延回路、2,7,
12,17……変調器、3,8,13,18……
伝送路、4,9,14,19……復調器、5,1
5……送信機、6,16……受信機、21,22
……メモリー、23〜26……排他的OR回路、
30……タイミング抽出回路、31……パルス幅
測定回路、32……スイツチ、33……カウン
タ、34,10′……シフトレジスタ、35……
デジタルマグニチユードコンパレータ。
における位相測定方式の具体的実施例、第3図、
第4図は本発明第2図のタイムチヤート、第5図
は本発明における位相測定方式の具体的実施例、
第6図は本発明第5図中の回路24の入出力関係
を説明するためのタイムチヤート、第7図は本発
明における無信号状態検出のための最大無信号時
間測定回路である。 1,10,11,20……遅延回路、2,7,
12,17……変調器、3,8,13,18……
伝送路、4,9,14,19……復調器、5,1
5……送信機、6,16……受信機、21,22
……メモリー、23〜26……排他的OR回路、
30……タイミング抽出回路、31……パルス幅
測定回路、32……スイツチ、33……カウン
タ、34,10′……シフトレジスタ、35……
デジタルマグニチユードコンパレータ。
Claims (1)
- 【特許請求の範囲】 1 互いに離れた場所にある第1の地点から第2
の地点へ連続したデータ信号を送信し、前記第2
の地点から前記第1の地点へは、バースト的に発
生する信号を送信しているデータ送受信系におい
て、前記第1の地点に第1の排他的OR回路、前
記第2の地点に第2の排他的OR回路をそれぞれ
設け、前記第2の地点において、前記第1の地点
から送られてきた前記データ信号と第2の地点か
ら第1の地点へ送る前記のバースト的に発生する
信号を同期をとつて第2の排他的OR回路へ入力
し、前記第2排他的OR回路出力を第1の地点へ
伝送して第1の地点においては、第2の地点から
送られてきた前記第2の排他的OR出力からの信
号と、第1の地点から第2の地点へ送信している
データ信号を遅延回路を用いて遅延させた信号を
前記第1の排他的OR回路へ入力し、前記第1の
排他的OR回路出力がバーストモードになるよう
に前記遅延回路の遅延量を変えてゆき、前記遅延
回路の位相遅延量を測定することにより、前記第
1の地点から前記第2の地点を経由して再び前記
第1の地点に致るまでの位相遅延量を測定する事
を特徴とする位相遅延測定方式。 2 互いに離れた場所にある第1の地点から第2
の地点へ、連続してデータ信号を送信し、前記第
2の地点から前記第1の地点へはバースト的に発
生する信号を送信しているデータ送受信系におい
て、前記第1の地点に第1の排他的OR回路、前
記第2の地点に第2の排他的OR回路をそれぞれ
設け、前記第2の地点において、前記第1の地点
から送られてきた前記データ信号と第2の地点か
ら第1の地点へ送る前記のバースト的に発生する
信号を同期をとつて第2の排他的OR回路へ入力
し、前記第2の排他的OR回路出力を第1の地点
へ伝送して第1の地点においては、第2の地点か
ら送られてきた前記第2の排他的OR出力からの
信号と、第1の地点から第2の地点へ送信してい
るデータ信号を遅延回路を用いて遅延させた信号
を前記第1の排他的OR回路へ入力し、前記遅延
回路の遅延量を変えていき、前記第1の排他的
OR回路の出力信号が、データ信号の1ビツトの
時間幅を周期としてサンプリングした結果がバー
スト状態になるときの、前記遅延回路の遅延量お
よび第1の排他的OR回路の入出力関係から前記
第1の地点から前記第2の地点を経由して再び前
記第1の地点に到るまでの信号の遅延位相量を測
定することを特徴とする位相遅延測定方式。 3 特許請求の範囲第2項記載の遅延回路の遅延
量を1ビツト以内の間隔で段階的に変化させるこ
とを特徴とする位相遅延量測定方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP465577A JPS5389609A (en) | 1977-01-18 | 1977-01-18 | Phase delay quantity measurement system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP465577A JPS5389609A (en) | 1977-01-18 | 1977-01-18 | Phase delay quantity measurement system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5389609A JPS5389609A (en) | 1978-08-07 |
JPS6122783B2 true JPS6122783B2 (ja) | 1986-06-03 |
Family
ID=11589951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP465577A Granted JPS5389609A (en) | 1977-01-18 | 1977-01-18 | Phase delay quantity measurement system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5389609A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01122464U (ja) * | 1988-02-08 | 1989-08-21 | ||
JPH0219271A (ja) * | 1988-07-06 | 1990-01-23 | Toshiba Corp | 半導体装置用テーピング部品 |
-
1977
- 1977-01-18 JP JP465577A patent/JPS5389609A/ja active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01122464U (ja) * | 1988-02-08 | 1989-08-21 | ||
JPH0219271A (ja) * | 1988-07-06 | 1990-01-23 | Toshiba Corp | 半導体装置用テーピング部品 |
Also Published As
Publication number | Publication date |
---|---|
JPS5389609A (en) | 1978-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4278977A (en) | Range determining system | |
JPH09172415A (ja) | ディジタル伝送装置の信号伝播時間の測定装置 | |
GB1414990A (en) | Communication apparatus | |
EP0076008B1 (en) | A receiver for ffsk modulated data signals | |
JPS6122783B2 (ja) | ||
JP3524928B2 (ja) | 送信タイミング測定装置 | |
JPH09312635A (ja) | クロック信号伝送装置 | |
JPH05102958A (ja) | データ同期検出装置 | |
JP2679474B2 (ja) | データ同期検出方法 | |
SU1099404A1 (ru) | Устройство дл измерени отношени сигнал/шум | |
SU873438A1 (ru) | Совмещенна радиолини с шумоподобными сигналами | |
JP3268320B2 (ja) | Sn比判定回路 | |
JP3344530B2 (ja) | デジタル信号伝送方法およびデジタル信号復調装置 | |
US3680114A (en) | Modulation format for signal arrive time determination utilizing differential code logic | |
RU2065254C1 (ru) | Приемо-передатчик для полудуплексной связи | |
SU513523A1 (ru) | Цифровой демодул тор сигнала с относительной фазовой манипул цией | |
SU1411795A1 (ru) | Система передачи и приема информации | |
SU1665529A1 (ru) | Устройство дл передачи и приема данных | |
SU1721836A2 (ru) | Устройство дл передачи и приема данных | |
SU794768A1 (ru) | Устройство дл приема дискретнойиНфОРМАции | |
SU698144A1 (ru) | Система многоканальной передачи сигналов | |
SU1693734A1 (ru) | Устройство дл приема и передачи цифровой двоичной информации | |
SU1732485A1 (ru) | Устройство дл передачи и приема данных в полудуплексном режиме | |
SU1022205A1 (ru) | Устройство дл приема команд телеуправлени | |
SU1615773A1 (ru) | Устройство дл передачи и приема информации с подвижного объекта |