JPS61225615A - 流量測定方法及びデイジダル流量計回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 １、発明の分野 この発明は一般に管又は導管中の流体の流れを測定する
ための計器に、更に詳しくは、流量率を測定するために
超音波信号を利用したその種の計器に関係している。

２、従来技術の説明 基本的な超音波流量計は、１９７６年２月６日発行され
、この発明の譲受人に譲渡された’）　−（Ｌｅｅ）の
米国特許第３９３５７５５号に図示され且つ説明されて
いる。この計器は管の直径部分の両側に取り付けられた
一対の変換器を使用しており、これらの変換器の一方は
他方から下流に配置されている。これによって一方の変
換器から他方のものへの斜めの超音波路が確立される。

各変換器は超音波パルス列の送信器及び受信器である。

送信の際、電気信号は変換器によって音波に変換され、
又受信の際、変換器は音波を電気信号に変換する。二つ
のパルス列が超音波路の両端において同時に送信され、
そしてそれらの向かい側の目的地で少し後に受信される
。

超音波を発生するのに使用される電気信号は比較的高い
搬送周波数信号ｆａで発生される。比較的低い周波数信
号ｆｎを信号混合技術によって搬送波から抽出すること
ができる。超音波パルス列は所望の低い方の周波数信号
ｆｎの少なくとも１周期の間高い方の周波数信号ｆｏの
多くのサイクルとして発生される。低い方の周波数信号
は周波数ｆｏ　の搬送波信号を周波数ｆｏ　＋　ｆＤの
同程度の高周波信号と混合することによって得られる。

この二つの高い周波数信号は、混合されると、混合され
た両信号の和を表すなお一層高い周波数信号ｆ２０−１
−Ｄ　、及び混合された両信号間の差を表す低い方の周
波数信号ｆＤを発生する。後者は「差周波数」の信号と
呼ばれ４る。

搬送周波数ｆｃの超音波パルス列はほぼ特定の流れ媒質
中での音速で流れを横切って移動する。

管の軸方向における媒質の流速に応じて、移動時間は下
流方向への移動に対してはわずかに短くなり且つ又上流
方向への移動に対してはわずかに長くなる。小直径の管
に対しては、超音波の全移動時間は非常に短い。超音波
の移動時間における小さい変化の測定は流量を測定する
際の基本的な技術問題である。

リーの米国特許に更に説明されているように、数学的な
関係が明らかにされていて、流量は二つの超音波パルス
列に対する経過移動時間の関数として、更に又、それぞ
れ上流及び下流方向における両移動時間の差の関数とし
て表される。流量（Ｖ′）は、ある定数（Ｋ）、二つの
移動時間の差（Ｔ１２　　Ｔ２１）、及び二つの移動時
間（Ｔ１□、Ｔ２□）を用いて次のように表すことがで
きる。

１フイー゛トの直径を持ち且つ音波の速さが５０００フ
イ一ト／秒である媒質を備えたパイプにおいて、全目盛
流体量が２．５フイ一ト／秒であるとき、二つの移動時
間Ｔｒｉ及びＴ２１の差は０．２マイクロ秒（０，２Ｘ
１０＝秒）である。全目盛の１％の確度のためには、２
ナノ秒（２Ｘ１０＝秒）という短い移動時間の差が検出
されなければならない。

リーの米国特許は更に、超音波パルス列から抽出され得
る二つの低い方の周波数信号ｆＤ１２及びｆＤ２１　　
の位相の差を検出することによって二つの移動時間の差
を測定することができることを開示している。反対方向
に向けられたパルス列は、受信されると、別別の受信チ
ャネルを通し℃導かれて、ここで前述のように他の信号
と電気的に混合されて和及び差の周波数が得られる。次
に差周波数信号が低域フィルタを用いて抽出される。そ
の結果得られた二つの差周波数信号は零交差検出器に提
供され、この検出器は二つの零交差点の間の位相角の差
に比例したパルス幅の出力パルスを発生する。この信号
は次に計算装置に送られ、これによってパルス幅が時間
差に変換され且つ上の方程式１）に従って計算が行われ
て流量に比例した信号が得られる。

リーの米国特許によって指摘された装置に続いて、多重
パス・フィルタ回路網を用いて超音波パルス列から抽出
された差周波数信号の位相偏移を解析することによって
速度測定の分解能を改善した別の装置が存在した。この
装置においては二つの抽出信号のそれぞれが八つの間隔
で標本化された。これらの標本はスイッチキャパシタ回
路のバンクに記憶されるアナログ信号として取り出され
た。アナログ信号の記憶は送信器からのクロック信号で
時間決めされた。

超小形電子回路式プロセッサを利用すれば、フーリエの
数学的方法を用いて位相差の分解能を更に大きくするこ
とができる。そのようなプロセッサは、速いことは速い
が、搬送周波数信号又は差周波数信号を「飛行中に」検
出して、割り当てられたその他の計算及び処理タスクを
行うのに十分なほど高速ではない。受信側における超音
波信号の処理には幾つかの問題が提出されている。それ
らは、１）処理のための受信を捕らえる方法、２）二つ
の受信信号を検出する際にこれらの信号を検出するため
の回路部が別別に応答する場合におけるこの二つの信号
の同期を確保する方法、６）超音波パルス列に対する経
過移動時間を測定する方法、及び４）標本化された波形
のフーリエ解析を実現する方法、を含んでいる。

発明の要約 この発明は特許請求の範囲に記載された一つの特定形式
の流量計回路ｔ（おいて具体化されているが、更に一般
的にはこの発明の一般的方法を利用した他の種種の流量
計においても実施される。

この一般的方法は二つの紹音波パルス列のディジタル標
本化によって、且つ又各パルス列に対する標本化データ
と関係しているタイミングマークと呼ばれるデータによ
って特徴づけられる。このタイミングマークは二つの信
号間の位相差を決定する前に標本化データを同期させる
ための基準として使用される。この方法は、後の処理の
ために高い標本化速度でデータを記憶するための方法を
与えるので、超小形電子回路式プロセッサを流量計算の
ための装置として使用するときに有効である。

この発明は更に詳しくは流量計に対する信号処理回路に
おいて具体化される。この回路は対向点にある両プロー
ブから流れを横切って送信される二つの超音波パルス列
を発生するための信号発生器及びこの二つのパルス列を
受信するための信号受信器を備えている。この回路は又
各超音波信号の送信から受信までの時間を規定する経過
時間信号を発生するための第１タイミング副回路を備え
ている。他の回路部は信号受信器に結合されていて二つ
の超音波受信信号のそれぞれに対応するディジタル標本
化データを発生し且つ記憶する。第２タイミング副回路
は信号発生器と標本化回路部とに結合されていて標本化
データと関係したタイミングマークを発生する。最後に
、信号処理回路は超小形電子計算機であるとしてもよい
ディジタル処理回路を備えており、この回路は第１タイ
ミング副回路から経過時間信号を読み取り且つ又第２タ
イミング副回路からディジタル標本化データ及び関係の
タイミングマークな読み取る。次にこのデータによりデ
ィジタル処理回路は流量率を計算して、比例した出力信
号を発生し、この出力は計器におけるある形式の可視表
示装置に流量を表示するのに使用される。

この発明の一つの目的は、管の外側に留められたセンサ
と共に使用され得る流量計を提供することである。この
発明は、外部取付式センサとの使用を可能にすることに
よって流量計の価値を高めるが、管壁を貫通するセンサ
と共に使用されることもできる。

この発明の別の目的は、直径２インチのような小さい管
に対するそのような流量計を提供することである。

この発明の別の目的は、３６０°から±０．０１゜の程
度で位相差を分解することのできるマイクロプロセッサ
準拠式信号処理回路を提供することである。

この発明の別の目的は、位相偏移した信号の少なくとも
１波長を記憶することができ且つこれを超小形電子回路
式プロセッサによる後の処理のためにタイミングデータ
と共に記憶することのできる高速ディジタル標本化回路
を提供することである。

この発明の別の目的は、非常に高感度であるが、回路部
品のドリフトに関係のない回路により送信形流量計に存
在する信号移動時間の短い差を測定することである。

この発明の別の目的は、信号受信器及び検出器の構成部
品の時間安定性に依存しない方法及び回路による信号移
動時間の小さい差の検出を可能にすることである。

この発明の別の目的は、管及び流れを通して送信される
超音波信号の送信及び受信の時点を制御し且つ測定する
ためのディジタル回路を提供することである。

この発明のこれら及びその他の目的及び利点は次の説明
、並びに、これの一部分を形成し且つ説明において言及
される図面及び付録（付表）から明らかになるであろう
。・これらは採択実施例を開示しているが、これはこの
発明の一例にすぎない。

この発明の法律的範囲内に入る装置の範囲に関しては、
特許請求の範囲の欄の記載なβ照さるべきである。

採択実施例の詳細な説明 この発明は第１図に図示されたような超音波流量計のた
めの信号処理回路１０において実現される。この例の流
量計は管１１の長手方向部分の外部に取り付けられ又は
「結び付けられ」ることのできる形式のものであるが、
この発明は管壁を貫通するセンサについても使用するこ
とができる。

この流量計は又、管１１の周りに互いに等距離に且つ管
１１の直径部分の両側に配置された、プローブ１及びプ
ローブ２と呼ばれる一対の変換器を備えている。これら
のプローブはそれゆえ管１１の外径りだけ隔てられてい
る。プローブ１は上流に配置され且つプローブ２は管１
１ＫｒＥ３って長手方向に測定された距離Ｓだけ下流に
配置され℃いる。

流体は管１１の長手軸に油って速度ｖ′　で管１１を流
れている。各変換器は超音波の送信器であると同時に受
信器であって、この超音波は長さＬの斜めの経路に沿っ
て速度Ｖでプローブ１及びプローブ２間を移動する。直
径りと経路りとの間の角度はθとして示されており、又
プローブ１からプローブ２へ移動する音波パルス列は、
特定の媒質中の音速Ｃに、信号路に沿って取られた軸方
向流速の成分を加えた速さく　Ｃ＋　Ｖ’　５ｉ（１θ
）で移動する。反対方向にプローブ２からプローブ１へ
移動する音波は（Ｃ−Ｖ’　ｓｉｎθ）で移動する。移
動時間はそれゆえ経路の長さＬをそれぞれの方向におけ
る移動の速さで割ったものとして表現することができ、
次の二つの方程式が得られる。

”　”　Ｃ−Ｖ’　ｓｉ。、３） 移動時間Ｔ１□及びＴ２１は媒質中の移動に関して発生
されたものである。移動時間が電気信号のプローブの一
方への送信から信号受信機によるプローブの一方からの
電気信号の受信までの時間を含むように拡大された場合
には、幾らかの遅延要因を方程式２）及び５）に代数的
に加え合わせると全移動時間が得られる。

１９７６年２月６日発行のり−（Ｌｅｅ　）の米国特許
第５９５５７５５号に説明されたように、軸方向の平均
の流れの速度ｖ′は、これらの移動時間を用いて速度Ｃ
とは独立に次のように表現することができる。

但し、Ｋは定数である。

この方程式においては遅延要因は、どちらの移動方向に
おいても等しい大きさであるという仮定のもとに分子に
おいて相殺されている。遅延要因は、分母においてはな
お存在するであろうが、この発明の理解のためには必要
とされないので、ここでは考慮されない。

移動時間の差は超音波波形の位相偏移に更に関係してい
る。プローブの一つに結合される理想的電圧送信信号Ｖ
（ｔｌに対する数式は次のとおりである。

Ｖｆｔｌ　＝　ｖ□　（Ｇ１１ｌ）　ｓｉｎ　ωｔ　　
　　　　５）ここで、ｖｏは定数であって電圧に対する
倍率であり、又Ｇ（ｔｌは送信器がオンにされてからオ
フにされるまでの送信の長さを規定するゲート関数であ
る。正弦関数における「ωｔ」の項は角波動速度ωを表
しており、これは時間ｒｔＪによって乗算されて角度Φ
に達し、この角度について正弦関数が評価され得る。Ｔ
ｏが零の流れのときの（プローブ、１からプローブ２へ
の方向における）移動時間として指定され、且つＴ’ｔ
ｚが零でない流れのときの移動時間として指定された場
合には、受信端における電圧信号は零の流れに対して次
のように書き直される。

Ｖ（ｔｌ＝　Ｖ□（Ｇ（ｔｌ〕ｓｉｎωＴ０　　　　　
６）又零でない流れに対しては次のように書き直される
。

Ｖ［ｔｌ　＝Ｖ□　（Ｇ（ｔｌ　］　ｓｉｎ　ωＴ１２
　　　　　７　）Ｔ１□はＴ。よりもΔｔ１□の量だけ
小さいので、方程式７）は次のように書き換えることが
できる。

Ｖ（ｔ）＝　Ｖ□　［Ｇｔｌ〕ｓｉｎ　（ωＴ□−ω”
Ｔ１２）　　８）ここで、ωＴｏはある基準角度Φ。に
等しく、又−ωΔＴ１□は位相角−△Φにおけるある変
化に等しく）。

又、波動（ω）の角速度は、ｆｏを搬送波の周波数とし
て、２πｆｏに等しい。角速度はそれゆえ、Ｋを定数と
して、２πＫｆＤにも等しい。波動の周波数１ｆｌは媒
質中での移動の期間中同じであるので、ωの項も同じで
ある。移動時間における差はそれゆえ位相角の変化に対
応する。この発明の背景の所で説明したように、測定さ
れている移動時間における変化の小さい増分のために、
移動時間におけるこの変化に対応する位相角の変化を測
定するのが一層実用的であることがわかった。

上記の分析は又、反対方向の、プローブ２からプローブ
１へ移動する波動についても適用することができるが、
但し、位相角の変化は零の流れのときの位相に関して反
対の符号（＋△Φ）を持つことになる。

差がＴ１□に対応する位相角Φ１□とＴ２１に対応する
位相角Φ２．との間で取られ、且つ位相角を移動時間に
比例させるように定数が定められると、方程式４）は・
次のように書き換えることができる。

但し、Ｋ′は種種の定数の組合せである。

位相変化の検出をより容易にするために、搬送波ｆ。と
同じ位相変化を呈するが、この例では１３．４７である
倍率係数にだけ周波数の低い差周波数ｆＤに関して位相
変化を検出することが好んで選ばれる。この信号混合技
術を用いた他の実施例では、この数には、例えば５０の
ように高くてもよいであろう。差周波数信号は以下で説
明されるはずの信号混合過程によって各伝送の受信端に
おいて得られる。

第１図の信号処理回路１０は周波数Ｋ（ｆＤ）又は１．
２８　Ｍ）（、のディジタル信号を発生するパルス列発
生器１２を備えている。第２図に見られるように第１図
の発生器１２は発振器１回路及び計数器１３からなって
いる。発振器１回路は計数器１６のクロック入力（Ｃ）
に対して８Ｋ（ｆｎ）又は１０．２４ＭＨ，の率のクロ
ックパルスを発生する水晶発振器である。計数器１３は
１０．２４ＭＴ（ｚ信号を８で割ってそのＱ３出力に１
．２８　ＭＨ，信号を発生する。

第１図に戻って、発生器１２からの出力は、基本的には
ゲート付き電力増幅器である送信器１４のクロック入力
（Ｃ）に送られる。送信器１４はこれがそのＸＥＮ入力
において可能化されている期間の間クロック信号の周波
数で概して正弦波状の波動（第５図のＸＭＩＴ）を発生
する。これは搬送周波数のパルス列を与え、そしてこの
信号バーストはＰｌ及びＰ２出力のあるＦＥＴ（電界効
果トランジスタ）スイッチバンク１５を通じてそれぞれ
Ｐ１出力又はＰ２出力に接続されているプローブ１又は
プローブ２に送られる。

送信器１４は回路１０における主な制御素子であるマイ
クロコンピュータ１６によってオンオフされる。マイク
ロコンピュータ１６はデータ母線１７によりデータを送
ってＶＩＡ（多目的インタフェースアダプタ）における
レジスタを制御する。

ＶＩＡにおける特定の制御レジスタがアドレス母線１８
を通じてアドレスされる。マイクロコンピュータ１６が
ＶＩＡの［ポー）ＡＪレジスタに［１０Ｊ（十六進法）
を出力すると、信号がＶＩＡＯＡ４出力からＤ形フリッ
プフロップＦＦ−１のリセット（Ｒ）入力に結合される
。Ｄ及びＳ入力は図示されていないが、Ｄ入力は論理的
高レベル状態へ引かれ且つＳ入力は接地へ引かれてフリ
ップフロップＦＦ−１はそのリセット入力で制御される
ようになる。Ａ４出力からの論理的高レベル状態はフリ
ップフロップＦＦ−１のリセット入力に至る線における
インバータ５０によって論理的低レベル信号に変えられ
る。この論理的低レベル信号はリセットを除去してフリ
ップ７０ツブＦＦ−１がクロック信号に応答できるよう
にする。

フリップフロップＦＦ−１のスイッチングは、この例で
は９５ＫＨ２の周波数である、第５図に示された差周波
数信号ｆＤに同期させられている。

この信号は、差周波数信号を含む種種のタイミング信号
を発生する回路１９からフリップフロップＦＦ−１のク
ロック人力（Ｃ）に結合される。命令が実行されてＲ入
力からリセット信号が除去された後に、クロック信号の
次の立とり縁部によりフリップフロップＦＦ−１のＱ出
力が論理的高レベル状態にセットされて送信器１４がＸ
ＥＮ入力を通して可能化される。送信器１４がオフにさ
れるべき場合には、マイクロコンピュータ１６が別の命
令を実行して、ＶＩＡのピンＡ４からの出力を論理的低
レベル状態に切り換えることによりフリップフロップＦ
Ｆ−１をリセットする。そういうわけで、各ＸＭＩＴパ
ルス列におけるサイクルの数を規定するゲート用パルス
ＸＥＮが第５図に示されている。

パルス列は、プローブの一方に送信され且つ他方によっ
て受信された後、ＦＥＴスイッチバンク１５を通して第
１図の回路部２０のプロン・りに戻されるｈ’−１これ
は信号受信器、混合器及び信号検出器からなっている。

受信（ＲＣＶ）信号は第５図においてはＸＭＩＴ信号に
類似したパルス列として図示されている。このＲｅｖ信
号から回路部２０は第５図に見られる周波数ｆＤのアナ
ログ信号を抽出する。この信号は第１図に見られる非常
に高速のアナログ−ディジタル変換器２１に供給される
が、この変換器は構成部品の付録に更に詳細に記載され
ており、１５ＭＴ（２までの率での変換を行うことがで
きる。Ａ−Ｄ変換器２１はそのＣ入力に８　（ｆＤ）又
は７６０ＫＨ，Ｌの周波数でクロック信号を受けるので
、受信器・混合器・検出器回路部２０から受信されてい
る信号の各サイクルの期間中に８回の変換が行われる。

ディジタル化された値は次にデータとし℃ディジタル波
記憶装置２２に送られ、この記憶装置は１サイクルの期
間中へつの異なった時点でアナログ信号の記憶を行う。

この記憶装置２２は第３図に見られる三つの先入れ先出
しくＦＩＦＯ）ｅ憶回路からなっている。

第１図に見られるように、記憶装置２２は一対のＮＡＮ
Ｄ（否定積）ゲート２３からの信号によって可能化（Ｅ
Ｎ）入力において可能化される。ＮＡＮＤゲート２３は
次だパルス列がスイッチバンク１５を通して送信されて
受信されたときに受信器・混合器・検出器回路部２０か
らの信号によって可能にされる。変換されたディジタル
値の記憶を同期させるために、ＮＡＮＤゲートはＡ−Ｄ
変換器２１をクロックするのに使用されたのと同じ周波
数８ｆＤの信号でクロックされる。第６図に示されたよ
うに、ＦＩＦＯは周波数ｆＤのアナログ信号の２サイク
ルにわたって、連続して１６の標本を受信して記憶する
。ＦＩＦＯはそれぞれ１６バイトのデータに対する記憶
能力を持っている。

流量を測定する際には、第１パルス列が第１図において
プローブ１からプローブ２へ送信され、そして第５図に
見られる周波数ｆＤの第２アナログ信号が抽出されて標
本化される。その結果生じたデータは次に反対方向の送
信前にマイクロコンピュータ１６に読み込まれる。次に
第２パルス列が反対方向に、プローブ２からプローブ１
へ送られ、そして第５図に見られる周波数ｆＤの第４ア
ナログ信号が抽出されて標本化され、そのデータが記憶
装置２２に記憶される。（第５図に見られるｆＤの第１
及び第３のアナログ信号は送信を確認するため釦検出さ
れ、又第２及び８ｇ４の信号はＲＣＶ信号から抽出され
たものである。）マイクロコンピュータ１６は第１図に
見られる制御母線２４にＦＩＦＯＲＥＡＤ制御信号を送
ることによって次の送信前にデータを読み取る。この「
読取り」動作に対する時間間隔は第５図に示されている
。

アナログ信号は、それぞれの移動時間に及ぼす流体流の
効果に対応する位相角の差を検出するために標本化され
て比較される。受信器・検出器回路２０は温度及び電気
的雑音の影響によるタイミングの不安定性又はドリフト
を呈するかもしれない。これが生じた場合には、受信ご
とに変わり得る検出器の応答における遅延が存在するこ
とｂ′−あろう。信号処理回路１σがそのような状態に
無関係に動作することができるようにするために基準が
設けられている。この基準は、タイミング信号回路１９
によって発生され且つ波動記憶装置２２の一つのデータ
入力に送られる。第５図に見られる周波数ｆＤのクロッ
ク信号である。この信号は個別の「タイミングマーク」
を与え、この各タイミングマークは、Ａ−Ｄ変換器２１
によって変換された周波数ｆＤのアナログ信号のそれぞ
れ８ビツト値で記憶される。データがマイクロコンピュ
ータ１６によって読み取られるときにはタイミングマー
クも又読み取られる。マイクロコンピュータはその場合
タイミングマークを使用して二つのディジタル化された
波形を「シフト」又は整列させて共通の基準−タイミン
グマーク−に基づいて位相差の正しい比較ができるよう
にする。

採択実施例における標本化アナログ信号及び基準クロッ
ク信号は前述の信号混合過程の結果として周波数ｆＤの
ものであるけれども、他の実施例は、続いて生じるサイ
クルを種種の時点で標本化する高周波クロック信号を用
いて、搬送周波数信号のようなより高い周波数の信号を
標本化することができる。このような実施例も又この発
明の範囲内にあるものと考えられるが、このような実施
例は、そのようなより高い周波数信号の標本化が信号処
理回路を電気的雑音の悪影響を一層受けやすくするので
、好んでは選択されない。

反対方向に送受信された信号間の位相差を決定すること
の外に、送信から受信までの実際の移動時間Ｔ１２及び
Ｔ２１も又監視されて前記の方程式９）の分母に対する
量を与える。これらの移動時間は第一にｇｉ図の高分解
能計数器２５によって累積されるが、この計数器はフリ
ップフロップＦＦ−２により信号の送信が確認されたと
きにＣＥＮ入力で可能化されるものである。

このフリップフロップはフリップフロップＦＦ−１から
リセットが除去されると同時にそれのＤ入力に論理的高
レベル信号を受ける。伝送信号がプローブの一方に送信
されたときにスイッチバンク１５から受信器−混合器・
検出器２０に供給された漏れ電流信号によって７リツプ
フロツプＦＦ−２のＣ入力にクロック信号が与えられる
。この信号は検出され且つクロック入力（Ｃ）に結合さ
れてＱ出力に論理的低レベルの可能化信号を発生し、こ
れにより計数器２５が可能化される。Ｑ出力からのこの
論理的信号は８８５図に示されている。計数器２５はそ
のクロック（Ｃ）入力に８Ｋ（ｆｎ）又は１０．２４Ｍ
Ｈ２の周波数のクロック信号を受ける。

これは搬送波の周波数Ｋ　（ｆｐ）の８倍であるので、
゛計数器は搬送波波形の８分の１サイクルを分解するこ
とができる。

計数器２５は２５６計数を累積する８ビツトの二進計数
器であって、最後の計数で零に復帰する。

これが行われると、信号がＲＣＯ（計数器を零にリセッ
トする〕出力からＶＩＡのＩ１０ポートＢにおける入力
Ｂ６に送られる。入力Ｂ６は第３図に見られるようにＶ
ＩＡにおけるＴ２計数の低バイト部分に接続されている
。従って、高分解能計数器２５が零に復帰するたびごと
にＴ２計数器は１０．２４ＭＨ２／２５６すなわち４０
ＫＨ２の実効周波数で一つを計数する。高分解能計数器
２５及びＴ２計数器は、１０．２４　ＭＨｚの周波数で
パルスを計数する１６バイト計数器のそれぞれ低バイト
のもの及び高バイトのものとして作用する。

送信の終了時に、フリップフロップＦＦ−２のＤ入力へ
の信号は論理的低レベルに切り換わり、フリップフロッ
プＦＦ−１へのリセット信号カ再印加される。次のＲＣ
Ｖ信号が第５図の検出器信号によって表されたように検
出されると、フリッププロップＦＦ−２へのクロック信
号がＱ出力を論理的高レベル状態にリセットして計数２
５及びＶＩＡのＴ２計数器による時間の累算を終わらせ
る。移動時間はそれゆえ第５図に見られるようにフリッ
プフロップＦＦ−２のＱ出力のスイッチングによって規
定される。この時間中ＦＩＦＯは可能化されて（ＰＩＦ
ＯＥＭ）第５図に示されたように１６のデータ標本を受
ける。マイクロコンピュータ１６はある時間受信が行わ
れることを可能にし、そして次に、制御母線２４を用い
て計数器２５に信号を送りこれのデータをデータ母線１
７に結合することにより、ＶＩＡ計数器及び計数器２５
から移動時間を読み取る（第５図のＦＩＦＯＲＥＡＤ）
。

今度は第１図の回路素子を第２図ないし第４図に図示さ
れたところにより更に詳細に考察する。

第２図は周波数ｆＤ及び８　（ｆｂ）のディジタルタイ
ミング信号を発生するための、且つ又差周波数ｆＤの信
号を得るために送信信号及び受信信号を混合するのに使
用される信号を発生するための回路１９を示している。

この回路１９は発振器１回路に類似した発振器２回路を
備えているが、但し、この水晶発振器の周波数は８　（
Ｋ＋１　）　ｆｎの周波数のディジタルパルス列を発生
するように選択されている。

発振器１及び発振器２の回路の出力は混合器２６０入力
に結合されているが、この混合器はこの実施例ではｅｘ
−ＯＲ（排他的論理和）ゲートである。

混合器２６への両入力が異なった論理的レベル状態にあ
るときには、パルスの立上り縁部がそれの出力において
発生される。それらの入力が再び同じになると、パルス
の立下り縁部が発生される。

パルスは、それゆえいずれかの入力の周波数の約２倍で
発生されるが、変化するパルス幅のものである。この信
号は二つの入力信号の和及び差を表す成分を含んでいる
。この合成信号を低域フィルタ・方形波発生器回路２７
を通して結合することによって、周波数８　（ｆｎ）の
ディジタル信号が発生される。差周波数ｆＤの信号を得
るために、回路２７の出力は計数器２８のクロック人力
Ｃに結合されてそのＱ３出力にクロック入力の８分の１
の周波数の出力信号が発生される。この信号はフリップ
フロップＦＦ−１をクロックするのに且つ又第１図のデ
ィジタル波記憶装置へのタイミングマークを発生するの
に使用される。

やはり第２図において、発振器２回路からの信号は又別
の８で割る計数器２９のクロック人力Ｃに結合されてい
る。これにより（Ｋ＋１）ｆＤの周波数のディジタル信
号が生成されて、これが受信信号との混合のために混合
器３０に結合される。

アナログ受信信号をディジタル信号と混合するために、
線形増幅器が混合回路５０として使用され、この増幅器
の利得制御人力にディジタル入力が結合されている。こ
のディジタル信号は増幅器を周波数（Ｋ＋　１　）　ｆ
ｌ）でオンオフする。混合器５０の出力はそれゆえ二つ
の混合器入力の周波数の和と二つの混合器入力の周波数
の差の両方を含む受信信号の断続したものである。混合
器出力信号は低域フィルタ３）の入力に結合されて和周
波数信号が除去され、周波数ｆＤのアナログ信号だけが
第１図のＡ−Ｄ変換器２１のアナログ入力に送られる。

第２図には又受信器・検出器・混合器回路部２０の他の
詳細事項が見られる。受信信号は第１図のスイッチバン
ク１５かもＲＦＣ無線周波）利得増幅器３２に送られる
。この増＠器３２の利得はマイクロコンピュータ１６か
ら利得制御回路６５を通して制御されるが、これについ
ては以下において第６図に関連して更に詳細に説明され
る。この増幅器の出力は存在検出器６４の入力に送られ
、そしてこの検出器はある周波数範囲の無線周波信号を
直流信号に変換する。このような回路は又コヒーレント
検出器として知られている。存在検出器５４の出力は変
換及び記憶のために適当な太きさの受信信号を検出する
ために限界検出器３５に接続される。この存在検出器か
らの出力が、７リツブフロツブＦＦ−２をクロックし且
つ又第１図のＮＡＮＤゲート２３を可能化するのである
。

第３図はマイクロコンピュータ１６が利得制御回路３６
と、Ｆ　Ｅ　Ｔスイッチバンク１５とに接続する様子並
びにこれら二つの回路１５及び′５３の詳細事項を示し
ている。マイクロコンピュータ１６は制御情報をＶＩＡ
に送るが、このＶＩＡは出力ＣＢＩ及びＣＢ２を直列出
力ボートとして使用している。直列クロック信号は出力
ＣＢＩからシフトレジスタ３乙のクロック人力Ｃに送ら
れる。データ信号は出力ＣＢ２からシフトレジスタ３６
のＤＡＴＡ（データ）入力に送られる。データのバイト
が転送されたときに、ストローブ信号がマイクロコンピ
ュータ１６からシフトレジスタ３６に送られてシフトレ
ジスタ回路５６に含まれた出力ラッチにデータが転送さ
れる。シフトレジスタの出力は常に可能化されているの
で、データはその場合ディジタル−アナログ変換器５７
の入力に結合される。この回路６７の出力は直流信号で
あり、これは信号バッファ３８として役立つ電圧追従増
幅器を通して結合される。このバッファ３８の出力は第
２図のＲＦ利得増幅器３２への入力となる。

第３図には又ＦＥＴスイッチバンク１５の詳細事項が見
られる。スイッチＳ１〜Ｓ８はそれぞれ一対の電界効果
トランジスタと一つの保護ダイオードとからなっている
。スイッチ８１〜Ｓ８は制御入力（図示されていない）
を備えていて、これによりオン（閉）及びオフ（開）に
切り換えられる。これらの制御入力への信号はＮＡＮＤ
ゲート駆動器駆動及６９圧追従駆動器４０からの出力で
ある。例えば、Ｓ７と記されたＮＡＮＤゲート駆動器３
９からの出力はスイッチＳ７のスイッチングを制御する
。マイクロコンピュータ１６はＶＩＡに制御データを送
ることによってスイッチバンク１５０個個のスイッチを
オンオフさせる。このデータはＶＩＡのＩ１０ポートｒ
ＡＪにおける出力ＡＯ〜Ａ７に現れる。

スイッチ８１〜Ｓ８の幾つかは直列に動作する。

スイッチＳ２は常にスイッチＳ４と同じオン又はオフ状
態に切り換えられる。同様に、スイッチＳ５及びＳ６は
一緒に動作させられる。

送信機１４からの信号は、スイッチＳ１及びＳ２が両方
とも閉じられていると仮定すれば、これらのスイッチを
通る一つの信号路に沿って出力Ｐ１に結合される。この
信号は又スイッチＳ５及びＳ６を通して出力Ｐ１に結合
することもできる。

送信信号を出力Ｐ２に送りたい場合には、スイッチＳ１
及びＳ５を閉じるか又はスイッチＳ３及びＳ４の組合せ
を閉じるかすればよい。

出力Ｐ１において受信された信号はスイッチＳ２及びＳ
７を閉じることによって又はスイッチＳ６及びＳ８を閉
じることによって受信器回路部に送ることができる。出
力Ｐ２において受信された信号はスイッチＳ４及びＳ８
を閉じることによって又はスイッチＳ５及びＳ７を閉じ
ることによって受信器回路部に送ることができる。

スイッチバンク１５には又二つの漏れ回路網ＬＮ１及び
ＬＮ２が含まれている。スイッチＳ１及びＳ２を閉じる
ことによって信号が出力Ｐ１に送られるときに、漏れ回
路網ＬＮ１は受信器回路部２０への電流の経路を与える
。この電流は第１図のフリップフロップＦＦ−２へのク
ロック信号を生成して移動時間の一方Ｔ１□の開始を知
らせる。

同様に、漏れ回路網ＬＮ２は送信がスイッチＳ６及びＳ
４を経て出力Ｐ２に送られるときに受信器に電流を漏ら
して移動時間Ｔ２１の開始を知らせる。

マイクロコンピュータ１６がＶＩＡの出力からスイッチ
バンク１５を制御する方法、及び確認信号がスイッチバ
ンク１５を通して受信器への漏れによって各送信信号に
対して与えられる方法は今や明らかなはずである。

ＶＩＡは第２のＩ１０ポートを持っていて、端子ＢＯ〜
Ｂ５及びＳ７は出力として使用され且つ端子Ｂ６は入力
として使用される。端子Ｂ６は前述のように高分解能計
数器２５から信号を受ける。

端子Ｂ７はマイクロコンピュータ１６によって計算され
た流量率に比例した信号周波数でマイクロコンピュータ
１６から出力信号を伝える。この信号はバッファ４１を
通して分離回路ｌ５Ｏ１に結合されるが、この回路も又
周波数−電圧変換器である。その結果化じる直流電圧信
号は二線式送信器４２に供給される。この送信器４２か
らの出力は４〜２０ミリアンペアの範囲にある直流信号
であって、これは零の流れから流量計の全目盛の流れま
での流量の範囲に対応する。ＶＩＡからの他の出力は計
器表示装置の他の種種の部分又は他の形式の計器出力に
信号を送るのに使用され、そしてこれらは第６図におい
て「計器」の用語で示されている。更に別のＶＩＡ出力
は状態表示器として使用されるＬＥＤ１〜３を制御する
。最後に、出力Ａ４は前述のようにフリップフロップＦ
Ｆ−１に信号を送ることに注意するべきである。

これまでマイクロコンピュータ１６は一つの完全体と考
えられてきた。この発明のこの例では、マイクロコンピ
ュータ１６は外部記憶装置４４及び４５を備えた第４図
に見られるマイクロプロセッサ４５に置き換えて更に説
明することができる。

マイクロコンピュータ１６には又、１）リセット回路、
及び２）第１図の信号処理回路１０における他のハード
ウェアへの制御信号を発生するためのチップ選択回路４
７が含まれている。マイクロコンピュータ１６を構成し
ているこれらの回路の外に、第４図は又二重二進計数器
４８及びＦＩＦＯの細部を示している。

この例におけるマイクロプロセッサ４３はロックウェル
・インタナショナル（Ｒ疏ｋｎｅｌｌ　Ｉｎｔｅｒ　−
ｎａｔｉｏｎａｌ　）から得られるＲ６５０４　ＣＰＵ
である。

このプロセッサは出力ＡＯ〜Ａ１２からのアドレスを発
生する。これらの出力のうちの１０個、Ａ　０−Ａ９は
スクラッチパッド等速呼出記憶装置（ＲＡＭ）４４の対
応する入力に接続され、又これらの出力のうちの１２個
、ＡＯ−Ａ１１はプログラム可能読取専用記憶装置（Ｆ
ＲＯＭ）４５における対応する入力に接続されている。

ＲＡＭ４４はマイクロプロセッサ１６がＦＲＯＭ４５に
記憶された命令のプログラムを実行するときにマイクロ
プロセッサによって記憶され且つ呼び出されたデータを
記憶する。ＦＲＯＭ４５はこれを構成している回路を取
り替えなければ通常は変更されない方法でそれらの命令
で符号化されているので、その符号化された命令は「フ
ァームウェア（ｆｉｒｍｗａｅｒ　）と呼ばれる。この
例では、ＦＲＯＭ４５は４キロバイトのプログラム情報
を記憶することのできる単一の記憶回路によって与えら
れている。

ＲＡＭ及びＦＲＯＭは、アドレス出力Ａ９〜Ａ１２から
の信号を受けてこれを復号化し、ＲＡＭのＣ８１及びＣ
８２可能化入力とＦＲＯＭのＣＥ可能化入力とへの信号
を発生するチップ選択回路４７により可能化される。読
書き（Ｒ／Ｗ）制御信号はチップ選択回路４７に結合さ
れて、ＲＡＭのＷＥデータ指示入力への信号の状態を制
御する。

データはＲＡＭ及びマイクロプロセッサ４６における対
応する端子を接続しているバイト幅のデータ母線１７の
線ＤＯ〜Ｄ７を経由してＲＡＭから読み取られ且つ又こ
れに書き込まれる。データ母線１７は又ＦＲＯＭの端子
ＤＯ〜Ｄ７に接続している。

チップ選択回路４７は又アドレス信号を復号化して、Ｖ
ＩＡのＴ２計数器及び送信時間計数器２５から累算値を
読み取り且つ計数器を零にリセットする。別のアドレス
が復号化されて、前に第５図において見られた利得制御
回路５６におけるシフトレジスタ３６の出力にデータを
ストローブする。

別のアドレスが復号化されて、第４図に見られるような
回路に至る制御線を通してデータが読み取られ又はＰＩ
Ｆ０１〜６がクリアされる。ＦＩＦＯはそのＥＮ可能化
入力への信号によって可能化され、そしてこの信号は第
１図の説明において述べられたようにＮＡＮＤゲート２
′５から与えられる。

第１及び第２のＦＩＦＯはそれぞれＡ−Ｄ変換器２１か
ら４ビツトのデータを受け、又第６のＦＩＦＯはあふれ
（Ｏｖ）ビット及び各変換のためのタイミングマーク（
ＴＭ）を受ける。ビットＤＯ〜Ｄ３はＦＩＦＯｌによっ
て処理され、ビットＤ４〜Ｄ７はＦＩＦＯ２によって処
理され、且つ０■及びＴＭビットはＦＩＦＯ３によって
処理される。この結果各ＦＩＦＯはマイクロプロセッサ
４３によって読み取られるべき４ビツト・ニブルのデー
タを持つことになる。この二つのデータ・ニブルは第１
の読取動作においてＦＩＦＯｌ及びＦＩＦＯ２から読み
取られ、又第３のニブルは第２読取動作の一部分として
読み取られる。

第４図は又マイクロプロセッサ４３に関係した他の幾つ
か、の詳細事項を示している。マイクロプロセッサ４６
のためのクロック信号は第２図の発振器１回路から取り
出されて、十進計数計４８により１０で割られる。この
計数器４９は一方のクロック人力Ｃ１に周波数８Ｋ（ｆ
Ｄ）の信号を受けるが、この入力は計数器４８の５で割
る部分に対する入力である。第１計数器部分は５まで計
数すると、そのＱ５出力からの信号を発生するが、この
信号は計数器４８の２で割る部分に対する入力である第
２クロック人力ＣＯに結合される。この計数器部分のＱ
Ｏ比出力マイクロプロセッサ４６のクロック（Ｃ）入力
に接続されていて、０．８（ｆｔ＋）又は１．０２４　
ＭＨｚのクロック信号を与える。

リセット回路４６は電力が最初忙加えられたときにマイ
クロプロセッサ４５のＲ入力にリセット信号を与えるこ
とのできる多くの既知の適当な回路の一つである。リセ
ット回路４６はプルアップ抵抗４９を通して給電部子Ｖ
に接続されている。

この給電部は又マイクロプロセッサ４６のｖＣＣ入力に
接続されている。Ｒ６５０４ＣＰＵ及びＲ６５２２ＶＩ
Ａを外部回路に接続することに関する更なる情報につい
ては、米国カリフォルニア州アナハイムのロックウェル
・インタナクヨナル（Ｒｏｃｋｗｅｌ　Ｉ　Ｉｎｔｅｒ
ｎａｔｉｏｎａｌ　、　Ａｎａｈｉ　ｍ　、　Ｃａ１ｉ
ｆｏｒｕｎｉａ　）から得られる１６５００マイクロコ
ンピユータシステム・ハードウェアマニュアル（Ｒ６５
００Ｍｉｃｒｏ−ｃｏｍｐｕｔｅｒ　Ｓｙｓｔｅｍ　Ｈ
ａｒｄｗａｒｅ　Ｍａｎｕａｌ　）　　を参照せよ。

他の回路部に関する更なる情報尤ついては、付表Ａ及び
これに記載されたそれぞれの販売者から得られる商用文
献を参照せよ。

説明の残りの部分は、これまでに述べた各信号の順序付
けを指示するためにＦＲＯＭ４５に記憶されており且つ
マイクロプロセッサ４５によって読み取られて実行され
る命令のプログラムに関係している。

既述の回路部は２対以上のプローブを備えたシステムに
おいて種種の対のプローブに対する多重信号送信順序を
発生することができる。その最も広い適用例においては
、この発明はただ一対のプローブと二つの信号伝送順序
を必要とするので、プログラムの論述はそのようなシス
テムに向けられる。一対のプローブに対しては、第１の
送信は上流のプローブ（第１図のプローブ）から下流の
プローブ（第１図のプローブ２）Ｋ送られ、文筆２の送
信は反対の方向に（第１図においてプロコブ１からプロ
ーブ２に）送られる。この動作を実施するために、５Ｅ
ＱＵＥＮＣＥワードと呼ばれるデータ変数がＲＡＭ４４
の記憶場所００８２（十六進法）に記憶されている。こ
のバイトは超音波信号の送信のために下流方向又は上流
方向のいずれかを選択するために表１に示されたように
その二つの最下位のビットにおいて二進符号化されてい
る。

表１ ビット　７６５４！１２１０ 機能ｘ　ｘ　ｘ　Ｐ２　ＰＩ　ＰＯＢＩ　ＢＯ但し、 ×＝不使用 Ｐ２．Ｐｌ及びＰＯはプローブ対の数マイナス１を規定
する３ビツト二進数を構成している。

Ｂ１及びＢＯはプログラム順序を規定する２ビツト二進
数を構成してオリ、５ＥＱＵＥＮＣＥＯ及び５ＥＱＵＥ
ＮＣＥ　１の場合には又、プローブの一つへの送信信号
の経路設定及びプローブの一つからの受信信号の経路設
定を制御するためにスイッチバンク１５の各スイッチを
整定することを規定している。

プログラムは上記の５ＥＱＵＥＮＣＥ　　ワードを読み
取り且つプローブをスイッチバンク１５経由のいずれか
の信号路に接続するように命令を与える。

プログラムには更に１それぞれ送信及び受信のためのス
イッチバンクの整定を変更するように命令を与える。シ
ーケンス（Ｓ　ＥＱＵＥＮＣＥ　）　　ビットＢ１及び
ＢＯ１選択されたプローブ、送信又は受信のモード、並
びにスイッチ８１〜８８の整定は下の表２において相関
させられている。ＦＩＦＯが、下流に走られて、信号か
ら抽出された波動データ（ＰＩＦＯＤＮ）又は管１１に
おいて上流に送られた信号から抽出された波動データ（
ＦＩＦＯＵＰ　）のいずれかを受信しているＦＩＦＯ状
態も示されている。

表２ 番号−ブ ０　１　送信　１１０１００００ ０　２　受信　０１０１０００１Ｘ １　２　送信　０１１１００００ １　１　受信　０１［］１００１０　　　Ｘ第５図及び
上の表２を参照すれば、シーケンス０の送信（ＸＭＩＴ
）部分の期間中スイッチバンク１５は端子Ｐ１及びプロ
ーブ１を通して送信す一行われ得るようにされているこ
とがわかる。シーケンスＯの受信（ＲＣＶ）部分の期間
中、スイッチノくンクはプローブ２及び端子Ｐ２を通し
て受信が行われ得るようにされている。シーケンス１に
おいては、スイッチバンク１５は端子Ｐ２及びプローブ
２を通しての送信及びプローブ１及び端子Ｐ１を通して
の受信が可能なようにされている。

第７図及び第８図は第４図のマイクロプロセッサによっ
て実行されるプログラムの流れ図を示している。プログ
ラムは詳細な回路機能を行う命令のサブルーチンに対す
る一連の呼出しを備えた主ループ順序において構成され
ている。第７図及び第８図の流れ図は主ループに平行し
ているが、但しサブルーチンの幾つかはプログラムの流
れにおける重要な点を強調するために二つ以上のプログ
ラムブロックに関して説明されている。

第７図を見ると、プログラムの開始は開始ブロック６０
で表されている。処理ブロック６１で表された初期設定
サブルーチンが実行されて、ＶＩＡのＩ１０ポートに対
する機能が選択され、利得制御回路６５に対する利得の
初期値が設定され、且つＶＩＡの計数器が初期設定され
る。ＦＩＦＯからデータが受信される記憶装置の場所に
ポインタが設定される。次に、処理ブロック６２で表さ
　□れたように、シーケンス変数に零の初期値が与えら
れて、上の表２の第１行にあるデータに従って送信順序
の信号が送られる。ブロック６２は又プログラムが以下
で説明されるはずのある条件下で戻ってくるＲ８ＴＡＲ
Ｔ　（再開始）再入点を表している。

処理ブロック６６はＸＭＩＴ（送信）サブルーチンであ
る第１動作サブルーチンの実行を表している。まず、受
信器に対する利得が取り出されてＶＩＡに送り出され、
Ｒに利得増幅器５２の信号増幅が制御される。次ＫＦＩ
ＦＯ及び移動時間計数器が零にリセットされる。ＶＩＡ
のＴ２計数器　′は送信期間９零からカウントダウンす
るように初期設定される。次に制御データがＶＩＡに送
られて、上の表２の第１行に従ってＩ１０ボートＡを通
してスイッチバンク１５が可能化される。

送信パルス列を送り出す前に、時間切れ計数器はマイク
ロプロセッサ４３が送信を確認するために受信器を通し
て漏れてきた信号を探すことのできる回数を計数するよ
うに設定される。この信号は高分解能計数器２５が計数
を開始しである計数値に達したことを決定することによ
って検出される。（高分解能計数器２５はフリップフロ
ップＦ　Ｆ　−２が確認信号によってセットされたとき
にだけ計数を開始することを思い出す。）マイクロプロ
セッサ４６は次にＶＩＡに適当なデータをロードしてフ
リップフロップＦＦ−１をセットし且つ送信器１４を七
〇ＸＥＮ入力で可能化することによって送信器１４を開
始させる。確認信号が受信されていて高分解能計数器２
５が計数を開始したと仮定すれば、マイクロプロセッサ
４６は計数値を検出し、次にＶＩＡに適当なデータをロ
ードしてクリップフロップＦＦ−１をリセットし且つ送
信器をそのＸ　Ｅ　Ｎ入力で不能化する。

最後に、他の命令が実行されてＶＩＡに更なるデータが
ロードされ、スイッチバンク１５のスイッチがすべて開
路にされる。

判断ブロック６４について述べると、主ループはＸＭＩ
Ｔ；！Ｐ″ブルーチンからの復帰後受信器（ＲＣＶＲ）
サブルーチンが呼び出され得る前に遅延を与えるために
幾つかの命令を含んでいる。このことの効果は第５図に
見られ、この図ではスイッチバンク選択信号は送信（Ｘ
ＭＩＴ）と受信（Ｒ（”ｔりとの間の時間にはオフにな
っている。このために受信器におけるすべての遅延信号
は受信信号の測定が試みられる前に消失する。この遅延
はＶＩＡにおけるＴ２計数器を検査して、これｂ−ある
所定の定数までカウントダウンしたか否かを見ることに
よって与えられる。このカウントダウンが行われたと仮
定すれば、遅延は完了しており（第７図のブロック６４
からのイエス分岐によって表されている）、順序は処理
ブロック６５によって表されたＲＣＶＲ（受信器）サブ
ルーチンに進む。

ＲＣＶＲサブルーチン期間中の第１の機能はスイッチバ
ンクにおける各スイッチを上の表２の第２行の状態に整
定するためのＶＩＡへの適当なデータの出力である。受
信信号は回路部、特にフリップフロップＦＦ−２によっ
て検出され、従ってマイクロプロセッサ４６は予想され
る最も長い移動時間に対応する時間順序を実行して、こ
の順序の終了時にスイッチバンク１５を不能化し且つフ
リップフロップＦＦ−２をリセットする。

受信器を不能化した後、マイクロプロセッサ４３は第７
図のブロック６６〜６８によって表されたＴＬＳ５９０
サブルーチンを実行する。まず、処理ブロック６６で表
されているように、マイクロプロセッサ４６は５ＥＱＯ
又はＳＥＱ　　１のどちらの順序が実行されているかに
応じて移動時間Ｔ１□又はＴ２１を読み取る。これには
高分解能計数器２５からの累算計数値の読取り及びＶＩ
ＡのＴ２計数器からの計数値の読取りが含まれる。Ｔ２
計数器はカウントダウンを行ってきたので、それの計数
値は実際の計数値を求めるためには補数にされなければ
ならない。組み合わされた１６ピツトの計数値は常に超
音波信号が６６０°以下偏移させられる範囲の外側に移
動時間があったか否かを見るために高及び低限界値と比
較される。この検査は判断ブロック６７によって表され
ている。その答えがイエスならば、「フラグ」と呼ばれ
る誤りビットがＲＡＭ４４に記憶されたＥＲＲＯＲ（誤
り）バイトに設定されるが、これは処理ブロック６８に
よって表されている。

マイクロプロセッサ４３は次に流れを横切っての送信の
結果としてＦＩＦＯに記憶されたデータを処理する。第
７図の処理ブロック６９は位相差を決定するために使用
されるデータを選び出すためのＦＩＦＯＣ８サブルーチ
ンの呼出しを表している。

第６図はＦＩＦＯに記憶されたデータの形式を示してい
る。データの各行はｒＤ正弦波アナログ信号の２サイク
ルにわたって標本化された１６バイトの一つを含んでい
る。左の方のデータの組は５ＥＱＵＥＮＣＥＯ信号送信
を実行した結果であり、又右の方のデータは５ＥＱＵＥ
ＮＣＥ　１信号送信を実行した結果である。データの各
行は又タイミングマーク（ＴＭ）を構成する９番目のビ
ットを含んでおり、又タイミングマークの群は各組のデ
ータの左のものに対するディジタルパルス波形を与える
。

余分のデータはＦＩＦＯに集められており、従って各組
の開始時におけるデータ及び終了時におけるデータは放
棄することができ、最も信頼性のあるデータを位相決定
に使用することができる。

ＦＩＦＯＣ８サブルーチンの開始時には最初の四つの標
本が放棄される。次にデータの第１バイトがＲＡＭ４４
の記憶場所００ＣＯ（十六進法）に記憶され、そしてタ
イミングマーク及びあふれフラグが次の記憶場所００Ｃ
１（十六進法）に記憶される。波動データ及びタイミン
グマークデータはこのようにして０ＯＣＯ（十六進法）
から０ＯＣＦ（十六進法）までの記憶装置における１６
個のバイトを占めるようにインタリーブされる。ＦＩＦ
Ｏデータは又以下で説明されるはずの「平滑化」動作に
おける処理のために００２９（十六進法）から００３Ｆ
（十六進法）までの記憶装置の別の領域にロードされる
。第１表のデータは次に、「１」のタイミングマークな
持った四つの標本が順に記憶されているか否かを決定す
るために検査される。

そのように記憶されていない場合には、それらの位置は
この結果を達成するように調整される。これは第６図の
波動の一部分を切り離し℃これを波動の残りの部分の他
方の端に回すことと同じ効果を持っている。このように
して、八つの選択された標本を移動させて各組のデータ
に対するタイミングマークを整列させるようにすること
ができ、従って種種の組のデータによって表される波動
に対して共通の基準を与えることができる。第６図の右
半部に示されたように、二つの波動標本は位相が９０度
離れているが、これはマイクロプロセッサのプログラム
を実行することによって検出される。タイミングマーク
を使用することの外に、プログラムは又フーリエの数学
的方法を組み込んでいる。

ＦＩＦＯからの波動データはフーリエの数学的方法を用
いた二つの方法で解析される。これらの方法によれば、
第２図の低域フィルタ３）から受信された、第６図に示
された周波数ｆＤの周期的信号を解析して、１）それの
大きさ又は最大瞬時値、及び２）それの位相を決定する
ことができる。

フーリエ級数は次のように書き表すことができる。

ｆ　（ｔ）　＝　ａｏ＋　ａ　Ｉ　Ｃ０８（７ＪＯｔ＋
ａ　２ＣＯ３ｌ２ｒ１）Ｏｔ＋−＋　２１１ｃＯ８ｒｖ
ａＯｔ−＋ｂｌｓｉｒｍ。ｔ＋−＋ｂｎｓｉｎｒｒｚ＋
＜）ｔ＋−１０）上の級数は又多（の別の方法で表現す
ることができるが、その一つはすべてのｎに対してａｎ
ｃｏｓｒｒｙｇｔ＋ｂ６　ｓｉｎｒｗＯｔ　＝　Ｃ４，
ｃｏｓ　（ｒｒｃｙｑｔ＋Φｎ）　　１１）を認めるこ
とによって得られる。

係数ｃｎ　　は振幅であり、又項Φｎは０次の調波の位
相である。表記ｊａｎ″″ｌは逆正接であり、従つｎ てΦｎは□の比によって定義される正接をｎ 持った角度である。

第７図の処理ブロック７０について述べると、振幅を決
定するためにフーリエ係数がまず計算される。フーリエ
係数を得るために、種種の調波に対する正弦値及び余弦
値がＦＲＯＭ４５に定数として記憶され℃いる。ＦＩＦ
Ｍサブルーチンが実行されて、ＦＩＦＯからの八つの標
本のそれぞれに基本周波数に対する正弦値及び余弦値が
掛けられてａｌ　及びｂ１係数が得られる。これらはそ
れぞれ２乗され、そしてこの２乗されたものが方程式１
２）に従って加え合わされてＣ１係数の２乗が得られる
。この過程は第７図の処理ブロック７１によって表され
たＦＩＦＯＣ２サブルーチンを実行することＫよって実
行される。

マイクロプロセッサ４５は次に処理ブロック７２によっ
て表された利得制御サブルーチンを呼び出す。このサブ
ルーチンはフーリエ係数の２乗の和をある所定の定数と
比較して、ＲＦ利得増幅器５２を通して受信されている
信号の強度を評価する。

信号が弱すぎる場合には、幾つかの利得制御変数が増分
され、そしてこれらの変数が利得制御回路に結合される
と、利得は増大される。信号ｂ′−強すぎる場合には、
利得制御変数が増分され、そしてこれらの変数が利得制
御回路に結合されると、利得は減小される。利得の常時
の変化を避けるために、ある許容範囲がルーチンにプロ
グラムされており、従って小さい調整は直ちには実施さ
れない。

次に、判断ブロック７５で表された検査を行って送信を
確認する確認信号が存在したか否かを決定するためにＥ
ＲＲＯＲＨＡＮＤＬＥＲ（誤りハンドラ）サブルーチン
が呼び出される。この検査は、処理ブロック６８におい
てフラグビットが設定されているＥＴｔＲＯＲ（誤り）
バイトを検査することによって行われるが、これは異な
ったビットの検査である。送信確認のないことに対する
フラグビットが設定されているならば、マイクロプロセ
ッサ４６は主ループに対するＲ８ＴＡＲＴ再入点に復帰
する。

このビットが設定されていないならば、マイクロプロセ
ッサ４５は判断ブロック７４で表された更なる命令を実
行して、タイミング誤りがブロック６７において検出さ
れたとすれば設定されていたであろうビットを検査する
。

タイミング誤りが検出されないと仮定すれば、移動時間
データはプログラムにおける後の流体流の計算のための
準備に処理ブロック７５によって表されたように処理さ
れる。処理ブロック７５は５Ｍ０Ｔ（平滑化）サブルー
チンの実行を表しており、この、サブルーチンではＴ１
□及びＴ２１に対する移動時間データが計算ｊ＠序によ
り使用される最終位置に転送される。移動時間データは
単に転送されるだけでなく、「平滑化」機能に従って前
の送信順序から蓄積された移動時間データと混合される
。実際の平滑化計算は別のサブルーチン５Ｍ０Ａを呼び
出すことによって行われる。この平滑化動作は位相角デ
ータ及び利得データのような他の重要データに適用可能
であるので、ここで少し説明を行う。

移動時間Ｔ１□に対する累算値が０．５Ｘであり且つ次
の送信順序でｉ、　ｏ　ｘＯ値が検出されたとすれば、
Ｔ１２に対する累算値は直接１．ＯＸに変化したのでは
ないであろう。それよりも、変化の一部分は、例えば累
算値を０．７５Ｘにするように加えられたであろう。プ
ログラムの次のサイクルにおいては累算値は０．８７Ｘ
に変化したかもしれないが、累算値は後続のサイクルに
おいて調整されて次第に１．０　Ｘ　Ｋ接近したのであ
ろう。このようにして平滑化機能は多くのサイクルにわ
たってのディジタル方式における変化を実現する。平滑
化機能は、ＲＣ回路がこれの時定数によって決定される
期間にわたって印加電圧に充電されるときのこのＲＣ回
路に類似している。

移動時間データが指定の記憶場所に「平滑化」されて入
れられた後、判断ブロック７６で表されたように、他の
形式の誤りに対して検査が行われるが、これらの誤りは
ＦＩＦＯデータの完全性に影響を及ぼすような形式のも
のである。ＦＩＦＯデータは処理ブロック７７で表され
たように前の送信からの累積ＦＩＦＯデータで平滑化さ
れる。

次に、マイクロプロセッサ４３は５ＥＱＵＥＮＣＥ（シ
ーケンス）データワードを取り出して送信順序を決定す
る。判断ブロック７８によって表されたように、マイク
ロプロセッサはま−Ｊ”５ＥＱＵＥＮＣＥ（順序）０に
対して検査を行う。これが実行されている順序であるな
らば、処理ブロック７．９で表されたようにＦＩＦＭ１
ルーチンが呼び出されて、上の方程式１２）に従って位
相角Φ、２を求めるためにフーリエ係数が計算される。

次の処理ブロック８０によりＣ表されたように、位相角
は実際にはＱｔＪＡＤ（西進）サブルーチンを呼び出す
ことによって計算される。ＱＵＡＤサブルーチンは、円
を４５°のへ分円に分割しそして角度を逆正接関数に対
する値の範囲がＯと１の間にある四分円の一つに移すこ
とによって逆正接計算を行う。逆正接関数の大きさが次
に計算されて記憶装置に記憶される。次に、処理ブロッ
ク８１によって表されたように、平滑機能が加えられて
、Φ１□の最新の値がこの角度に対する一連の累積値と
混合される。この動作の後、マイクロプロセッサ４３は
処理ブロック８２で示されたように５ＥＱＵＥＮＣＥ（
順序）番号を増分して主ループ入口点に戻る。

判断ブロック７８に戻って、５ＥＱＵＥＮＣＥ　　０に
対する５ＥＱＵＥＮＣＥワードの検査が「ノー」分岐で
表されたように否定的な答えに終わった場合には、判断
ブロック８６で表された更なる命令が実行されて５ＥＱ
ＵＥＮＣＥ　１に対する５ＥＱＵＢＮＣＥワードが検査
される。５ＥＱＵＥＮＣＥ　１が検出されたならば、処
理ブロック８４で表されたＰＩＦ’Ｍ２サブルーチンを
実行することによって角度Φ２□に対するフーリエ係数
が計算される。次にＱＵＡＤサブルーチンが呼び出され
て、処理ブロック８５で表されたように角度Φ２、が計
算される。この計算結果は次に、処理ブロック８６で表
された５ＭＡ１平滑化サブルーチンを呼び出すことによ
ってΦ２１に対する別の記憶場所に「平滑化」して入れ
られる。順序は次に処理ブロック８２を通って、前述の
ように主ループ入口点に戻る。

判断ブロック８５に戻って、５ＥＱＵＥＮＣＥ　Ｏも５
ＥＱＵＥＮＣＥ　１も検出されない場合には、主ループ
における更なる命令が実行されて、判断ブロック８７で
表されたように５ＥＱＵＥＮＣＥワードの５ＥＱＵＥＮ
ＣＥ　２に対するビットの存在が検査される。この順序
が検査された場合には、５ＥＱＵＥＮＣＥＯ及び５ＥＱ
ＵＥＮＣＥ　１が実行されたこと及びΦ１２及びΦ２、
に対するデータが累算されたことを意味する。それゆえ
、処理ブロック８８によって表されたＤＥＬＡサブルー
チンが呼び出されて両位相角の差が計算され、そしてそ
の計算結果は流量計算のためにアクセスされる記憶装置
の場所に「平滑化」して入れられる。次に処理ブロック
８９によって表されたＤＩＲＥＣＴサブルーチンが実行
されて、管１１における流れの方向が決定され且つ又流
れの方向を知らせるのに抜根使用されるビットがセット
又はクリアされる。次に処理ブロック９０によって示さ
れたように、流量計算が方程式９）に従って行われる。

この結果、全目盛流量の分数であるＯから１までの数が
得られる。

次に主ループにおいてプログラムに５ＥＱＵＥＮＣＥ６
は、判断ブロック７Ｂ、８５及び８７によって表される
命令を実行する際にｒｏｏＪ　、ｒｏｌＪ及び「０２」
の数が検出されなかったことによって包含される。その
場合には処理ブロック９１が実行すれてＮＯＲＭＡＬ　
２サブルーチンが呼び出され、処理ブロック９０を実行
することによって計算された全目盛流量の分数に基づい
ている出力信号のための周波数が決定される。この結果
は、処理ブロック９２で表されたように次に呼び出され
る０ＵＴＰＵＴ　（出力）サブルーチンによってアクセ
ス可能であるデータとして記憶される。このルーチンの
実行によってマイクロプロセッサ４５はＶＩＡに所望の
周波数で出力Ｂ７から出力信号を発生させるようにする
。この周波数は次に第６図のＩＳＯ１回路によって直流
信号に変換され、そしてこの信号は二線式送信器４２に
よって計器表示装置に送られる。５ＥＱＵＥＮＣＥ　５
の終了時に、プログラムは処理ブロック８２を通って進
み、順序番号を５ＥＱＵＥＮＣＥＯに変えて主ループ再
入点に復帰する。

プログラムに関して更に注記すると、第７図の判断ブロ
ック７４を実行する際にタイばング誤りが検出された場
合には、順序番号が第８図の処理ブロック９６で表され
たように取り８ｉされて判断ブロック９４で表されたよ
うに検査される。この誤りが５ＥＱＵＥＮＣＥ　Ｏの期
間中に検出された場合には、プログラムは主ループ再入
点に復帰する前ＫＳＥＱＵＥＮＣＥ　２を実行する。タ
イミング誤りが５ＥＱＵＥＮＣＥ　、１の期間中に検出
された場合には、プログラムは主ループ再入点に復帰す
る前に５ＥＱＵＥＮＣＥ　３のブロック９１及び９２を
実行する。

このように、マイクロプロセッサ４６は、信号処理回路
１０を制御する様子を理解することｂ′−できる。この
説明の詳細事項は特定の例を説明するために与えられた
ものであるが、技術に通じた者はそれらの詳細事項がこ
の発明の基本的概念を実施しながら変更され得るもので
あることを理解するであろう。それゆえ、例として与え
られたものとこの発明にとって基本的なものとを区別す
るために特許請求の範囲の欄の記載がある。

付表Ａ マイクロプロ　　４５　　ロックウェル・インタナショ
セツサ　　　　　　　　ナル（Ｒｏｃｋｉｖｅｌｉ　Ｉ
ｎｔｅｒｎａｔｉｏｎａｌ　）によって製造されたＲｂ
５０４Ｐ マイクロプロセッサ ＲＡＭ　　　　　４４　　　テキサス・インスツルメン
ツ（Ｔｅｘａｓ　Ｉｎｓｔｒｕｍｅｎｔｓ）によって製
造された二つのＵＰＤ ４４４ＣＩＫｘ４ビツト記憶 装置 ＦＲＯＭ　　　　４５　　　テキサス・インスッルメン
ツ社（Ｔｅｘａｓ　Ｉｎｓｔｒｕｍｅｎｔｓ　。

Ｉｎｃ、）によって製造された一 つのＴＭＳ　　２７５２　４ＫＸ８ ピツトのプログラム可能読取 専用記憶装置 チップ選択回　　４７　　テキサス書インスツルメンツ
路　　　　　　　　　　　社によって製造された一つの
５Ｎ７４ＬＳ　１５８５−８線復 号器。

モトローラ・セミコンダクタ ・プロダクツ社（Ｍｏｔｏｒｏｌａ Ｓｅｍ　１ｃｏｎｄｕｃｔｏｒ　Ｐ　ｒｏｄｕＣｔｓ。

Ｉｎｃ、）によって製造された− 回路素子　　符号　　　　　説　　明 つのＭＣ１４５７２十六進ゲー トパッケージ、及び テキサス・インスッルメンツ 社ニよって製造された一つの ５Ｎ７４０ＯＮ四進二人カＮＡＮＤ ゲート 高分解能計ｇ　　２５　　テキサス・インスッルメンツ
器　　　　　　　　　　　社によって製造された８Ｎ７
４ＬＳ５９０計数器 アナログーデ　　２１　　アール・シー・エイ（ＲＣＡ
）イジタル変換　　　　　　によって製造された器　　
　　　　　　　　　ＣＡ”＋０８Ｄ　Ａ−Ｄ　変換器Ｆ
ＩＦＯＦＩＦＯＩ　　アール・シー・エイによってＦＩ
ＦＯ２製造された三つの ＦＩＦＯ３ＣＤ４０１０５ＢＥ　１６バイ）先入れ先出
し 計数器　　　　４８　　テキサス・インスッルメンツ社
によって製造された ５Ｎ７４Ｌ８５９ＯＮ二重十進 計数器 多目的インタ　ＶＩＡ　　　ロックウェル・インタナク
ヨフェースｅア　　　　　　ナルによって製造されたダ
プタ　　　　　　　　　Ｒ６５２２Ｐ多目的インタフエ
ース・アダプタ れた一つのＭ０１４０８８Ｌ西 進二人力ＮＡＮＤゲート Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ　Ｃｏｒｐｏｒａｔｉｏｎ
）によって製造された西進演算 増幅器 バッファ　　　　４１　　スブレイグ・エレクトリック
社（Ｓｐｒａｇｕｅ　Ｅ　１ｅｃｔｒｉｃ　Ｃｏ、　）
によって製造された一つの ＵＬＮ２００３Ａ　ＮＰＮダー リントン・トランジスタ・パ ッケージ ＴＩＬ１１１光結合器回路 クフトレジス　　３６　　アールーク・エイによって製
タ　　　　　　　　　　　造されたＣＤ４０９４ＢＥシ
フト／記憶レジスタ 形回路 ＲＦ　利４増幅　　′５２　　モトローラ・セミコンダ
クタ・器　　　　　　　　　　　プロダクツ社によって
製造された五つのＭＣ５５４０Ｐ演算 増幅器 存在検出器　　　３４　　モトローラ・セミコンダクタ
・プロダクツ社によって製造さ れたＭＣ１３３０ＡＩＰ乗算器 回路、アール・シー・エイに よって製造された四つの ＣＤ０４９５ＢＥ二人力ＮＡＮＤ ゲートのうちの一つ 限界検出器　　　６５　　アール−７−・エイによって
製造された四つのＣＤ４０９５ ８Ｅ二人力ＮＡＮＤゲートの うちの二つ 混合器　　　６０　　モトローラ・セミコンダクタ・プ
ロダクツ社によって製造さ れたＭｏ　３３４０　Ｆ演算増幅器 計数器　　　２８　　モトローラーセミコンダクタ・プ
ロダクツ社によって製造さ れたＭ０１４５２０ＢＣＰ二重 二進アップ計数器 計数器１３．２９　　テキサス・インスッルメンツ社に
よって製造された５Ｎ７４ ＬＳ３９３二重ビット二進計数器 つ フリップフロ　ＦＦ−１アール・シー・エイによってツ
ブ　　　　　ＦＦ−２製造されたＣＤ４０１５ＢＥ二重
り形フリップフロップ 水晶発振器及び一つの ５Ｎ７４ＬＳＯ４十六進インバ ータ ５Ｎ７４０ＯＮ西進二人力 ＮＡＮＤゲート及び六つの ５Ｎ７４ＬＳ０４Ｎインバータ のうちの一つを含む ＦＥＴスイツ　Ｓ１〜Ｓ８　各スイッチにつき、チ　　
　　　　　　　　　スーパテックス（Ｓｕｐｅｒｔｅｘ
）によって製造された二つの ２Ｎ６６６０電界効果トランジ スタ及ヒヒューレツ計７パツ カード（Ｈｅｗｌｅｔ−Ｐａｃｋａｒｄ　）によって製
造された一つの 回路素子　　符号　　　　　　説　　明

【図面の簡単な説明】

第１図はこの発明を具体化した流量計信号処理回路の構
成図である。 第２図は第１図に示された幾つかの回路の更に詳細な構
成図である。 第３図は第１図に示されたＶＩＡ回路及びＦＦＴスイッ
チバンクの細部を示す概略図である。 第４図は第１図のマイクロコンピュータの細部概略図で
ある。 第５図は第１図ないし第４図の回路によって処理される
信号の幾つかの時間の関数としての図式表示である。 第６図は第１図の波動記憶装置にデータとして記憶され
る信号の図式表示である。 第７図及び第８図は第４図のマイクロプロセッサによっ
て実行されるプログラムの流れ図である。 これらの図面において、１０は信号処理回路、１１は管
、　　１２はパルス列発生器、　　１４は送信器、　　
１５はＦＥＴスイッチバンク、　　１６はマイクロコン
ピュータ、　　１９はタイミング信号回路、　２０は受
信器・混合器・検出器回路部、２１はＡ−Ｄ変換器、　
２２は波動記憶装置、２５は高分解能計数器、　ＶＩＡ
は多目的インタフェースアダプタ、　ＦＦ−１、ＦＦ−
２はフリップフロップを示す。 ＋１１１１１１１１１１１１１１１ −Ｎめ、蛸。トΦの９＝四口！幻１）　Ｅ縛 ｉｌ　−−−−・・・・−−一−・・・・： ０：二

Claims (10)

【特許請求の範囲】
1. （１）流体の流れを横切つて第１プローブから第２プロ
   ーブに第１超音波パルス列を送信すること、その流れを
   横切つて第２プローブから第１プローブに第２超音波パ
   ルス列を送信すること、第１及び第２の超音波パルス列
   を受信し、第１パルス列に対する第１群の標本化データ
   を発生し、且つ第２パルス列に対する第２群の標本化デ
   ータを発生すること、 タイミングデータを発生し、且つこのタイミングデータ
   を第１群及び第２群の標本化データと関連させること、 第１群及び第２群の標本化データを同期させるための基
   準としてタイミングデータを使用すること、 標本化データを用いて各超音波パルス列間の位相差を決
   定すること、 超音波パルス列の送信と受信との間の経過移動時間を測
   定すること、並びに 位相差及び経過移動時間に応答して、流量を決定してこ
   れに比例した出力信号を発生すること、からなる、管を
   軸方向に流れる流体の流量に比例した信号を発生する方
   法。
2. （２）ディジタル標本化が、アナログ信号のディジタル
   データ標本への一連の変換を行い且つこのデータ標本を
   読書き記憶装置に記憶することによつて行われる、特許
   請求の範囲第１項に記載の方法。
3. （３）読書き記憶装置が先入れ先出し記憶装置である、
   特許請求の範囲第２項に記載の方法。
4. （４）第１及び第２の超音波パルス列が同じ送信器によ
   つて送信される、特許請求の範囲第１項に記載の方法。
5. （５）第１及び第２の超音波パルス列を複数のスイッチ
   を通して送ること、並びに これらのスイッチを選択的に動作させて、第１超音波パ
   ルス列を送信器から第１プローブに送り且つこのパルス
   列を第２プローブを通して受信し、且つ又第２超音波パ
   ルス列を同じ送信器から第２プローブを通して送り且つ
   このパルス列を第１プローブを通して受信するようにす
   ること、 を含んでいる、特許請求の範囲第１項に記載の方法。
6. （６）管を軸方向に流れる流体の流量を測定するために
   互いに離して管の周面に配置されるように構成された一
   対のプローブに接続するための流量計信号処理回路であ
   つて、 管を通してプローブの第１のものからプローブの第２の
   ものに送信されるべき第１超音波パルス列及び管を通し
   てプローブの第２のものからプローブの第１のものに送
   信されるべき第２超音波パルス列を発生するための信号
   発生装置、 第１及び第２の超音波パルス列を受信するための信号受
   信装置、 信号発生装置及び信号受信装置をプローブに結合するた
   めの装置、 信号発生装置と信号受信装置とに結合されていて各超音
   波パルス列の送信から受信までの時間を示す経過時間信
   号を発生することのできる第１タイミング装置、 信号受信装置に結合されていて第１超音波パルス列に対
   する第１群のディジタル標本化データ及び第２超音波パ
   ルス列に対する第２群のディジタル標本化データを発生
   し且つ記憶することのできる標本化装置、 信号発生装置と標本化装置とに結合されていてディジタ
   ル標本化データと関連したタイミングデータを発生し、
   第１群及び第２群のディジタル標本化データの同期を可
   能にする第２タイミング装置、並びに 第１タイミング装置から経過時間信号を読み取るように
   結合され且つ第２タイミング装置からディジタル標本化
   データ及び関連のタイミングデータを読み取るように結
   合されていて、経過時間信号に応答し且つディジタル標
   本化データ及びその関連のタイミングデータに応答して
   流量を決定するように動作することができ、且つ又流量
   に比例した出力信号を発生するように応答するディジタ
   ル処理装置、 を備えている前記の流量計信号処理回路。
7. （７）標本化装置が、アナログ−ディジタル変換器、及
   びこのアナログ−ディジタル変換器から一連のディジタ
   ルデータ標本を受信し且つ記憶するように結合された記
   憶装置を備えている、特許請求の範囲第６項に記載の流
   量計信号処理回路。
8. （８）記憶装置が少なくとも二つの先入れ先出し記憶回
   路を備えている、特許請求の範囲第７項に記載の流量計
   信号処理回路。
9. （９）第１及び第２の超音波パルス列が単一の送信装置
   から送信され且つ単一の受信装置で受信され、且つ 信号発生装置及び信号受信装置をプローブに結合するた
   めの装置が、二つのプローブのいずれか一方から信号を
   送信し且つ受信するように種種の組合せで操作され得る
   複数のスイッチを備えている、 特許請求の範囲第６項に記載の流量計信号処理回路。
10. （１０）ディジタル処理装置が超小形電子計算機である
    、特許請求の範囲第６項に記載の流量計信号処理回路。